[go: up one dir, main page]

TWI599037B - 半導體結構與其製作方法 - Google Patents

半導體結構與其製作方法 Download PDF

Info

Publication number
TWI599037B
TWI599037B TW104142518A TW104142518A TWI599037B TW I599037 B TWI599037 B TW I599037B TW 104142518 A TW104142518 A TW 104142518A TW 104142518 A TW104142518 A TW 104142518A TW I599037 B TWI599037 B TW I599037B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
semiconductor fin
semiconductor
layer
top surface
Prior art date
Application number
TW104142518A
Other languages
English (en)
Other versions
TW201639153A (zh
Inventor
蔡俊雄
游國豐
陳科維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201639153A publication Critical patent/TW201639153A/zh
Application granted granted Critical
Publication of TWI599037B publication Critical patent/TWI599037B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P30/40—
    • H10P32/1204—
    • H10P32/1408—
    • H10P32/171—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Description

半導體結構與其製作方法
本揭露是關於半導體結構，特別是關於鰭式場效電晶體(fin field effect transistor；FinFET)。
雙閘極金氧半導體場效電晶體為將兩個閘極合併為單個元件的金氧半導體場效電晶體。由於元件之結構包含自基材延伸的薄「鰭片」，此些元件亦稱為鰭式場效電晶體(fin field effect transistor；FinFET)。雙閘極於通道之兩側上具有閘極，而允許閘極從兩側控制通道。此外，鰭式場效電晶體可以減少短通道效應並且提供較高電流。其他鰭式場效電晶體結構也可包含三個或更多個有效閘極。
根據部分實施例，半導體結構包含基材、第一半導體鰭片、第二半導體鰭片和第一輕摻雜汲極區域。在基材上設置第一半導體鰭片。第一半導體鰭片具有頂表面及側壁。在基材上設置第二半導體鰭片。第一半導體鰭片與第二半導體鰭片互相分離奈米尺度之距離。至少在第一半導體鰭片之頂表面 及側壁中設置第一輕摻雜汲極區域。
根據部分實施例，提供一種半導體結構的製造方法。包含：在基材上形成至少一半導體鰭片，其中半導體鰭片具有頂表面及側壁；在半導體鰭片之頂表面及側壁上形成至少一介電層；在介電層上形成包含至少一雜質的富摻雜物層；以及推進雜質穿過介電層至半導體鰭片中。
根據部分實施例，提供一種半導體結構的製造方法。包含：在基材上形成至少一第一半導體鰭片和至少一第二半導體鰭片，其中第一半導體鰭片具有頂表面及側壁；在第一半導體鰭片之頂表面及側壁上形成至少一第一介電層；形成第一光阻以覆蓋第二半導體鰭片，其中未覆蓋第一介電層；將至少一第一雜質佈植於第一介電層中；移除第一光阻；以及推進第一雜質至第一半導體鰭片中。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟悉此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類均等架構並未脫離本揭露之精神和範圍，且熟悉此技藝者可在不脫離本揭露之精神和範圍下，進行各種之更動、取代與潤飾。
100‧‧‧晶圓
110‧‧‧基材
120‧‧‧淺溝槽隔離區域
130‧‧‧半導體鰭片
132‧‧‧頂表面
134‧‧‧側壁
135‧‧‧輕摻雜汲極區域
140‧‧‧半導體鰭片
145‧‧‧輕摻雜汲極區域
150‧‧‧閘極介電層
160‧‧‧閘極電極層
170‧‧‧密封間隔物
180‧‧‧光阻
190‧‧‧富摻雜物層
200‧‧‧蓋層
210‧‧‧光阻
215‧‧‧富摻雜物層
220‧‧‧富摻雜物層
230‧‧‧蓋層
300‧‧‧設備
310‧‧‧腔室
320‧‧‧電源
330‧‧‧電源
350‧‧‧電漿
I‧‧‧第一元件區域
II‧‧‧第二元件區域
T‧‧‧厚度
T'‧‧‧厚度
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未根據該 業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。
第1圖至第17圖為根據本揭露之部分實施例於製作鰭式場效電晶體之中間階段的剖面示意圖。
第18圖繪示於執行電漿離子輔助沉積(plasma ion assisted deposition；PIAD)的設備的示意圖。
第19圖繪示於電漿離子輔助沉積期間所施加的示意性射頻偏壓(radio frequency；RF)與直流(direct current；DC)偏壓的對照圖。
以下將以圖式及詳細說明清楚說明本揭露之精神，任何所屬技術領域中具有通常知識者在瞭解本揭露之實施例後，當可由本揭露所教示之技術，加以改變及修飾，其並不脫離本揭露之精神與範圍。舉例而言，敘述「第一特徵形成於第二特徵上方或上」，於實施例中將包含第一特徵及第二特徵具有直接接觸；且也將包含第一特徵和第二特徵為非直接接觸，具有額外的特徵形成於第一特徵和第二特徵之間。此外，本揭露在多個範例中將重複使用元件標號以和/或文字。重複的目的在於簡化與釐清，而其本身並不會決定多個實施例以和/或所討論的配置之間的關係。
此外，方位相對詞彙，如「在…之下」、「下面」、「下」、「上方」或「上」或類似詞彙，在本文中為用來便於描述繪示於圖式中的一個元件或特徵至另外的元件或特徵之 關係。方位相對詞彙除了用來描述裝置在圖式中的方位外，其包含裝置於使用或操作下之不同的方位。當裝置被另外設置(旋轉90度或者其他面向的方位)，本文所用的方位相對詞彙同樣可以相應地進行解釋。
參照第1圖。形成積體電路結構。示例性的積體電路結構包含部分的晶圓100，其中包含基材110。基材110的材料可以為半導體材料，例如：金剛石、矽、鍺(Ge)、碳化矽(SiC)、矽鍺(SiGe)或上述之組合。基材110可以摻雜p型或n型雜質。在基材110之中或之上形成隔離區域，例如淺溝槽隔離(shallow trench isolation；STI)區域120。在淺溝槽隔離區域120之頂表面上方形成半導體鰭片130和半導體鰭片140。基材110包含部分的第一元件區域I和部分的第二元件區域II。半導體鰭片130設置於第一元件區域I中，以及半導體鰭片140設置第二元件區域II中。在部分實施例中，使用第一元件區域I以形成N型鰭式場效電晶體，並且使用第二元件區域II以形成P型鰭式場效電晶體。
在部分實施例中，先形成淺溝槽隔離區域120，而後使淺溝槽隔離區域120之頂表面凹陷至低於基材110之原始頂表面位準，藉以形成半導體鰭片130及半導體鰭片140。因此，介於淺溝槽隔離區域120之間之基材110的剩餘部分成為半導體鰭片130及半導體鰭片140。在其他實施例中，若半導體鰭片130及半導體鰭片140的材料不同於基材110之材料，則凹陷鄰近淺溝槽隔離區域120之間的基材110之頂端部分，藉以形成凹槽而再生長不同於基材110之半導體材料在凹 槽中，因而形成半導體鰭片130及半導體鰭片140。隨後移除淺溝槽隔離區域120之頂端部分，同時不移除淺溝槽隔離區域120之底端部分，使得鄰近淺溝槽隔離區域120之間再生長的半導體材料之頂端部分成為半導體鰭片130及半導體鰭片140。半導體鰭片130及半導體鰭片140可以具有通道摻雜物，通道摻雜物的引入為透過佈植或透過半導體鰭片130及半導體鰭片140之生長時，同步執行原位摻雜。
參照第2圖。在半導體鰭片130及半導體鰭片140上形成閘極介電層150和閘極電極層160。在部分實施例中，舉例而言，閘極介電層150的材料可以為氧化矽，且可以藉由原位蒸汽產生(in-situ steam generated；ISSG)之氧化形成。閘極介電層150具有之厚度範圍從約0.5奈米至約10奈米。在其他實施例中，舉例而言，閘極介電層150的材料為高介電係數之介電材料。高介電係數之介電材料具有大於氧化矽之介電常數(一般為4，或甚至大於7)的介電常數。高介電係數之介電材料可包含含鋁介電質，例如：氧化鋁(Al2O3)、氧化鋁鉿(HfAlO)、氮氧化鋁鉿(HfAlON)、氧化鋯鋁(AlZrO)，與含鉿材料，例如：氧化鉿(HfO2)、矽酸鉿(HfSiOx)、氧化鋁鉿(HfAlOx)、氧矽化鋯鉿(HfZrSiOx)、氮氧矽化鉿((HfSiON)和/或其他材料，例如：鋁酸鑭(LaAlO3)和氧化鋯(ZrO2)。在閘極介電層150上形成閘極電極層160。閘極電極層160的材料可以為導電材料，例如：摻雜多晶矽、金屬、金屬氮化物或上述材料之組合。
參照第3圖。隨後圖案化閘極電極層160以形成閘 極堆疊。在部分實施例中，半導體鰭片130及半導體鰭片140可以覆蓋閘極介電層150。在其他實施例中，亦圖案化閘極介電層150，使得半導體鰭片130及半導體鰭片140具有閘極介電層150及閘極電極層160未覆蓋之部分。
參照第4圖。在半導體鰭片130及半導體鰭片140上方形成密封間隔物170。密封間隔物170的材料可以為介電材料，例如：氮化矽(Si3N4)、氮氧化碳矽(SiCON)、氮化碳矽(SiCN)或上述之組合。密封間隔物170具有之厚度範圍從約1奈米至約10奈米、從約1奈米至約7奈米或從約5奈米至約10奈米。第4圖至第17圖為沿著第3圖之線A-A截取之剖面示意圖。因此，於此並未顯示圖案化的閘極電極層160。
參照第5圖。形成並圖案化光阻180以覆蓋第二元件區域II，同時留下未被覆蓋的第一元件區域I。舉例而言，藉由像是旋轉塗佈將光阻180塗覆於晶圓100上。隨後預烘乾光阻180以排除過量光阻溶劑。在預烘乾之後，曝露光阻180於具有圖案的強光中。曝光將引發化學變化，從而允許部分光阻180中溶解於感光顯影中。在顯影之前，可以執行後曝光烘乾(post-exposure bake；PEB)以幫助減少由入射光之破壞性與建設性干涉圖案所引起的駐波現象。隨後將感光顯影劑塗覆於光阻180上，以移除可溶於感光顯影劑的部分光阻180。隨後硬烘乾剩餘光阻180以固化剩餘光阻180。
在圖案化光阻180後，在密封間隔物170上形成富摻雜物層190。藉由像是電漿離子輔助沉積(plasma ion assisted deposition；PIAD)形成富摻雜物層190。舉例而言， 如第18圖所示，可將晶圓100放置於用於執行電漿離子輔助沉積之設備300中。設備300包含腔室310，在腔室310中放置晶圓100，以及將電源320及電源330連接至腔室310。電源320可以為具有可程式化脈衝調制功能的射頻電源，而電源330可以為用於提供直流偏壓的直流電源。
電源320及電源330可以互相獨立地操作。藉由程式化電源320及電源330，以在不影響彼此的情況下獨立通電與斷電。使用如第18圖所示的設備300，在第一元件區域I中的密封間隔物170上形成富摻雜物層190，如第5圖所示。富摻雜物層190具有至少一雜質，用以於半導體鰭片130中形成輕摻雜汲極區域135。取決於鰭式場效電晶體之導電類型，富摻雜物層190可以具有n型摻雜物(多種摻雜物)或p型摻雜物(多種摻雜物)。舉例而言，若鰭式場效電晶體為n型鰭式場效電晶體，富摻雜物層190中的雜質可以為磷、砷或上述之組合，而若鰭式場效電晶體為p型鰭式場效電晶體，富摻雜物層190中的雜質可為硼、銦或上述之組合。在部分實施例中，使用第一元件區域I以形成n型鰭式場效電晶體，因此於富摻雜物層190中的摻雜物為磷、砷或上述之組合。富摻雜物層190中的摻雜物之原子百分比可大於約80%、90%、95%或甚至99%，且可實際為純摻雜物層。
取決於富摻雜物層190之材料，腔室310(如第18圖中所示)中的製程氣體可以包含砷化氫(AsH3)、乙硼烷(B2H6)、磷化氫(PH3)、三氟化硼(BF3)和稀釋氣體，例如：氙(Xe)、氬(Ar)、氦(He)、氖(Ne)、氪(Kr)和/或諸如此類的材 料。開啟射頻電源320(如第18圖中所示)以產生電漿350。舉例而言，射頻電源320之功率範圍可以從約50瓦特至約1,000瓦特，但亦可使用更大或更小的功率。在部分實施例中，在形成富摻雜物層190的整個期間連續開啟射頻電源320。在其他實施例中，射頻電源320為脈衝輸送(為開啟和關閉圖樣)以提升富摻雜物層190之保形性(conformity)(即階梯覆蓋)，如第19圖中所示，其中富摻雜物層190之保形性可以使用如第5圖所示之比率T'/T表示，其中厚度T'為富摻雜物層190之側壁部分的厚度，厚度T為富摻雜物層190之頂部部分之厚度。在部分實施例中，保形性(比率T'/T)可大於約50%。
在富摻雜物層190之形成期間，如第18圖所示之直流電源330為關閉，或具有低於約1.5kV的低偏壓，使得在富摻雜物層190形成期間，不會有不必要的非晶體化層形成。在部分實施例中，直流電源330之偏壓輸範圍從約0kV至約1.5kV。以低或甚至零直流偏壓，減小形成製程之方向性，因而富摻雜物層190可以作為獨立層沉積在密封間隔物170上方。在富摻雜物層190形成期間，藉由直流電源330所提供之直流偏壓也可以為脈衝輸送(接通及斷開)，如第19圖中示例性之圖示。
參照第6圖。執行撞擊佈植以將富摻雜物層190中的雜質撞擊至密封間隔物170、閘極介電層150和/或半導體鰭片130。撞擊佈植中所使用之離子可包含惰性氣體離，例如：氙、氬、氦、氖、氪或上述之組合或不會負面影響鰭式場效電晶體之特點的其他離子。在部分實施例中，藉由惰性氣體離子 之散射誘發撞擊佈植。此外，如第18圖所示，可藉由設備300執行撞擊佈植及電漿離子輔助沉積。在部分實施例中，電漿離子輔助沉積及撞擊佈植可視為沉積及離子模式中的電漿摻雜製程。
參照第7圖。在撞擊佈植後，如第6圖所示，在富摻雜物層190上形成蓋層200。蓋層200可以防止雜質在以下退火製程期間從富摻雜物層190向外擴散。蓋層200的材料可以為介電材料，例如：氮化矽、氮氧化碳矽、氮化碳矽或上述材料之組合。在部分實施例中，蓋層200可以為偏移(offset)或虛設間隔物介電質(dummy spacer dielectric)。蓋層200具有之厚度範圍從約0.5奈米至約10奈米範圍。舉例而言，藉由化學氣相沉積(chemical vapor deposition；CVD)形成蓋層200。
參照第8圖。舉例而言，在退火晶圓100前，藉由電漿灰化(plasma ashing)或剝離從晶圓100移除光阻180。電漿灰化使用電漿源以產生單原子反應性物種，例如：氧或氟。反應性物種與光阻180組合而形成灰，再用真空泵移除灰。使用光阻剝離劑，例如：丙酮或苯酚溶劑剝離，以從晶圓100移除光阻180。
參照第9圖。藉由固相擴散(solid-phase diffusion；SPD)推進退火製程，使得富摻雜物層190、密封間隔物170和/或閘極介電層150中的雜質擴散至半導體鰭片130中以形成輕摻雜汲極區域135。在光阻180移除後，執行固相擴散推進退火製程，以執行退火製程於長時間(例如時間範圍從約1秒至約10秒)，和高溫下(例如溫度範圍從約950攝氏 溫度至1050攝氏溫度)。舉例而言，退火製程可以為尖峰退火。或者，以硬遮罩取代光阻180(第5圖至第7圖中所示)以承受退火製程之高溫。在部分實施例中，硬遮罩的材料可以為氮化矽、氮氧化矽或上述材料之組合。因此，可在硬遮罩移除前執行退火製程。此些實施例之剩餘製程基本上與第5圖至第7圖中所示之相同，因此本揭露將不重複敘述。
在部分實施例中，藉由執行富摻雜物層190而後推進雜質至半導體鰭片130中，雜質可以到達半導體鰭片130之頂表面132及側壁134中理想的深度，而不涉及遮蔽效應和/或電漿鞘(plasma sheath)效應，即使當半導體鰭片130及半導體鰭片140互相分離奈米尺度之距離亦是如此。因此，可以在半導體鰭片130之頂表面132及側壁134中形成輕摻雜汲極區域135。
就結構觀點而言，輕摻雜汲極區域135和覆蓋輕摻雜汲極區域135之密封間隔物170可摻雜實質上相同類型的雜質，和/或輕摻雜汲極區域135和覆蓋輕摻雜汲極區域135之閘極介電層150亦可摻雜實質上相同類型的雜質。由於推進雜質穿過覆蓋輕摻雜汲極區域135之密封間隙170和/或閘極介電層150至輕摻雜汲極區域135中，保留於覆蓋輕摻雜汲極區域135之密封間隔物170和/或閘極介電層150中的雜質與推進輕摻雜汲極區域135中的雜質實質上為相同類型。
參照第10圖。形成及圖案化光阻210以覆蓋第一元件區域I，同時留下未被覆蓋的第二元件區域II。在部分實施例中，舉例而言，藉由旋轉塗佈將光阻210塗覆於晶圓100 上。隨後預烘乾光阻210以排除過量光阻溶劑。在預烘乾後，曝露光阻210於具有圖案的強光中。曝光將引發化學變化，從而允許部分光阻210中溶解於感光顯影中。在顯影之前，可以執行後曝光烘乾以幫助減少由入射光之破壞性與建設性干涉圖案所引起的駐波現象。隨後將感光顯影劑塗覆於光阻210上，以移除可溶於感光顯影劑的部分光阻210。隨後硬烘乾剩餘光阻210以固化剩餘光阻210。
參照第11圖及第12圖。摻雜擴散增強摻雜物至第二元件區域II中的密封間隔物170和/或閘極介電層150中。擴散增強摻雜物能夠增強以下步驟中的雜質之擴散至密封間隔物170和/或閘極介電層150中的半導體鰭片140中。在部分實施例中，使用第二元件區域II以形成P型鰭式場效電晶體，因而以下步驟之擴散至半導體鰭片140中的雜質可以為硼。然而，密封間隔物170和/或閘極介電層150的材料可以為氮化物材料、氧化物材料或上述材料之組合，此些材料傾向於阻滯密封間隔物170和/或閘極介電層150中的硼擴散。因此，摻雜擴散增強摻雜物於密封間隔物170和/或閘極介電層150中以增強密封間隔物170和/或閘極介電層150中的雜質擴散。在部分實施例中，舉例而言，擴散增強摻雜物為氟。
在部分實施例中，擴散增強摻雜物之摻雜可以使用與上述實質上相同的製程(包含電漿離子輔助沉積與撞擊佈植製程)，惟區別在於擴散增強摻雜物為例如氟。舉例而言，如第11圖所示，藉由電漿離子輔助沉積在密封間隔物170上形成擴散增強富摻雜物層215。如第12圖所示，執行撞擊佈植以 將擴散增強富摻雜物層215中的擴散增強摻雜物撞擊至密封間隔物170和/或閘極介電層150中。撞擊佈植中所使用之離子可包含惰性氣體離子，例如：氙、氬、氦、氖、氪或上述之組合或不會負面影響鰭式場效電晶體之特點的其他離子。在部分實施例中，藉由惰性氣體離子之散射誘發撞擊佈植。
參照第13圖。在擴散增強富摻雜物層215上形成富摻雜物層220。藉由電漿離子輔助沉積形成富摻雜物層220。可以使用富摻雜物層190之形成實質上相同的製程形成富摻雜物層220，只是富摻雜物層220可以具有與富摻雜物層190之雜質為不同類型的雜質，因而本揭露不再重複敘述。
參照第14圖。執行撞擊佈植以將富摻雜物層220中的雜質撞擊至擴散增強富摻雜物層215、密封間隔物170、閘極介電層150和/或半導體鰭片140中。撞擊佈植中所使用之離子可以包含惰性氣體離子，例如：氙、氬、氦、氖、氪或上述之組合或不會負面影響鰭式場效電晶體之特點的其他離子。在部分實施例中，藉由惰性氣體離子之散射誘發撞擊佈植。第14圖所示之撞擊佈植與第6圖所示之撞擊佈植可以為實質上相同，只是富摻雜物層220可具有與富摻雜物層190的雜質不同類型的雜質，因而本揭露不再重複敘述。
參照第15圖。在撞擊佈植後，如第14圖所示，在富摻雜物層220上形成蓋層230。蓋層230可以防止雜質在以下退火製程期間自富摻雜物層220向外擴散。蓋層230的材料可以為介電材料，例如：氮化矽、氮氧化碳矽、氮化碳矽或上述之組合。在部分實施例中，蓋層230可以為偏移或虛設間隔物 介電質。蓋層230所具有之厚度範圍從約0.5奈米至約10奈米。舉例而言，藉由化學氣相沉積形成蓋層230。
參照第16圖。舉例而言，在退火晶圓100前，藉由電漿灰化或剝離從晶圓100移除光阻210。電漿灰化使用電漿源以產生單原子反應性物種，例如：氧或氟。反應性物種與光阻210組合而形成灰，再用真空泵移除灰。使用光阻剝離劑，例如：丙酮或苯酚溶劑剝離，以從晶圓100移除光阻210。
參照第17圖。藉由固相擴散推進退火製程，使得富摻雜物層220、擴散增強富摻雜物層215、密封間隔物170和/或閘極介電層150中的雜質擴散至半導體鰭片140中以形成輕摻雜汲極區域145。在光阻210移除後，執行固相擴散推進退火製程，以執行退火製程於長時間(例如時間範圍從約1秒至約10秒)，和高溫下(例如溫度範圍從約950攝氏溫度至1050攝氏溫度)。舉例而言，退火製程可以為尖峰退火或持溫(soak)退火。在部分實施例中，第17圖所示退火製程可具有比第9圖所示退火製程之更大的熱積存。或者，以硬遮罩取代光阻210(第10圖至第15圖中所示)以承受退火製程之高溫。在部分實施例中，硬遮罩的材料可以為氮化矽、氮氧化矽或上述材料之組合。因此，可在硬遮罩移除前執行退火製程。此些實施例之剩餘製程基本上與第10圖至第15圖中所示之相同，因此本揭露將不重複敘述。
在部分實施例中，當擴散至半導體鰭片140中的雜質為硼，可在氧環境中執行退火製程。密封間隔物170和/或閘極介電層150的材料可以為氮化物材料、氧化物材料或上 述之組合，此些材料傾向於阻滯密封間隔物170和/或閘極介電層150中的硼擴散。因此，可以在氧環境中執行退火製程，用以增強密封間隔物170和/或閘極介電層150中的硼之擴散。
在部分實施例中，藉由執行富摻雜物層220而後推進雜質至半導體鰭片140中，雜質可以到達半導體鰭片140之頂表面132及側壁134中理想的深度，而不涉及遮蔽效應和/或電漿鞘(plasma sheath)效應，即使當半導體鰭片130及半導體鰭片140互相分離奈米級之距離亦是如此。因此，可以在半導體鰭片140之頂表面132及側壁134中形成輕摻雜汲極區域145。
就結構觀點而言，輕摻雜汲極區域145和覆蓋輕摻雜汲極區域145之密封間隔物170可摻雜實質上相同類型的雜質，和/或輕摻雜汲極區域145和覆蓋輕摻雜汲極區域145之閘極介電層150亦可摻雜實質上相同類型的雜質。由於推進雜質穿過覆蓋輕摻雜汲極區域145之密封間隔物170和/或閘極介電層150至輕摻雜汲極區域145中，保留於覆蓋輕摻雜汲極區域145之密封間隔物170和/或閘極介電層150中的雜質與推進輕摻雜汲極區域145中的雜質實質上為相同類型。
應當理解在上述之實施例中，可以執行額外的步驟來完成半導體元件的製造。舉例而言，額外的步驟可以包含形成源極/汲極磊晶迴路、形成觸點、形成內連接結構(例如：線路和連通孔、金屬層、層間介電層，以提供電性連接至金氧半導體元件)、形成鈍化層，以及封裝金氧半導體元件。
為了在半導體鰭片之頂表面及側壁中形成輕摻雜 汲極區域而不涉及遮蔽效應和/或電漿鞘效應，在部分實施例中，執行間接電漿摻雜製程。亦即，形成富摻雜物層，而後推進富摻雜物層中的雜質至半導體鰭片中。藉由執行電漿摻雜製程製程，雜質可以到達半導體鰭片之頂表面及側壁中的理想深度深度而不涉及遮蔽效應和/或電漿鞘效應。
100‧‧‧晶圓
110‧‧‧基材
120‧‧‧淺溝槽隔離區域
130‧‧‧半導體鰭片
135‧‧‧輕摻雜汲極區域
140‧‧‧半導體鰭片
145‧‧‧輕摻雜汲極區域
150‧‧‧閘極介電層
170‧‧‧密封間隔物
190‧‧‧富摻雜物層
200‧‧‧蓋層
215‧‧‧富摻雜物層
220‧‧‧富摻雜物層
230‧‧‧蓋層
I‧‧‧第一元件區域
II‧‧‧第二元件區域

Claims (9)

  1. 一種半導體結構，包含：一基材；一第一半導體鰭片，設置於該基材上，其中該第一半導體鰭片具有一頂表面和一側壁；一第二半導體鰭片，設置於該基材上，其中該第一半導體鰭片和該第二半導體鰭片互相分離一奈米級之距離；一第一輕摻雜汲極(lightly-doped drain；LDD)區域，設置於該第一半導體鰭片之該頂表面和該側壁；以及一密封間隔物，重疊於至少該第一輕摻雜汲極區域上。
  2. 如請求項1所述之半導體結構，更包含：一閘極介電層，重疊於至少該第一輕摻雜汲極區域上。
  3. 如請求項1所述之半導體結構，其中該第二半導體鰭片具有一頂表面和一側壁；以及該半導體結構更包含：一第二輕摻雜汲極區域，設置於至少該第二半導體鰭片之該頂表面與該側壁中，其中該第一輕摻雜汲極區域與該第二輕摻雜汲極區域摻雜不同類型的雜質。
  4. 一種半導體結構的製造方法，包含：形成至少一半導體鰭片於一基材上，其中該半導體鰭片具有一頂表面和一側壁； 形成至少一介電層於該半導體鰭片之該頂表面和該側壁上；形成包含至少一雜質的一富摻雜物層於該介電層上；以及推進該雜質穿過該介電層至該半導體鰭片中。
  5. 如請求項4所述之製造方法，更包含：在該推進步驟前，佈植至少一擴散增強摻雜物至該介電層中，其中該擴散增強摻雜物能夠增強該介電層中的該雜質之擴散。
  6. 如請求項4所述之製造方法，其中該介電層之該形成步驟包含：形成一閘極介電層於該半導體鰭片之該頂表面和該側壁上。
  7. 如請求項4所述之製造方法，其中該介電層之該形成步驟包含：形成一密封間隔物於至少該半導體鰭片之該頂表面和該側壁上。
  8. 一種半導體結構的製造方法，包含：形成至少一第一半導體鰭片和至少一第二半導體鰭片於一基材上，其中該第一半導體鰭片具有一頂表面和一側壁； 形成至少一第一介電層於該第一半導體鰭片之該頂表面和該側壁上；形成一第一光阻以覆蓋該第二半導體鰭片，其中未覆蓋該第一介電層；形成包含至少一第一雜質的一第一富摻雜物層於該第一介電層上；移除該第一光阻；以及推進該第一雜質穿過該第一介電層至該第一半導體鰭片中。
  9. 如請求項8所述之製造方法，其中該第二半導體鰭片具有一頂表面與一側壁；其中該第一介電層之該形成步驟更包含形成至少一第二介電層於該第二半導體鰭片之該頂表面和該側壁上；更包含形成一第二光阻以覆蓋該第一介電層，其中未覆蓋該第二介電層；形成包含至少一第二雜質的一第二富摻雜物層於該第二介電層上，其中該第一雜質與該第二雜質為不同類型；移除該第二光阻；以及推進該第二雜質穿過該第一介電層至該第二半導體鰭片中。
TW104142518A 2015-04-22 2015-12-17 半導體結構與其製作方法 TWI599037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562151286P 2015-04-22 2015-04-22
US14/853,839 US9978866B2 (en) 2015-04-22 2015-09-14 Semiconductor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201639153A TW201639153A (zh) 2016-11-01
TWI599037B true TWI599037B (zh) 2017-09-11

Family

ID=57110297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142518A TWI599037B (zh) 2015-04-22 2015-12-17 半導體結構與其製作方法

Country Status (5)

Country Link
US (4) US9978866B2 (zh)
KR (1) KR101795875B1 (zh)
CN (1) CN106067479B (zh)
DE (1) DE102015116975B4 (zh)
TW (1) TWI599037B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US20150372107A1 (en) * 2014-06-18 2015-12-24 Stmicroelectronics, Inc. Semiconductor devices having fins, and methods of forming semiconductor devices having fins
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9837487B2 (en) 2015-11-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
CN107924844B (zh) * 2016-03-24 2021-07-20 东京毅力科创株式会社 半导体装置的制造方法
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10014212B2 (en) * 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
CN108074812B (zh) * 2016-11-08 2020-07-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的制造方法
US10515969B2 (en) * 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10700181B2 (en) * 2016-11-28 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure and method for forming the same
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
TWI746673B (zh) 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
TWI729285B (zh) * 2017-06-14 2021-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬薄膜的選擇性沈積
US10629494B2 (en) * 2017-06-26 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10163657B1 (en) 2017-08-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10700197B2 (en) * 2017-09-29 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US12482648B2 (en) 2018-10-02 2025-11-25 Asm Ip Holding B.V. Selective passivation and selective deposition
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TWI862807B (zh) 2020-03-30 2024-11-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TWI865747B (zh) 2020-03-30 2024-12-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
DE102020126060B4 (de) * 2020-03-31 2025-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrschichtige high-k-gatedielektrikumstruktur und verfahren
US20230047641A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Film deposition and treatment process for semiconductor devices
US12424443B2 (en) * 2021-12-08 2025-09-23 Texas Instruments Incorporated Fin field-effect transistor semiconductor device and method of forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1892765A1 (en) 2006-08-23 2008-02-27 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for doping a fin-based semiconductor device
US8187928B2 (en) * 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8980719B2 (en) * 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8785286B2 (en) * 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
TWI606136B (zh) 2011-11-04 2017-11-21 Ａｓｍ國際股份有限公司 沉積摻雜氧化矽的方法以及用於沉積摻雜氧化矽至基板上的原子層沉積製程
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
KR20140148189A (ko) * 2013-06-21 2014-12-31 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9362404B2 (en) * 2014-02-21 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Doping for FinFET
US9111962B1 (en) * 2014-03-20 2015-08-18 International Business Machines Corporation Selective dielectric spacer deposition for exposing sidewalls of a finFET
US9558946B2 (en) * 2014-10-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
CN105990239B (zh) * 2015-02-06 2020-06-30 联华电子股份有限公司 半导体元件及其制作方法
US9330982B1 (en) * 2015-08-14 2016-05-03 Globalfoundries Inc. Semiconductor device with diffusion barrier film and method of manufacturing the same

Also Published As

Publication number Publication date
US20220262951A1 (en) 2022-08-18
DE102015116975A1 (de) 2016-10-27
DE102015116975B4 (de) 2022-09-15
US12132107B2 (en) 2024-10-29
KR101795875B1 (ko) 2017-11-08
KR20160125870A (ko) 2016-11-01
US11355635B2 (en) 2022-06-07
US10535768B2 (en) 2020-01-14
US20200152792A1 (en) 2020-05-14
CN106067479A (zh) 2016-11-02
US20160315191A1 (en) 2016-10-27
TW201639153A (zh) 2016-11-01
US9978866B2 (en) 2018-05-22
CN106067479B (zh) 2019-10-15
US20180277678A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TWI599037B (zh) 半導體結構與其製作方法
US20240097034A1 (en) Method for fabricating a strained structure and structure formed
US8703593B2 (en) Techniques for FinFET doping
US9450097B2 (en) Methods for doping Fin field-effect transistors and Fin field-effect transistor
TWI543365B (zh) 半導體裝置及其形成方法
KR101991154B1 (ko) 게이트 구조물, 반도체 소자 및 반도체 소자 형성 방법
TWI498950B (zh) 半導體裝置及其製造方法
CN105097555B (zh) FinFET及其制造方法
CN107785313A (zh) 半导体结构及其形成方法
JP2005051140A (ja) 半導体装置およびその製造方法
US10770555B2 (en) Semiconductor device and method for forming the same
EP3291291B1 (en) Semiconductor device and fabrication method thereof
TWI637526B (zh) 半導體裝置及其形成方法
CN119342885A (zh) 半导体结构及其形成方法
CN108346578A (zh) 一种半导体器件的制造方法