TWI599050B - 薄膜電晶體及其製作方法 - Google Patents
薄膜電晶體及其製作方法 Download PDFInfo
- Publication number
- TWI599050B TWI599050B TW103146463A TW103146463A TWI599050B TW I599050 B TWI599050 B TW I599050B TW 103146463 A TW103146463 A TW 103146463A TW 103146463 A TW103146463 A TW 103146463A TW I599050 B TWI599050 B TW I599050B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- amorphous germanium
- germanium layer
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 99
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 99
- 229920002120 photoresistant polymer Polymers 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 239000000463 material Substances 0.000 description 16
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
本發明涉及一種薄膜電晶體及其製作方法。
薄膜電晶體應用於主動式顯示器，通常是當作儲存電容充電或放電的開關。該類薄膜電晶體形成於玻璃基底上，其包括閘極、閘極絕緣層、通道層、源極及汲極。閘極用以開啟或關閉通道層中的電子通道。閘極絕緣層覆蓋住閘極，以避免閘極與通道層電性接觸。通道層位於閘極絕緣層上，可提供電子傳輸的通道。源極及汲極均設置於通道層上以分別與顯示器的數據線及像素電極相連接。
當對薄膜電晶體的閘極施加電壓，通道層的底部會形成電子通道，而當對汲極也施加電壓時，電子會從源極通過通道層的電子通道流到汲極，使源極與汲極之間形成通路。當停止對閘極施加電壓，薄膜電晶體處於關閉狀態，通道層底部的電子通道即會消失，使源極與汲極之間成為斷路。
然，目前的薄膜電晶體存在漏電流的現象，當未對閘極施加電壓或施加負電壓時，在與源極以及汲極之間的通道層表面會有漏電路徑產生，從而形成漏電流。漏電流的產生將導致薄膜晶體管的電氣特性惡化，最終影響液晶顯示器的顯示品質，是需克服的現象。
鑒於此，有必要提供一種減免漏電流產生的薄膜電晶體，該薄膜電晶體包括閘極、閘極絕緣層、本征非晶矽層、n型非晶矽層、
源極以及汲極。該閘極絕緣層設於該閘極與該本征非晶矽層之間。該本征非晶矽層包括摻雜區域及非摻雜區域。該n型非晶矽層位於該非摻雜區域表面。該源極與該汲極分別位於該本征非晶矽兩側且均與該n型非晶矽層及該摻雜區域接觸且彼此分離設置。
還有必要提供一種薄膜電晶體的製作方法，利用該方法可製造出漏電流較小的薄膜晶體管。
該方法包括如下步驟：提供基底，並在該基底上依次形成閘極及閘極絕緣層，該閘極絕緣層覆蓋該閘極；在該閘極絕緣層上依次形成本征非晶矽層及n型非晶矽層；對未被該n型非晶矽層遮蓋的該本征非晶矽層的兩相對側面進行摻雜處理，以形成摻雜區域；以及在該n型非晶矽層及該摻雜區域上形成源極與汲極，且去除位於該源極及該汲極之間的該n型非晶矽層及部份本征非晶矽層。
相較於習知技術，本發明所提供的薄膜電晶體及其製作方法，由於該n型非晶矽層及該摻雜區域的存在，可降低電子遷移率，使得當薄膜電晶體處於關閉狀態時，能夠有效降低漏電流，從而改善電氣特性。此外，由於該摻雜區域是通過在該本征非晶矽層的二相對側面上直接進行摻雜處理形成的，製作工藝簡單，節省製程成本。
100‧‧‧薄膜電晶體
110‧‧‧閘極
120‧‧‧閘極絕緣層
130‧‧‧本征非晶矽層
131‧‧‧非摻雜區域
132‧‧‧摻雜區域
133‧‧‧第一半導體層
140‧‧‧n型非晶矽層
141‧‧‧第二半導體層
150‧‧‧第二金屬層
151‧‧‧源極
152‧‧‧汲極
161‧‧‧第一光阻層圖案
170‧‧‧第二光阻層
171‧‧‧第二光阻層圖案
200‧‧‧基底
圖1係依照本發明第一較佳實施方式的薄膜電晶體的製作方法所製造的薄膜電晶體的結構剖面圖；圖2係圖1中薄膜電晶體的製作方法的流程圖；圖3至10係圖2中各步驟流程的剖視圖；圖11係本發明另一較佳實施方式的薄膜電晶體的製作方法的流程圖；圖12至19係圖11中各步驟流程的剖視圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明，其中，本發明以底閘極型薄膜電晶體為例進行說明。
請參閱圖1，係依照本發明第一較佳實施方式的薄膜電晶體100的製作方法所製造的薄膜電晶體100的結構剖面圖。所述薄膜電晶體100形成於基底200上，該薄膜電晶體100包括閘極110、閘極絕緣層120、本征非晶矽層130、n型非晶矽層140、源極151及汲極152。該閘極110位於該基底200上，該閘極絕緣層120位於該閘極110遠離所述基底200的一側且覆蓋該閘極110。該本征非晶矽層130設於該閘極絕緣層120上且位於與所述閘極110相對應的位置，該本征非晶矽層130的寬度小於或等於該柵極的寬度，該閘極絕緣層120用於將該閘極110與該本征非晶矽層130隔開。該n型非晶矽層140位於該本征非晶矽層130上並部份覆蓋所述本征非晶矽層130。該源極151與該汲極152形成在所述閘極絕緣層120、所述本征非晶矽層130及所述n型非晶矽層140遠離所述閘極110的一側，且該源極151與該汲極152呈彼此分離設置。該本征非晶矽層130部份顯露於該源極151與該汲極152之間。
該本征非晶矽層130呈梯形結構，其包括非摻雜區域131及摻雜區域132，其中，該摻雜區域132係該本征非晶矽層130的二相對側面經過磷摻雜處理或者硼摻雜處理後形成的，該摻雜區域132的厚度與該n型非晶矽層140的厚度相等。該非摻雜區域131形成於該本征非晶矽層130的頂面，該n型非晶矽層140設於該非摻雜區域131上且覆蓋該非摻雜區域131兩端。該n型非晶矽層140與該摻雜區域132均分別被該源極151及該汲極152所覆蓋。該n型非晶矽層140與該摻雜區域132起到降低該本征非晶矽層130與該源極151及與該汲極152之間的接觸阻抗的作用，在該薄膜電晶體100在關閉狀態，即未對所述閘極110施加電壓或施加負電壓時，可有效降低漏電流。
請參閱圖2，圖2為圖1中薄膜電晶體100的製作方法流程圖。該方法包括如下步驟：
步驟S201，請參照圖3，提供所述基底200，並在該基底200上依次形成所述閘極110及所述閘極絕緣層120，使所述閘極絕緣層120覆蓋於該閘極110上。具體地，先在該基底200上形成第一金屬層，然後利用幹法蝕刻工藝將該第一金屬層圖案化為所述閘極110，再通過等離子化學氣相沉積法形成所述閘極絕緣層120。
所述基底200的材質可以選自玻璃、石英、有機聚合物或其它可適用的透明材料。所述閘極110的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。所述閘極絕緣層120的材質可以選自無機材料(例如氧化矽、硼化矽以及硼氧化矽等)、有機材料或其它可適用的材料及其組合。
步驟S202，請參照圖4，在製作完成該閘極絕緣層120後，在該閘極絕緣層120上依次形成第一半導體層133及第二半導體層141。該第一半導體層133的材質為本征非晶矽，該第二半導體層141的材質為n型非晶矽。
步驟S203，請參照圖5，在該第二半導體層141上形成第一光阻層(未圖示)，並圖案化該第一光阻層以形成第一光阻層圖案160，該第一光阻層圖案160的位置正對所述閘極110。通過幹法刻蝕工藝蝕刻未被該第一光阻層圖案160覆蓋的該第二半導體層141及該第一半導體層133，以於該第二半導體層141形成該n型非晶矽層140，於該第一半導體層133形成該本征非晶矽層130，其中，該本征非晶矽層130的二相對側面未被該n型非晶矽層140所遮蓋。
步驟S204，請參照圖6，對顯露出來的該本征非晶矽層130的二相對側面進行摻雜處理以形成該摻雜區域132。本實施例採用離子注入的方式進行磷摻雜，摻雜磷的厚度與該n型非晶矽層140的厚度相當。當然也可比該n型非晶矽層140稍厚或者稍薄。在其它實施例中，摻雜的物質並不限制於磷，也可以是硼或其它物質。而不管是摻雜哪種物質，摻雜方式均不限於離子注入方式，還可以是等離子體處理方
式等。由於該摻雜區域132是通過在該本征非晶矽層130的二相對側面上直接進行摻雜處理形成的，製作工藝簡單，節省製程成本。
步驟S205，請參照圖7，摻雜處理完成後，去除該第一光阻層圖案160。其中，該第一光阻層為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液，在其它實施方式中，所述第一光阻層也可以使用特性相反的負光阻。
步驟S206，請參照圖8，去除該第一光阻層圖案160後，在所述基底200上形成覆蓋該閘極絕緣層120、該n型非晶矽層140及該摻雜區域132的第二金屬層150，並在該第二金屬層150上形成第二光阻層170。該第二金屬層150與所述n型非晶矽層140、該摻雜區域132以及顯露在該本征非晶矽層130兩側的所述閘極絕緣層120相接觸。該第二金屬層150的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。在本實施方式中，所述第二光阻層170為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其它實施方式中，所述第二光阻層170也可以使用特性相反的負光阻。
步驟S207，請參照圖9，圖案化該第二光阻層170以形成第二光阻圖案171，該第二光阻層圖案171覆蓋於該第二金屬層150兩側，並使與該n型非晶矽層140的中間部份對應的第二金屬層150顯露出來。
步驟S208，請參照圖10，蝕刻未被該第二光阻層圖案171覆蓋的該第二金屬層150以形成所述源極151與所述汲極152，同時蝕刻掉所述源極151與所述汲極152之間的n型非晶矽層140及部分本征非晶矽層130，最後去除該第二光阻層圖案171。至此，該薄膜電晶體基板100製作完成。
請參閱圖11，圖11為本發明另一較佳實施方式的薄膜電晶體100的製作方法流程圖。該方法包括如下步驟：
步驟S1101，請參照圖12，提供所述基底200，並在該基底200上依次形成所述閘極110及所述閘極絕緣層120，使所述閘極絕緣層120覆蓋於該閘極110上。具體地，先在該基底200上形成第一金屬層，
然後利用幹法蝕刻工藝將該第一金屬層圖案化為所述閘極110，再通過等離子化學氣相沉積法形成所述閘極絕緣層120。
所述基底200的材質可以選自玻璃、石英、有機聚合物或其它可適用的透明材料。所述閘極110的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。所述閘極絕緣層120的材質可以選自無機材料(例如氧化矽、硼化矽以及硼氧化矽等)、有機材料或其它可適用的材料及其組合。
步驟S1102，請參照圖13，在製作完成該閘極絕緣層120後，在該閘極絕緣層120上依次形成第一半導體層133及第二半導體層141。該第一半導體層133的材質為本征非晶矽，該第二半導體層141的材質為n型非晶矽。
步驟S1103，請參照圖14，在該第二半導體層141上形成第一光阻層(未圖示)，並圖案化該第一光阻層以形成第一光阻層圖案160，該第一光阻層圖案160的位置正對所述閘極110。通過幹法刻蝕工藝蝕刻未被該第一光阻層圖案160覆蓋的該第二半導體層141及該第一半導體層133，以於該第二半導體層141形成該n型非晶矽層140，於該第一半導體層133形成該本征非晶矽層130。其中，該本征非晶矽層130的二相對側面未被該n型非晶矽層140所遮蓋。該第一光阻層為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液，在其它實施方式中，所述第一光阻層也可以使用特性相反的負光阻。
步驟S1104，請參照圖15，去除該第一光阻層圖案160，使該摻雜區域132及該n型非晶矽層140顯露出來。
步驟S1105，請參照圖16，對顯露出來的該本征非晶矽層130的二相對側面及該n型非晶矽層140進行摻雜處理，該本征非晶矽層130的二相對側面經過摻雜處理後形成了該摻雜區域132。由於沒有該第一光阻層圖案160的遮擋，該n型非晶矽層140亦經過了摻雜處理，亦有助於降低該本征非晶矽層130與該源極151及與該汲極152之間的接觸阻抗，從而降低漏電流。本實施例採用離子注入的方式進行磷摻雜處理。在其它實施例中，摻雜的物質並不限制於磷，也可以是硼
或其它物質。而不管是摻雜哪種物質，摻雜方式均不限於離子注入方式，還可以是等離子體處理方式等。由於本發明的該摻雜區域132是通過在該本征非晶矽層130的摻雜區域132上直接進行摻雜處理形成的，製作工藝簡單，節省製程成本。
步驟S1106，請參照圖17，去除該第一光阻層圖案160後，在所述基底200上形成覆蓋該閘極絕緣層120、該n型非晶矽層140及該摻雜區域132的第二金屬層150，並在該第二金屬層150上形成第二光阻層170。該第二金屬層150與所述n型非晶矽層140、該摻雜區域132以及顯露在該本征非晶矽層130兩側的所述閘極絕緣層120相接觸。該第二金屬層150的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。在本實施方式中，所述第二光阻層170為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其它實施方式中，所述第二光阻層170也可以使用特性相反的負光阻。
步驟S1107，請參照圖18，圖案化該第二光阻層170以形成第二光阻圖案171，該第二光阻層圖案171覆蓋於該第二金屬層150兩側，並使與該n型非晶矽層140的中間部份對應的第二金屬層150顯露出來。
步驟S1108，請參照圖19，蝕刻未被該第二光阻層圖案171覆蓋的該第二金屬層150以形成所述源極151與所述汲極152，同時蝕刻掉所述源極151與所述汲極152之間的n型非晶矽層140及部分本征非晶矽層130，最後去除該第二光阻層圖案171。至此，該薄膜電晶體基板100製作完成。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧薄膜電晶體
110‧‧‧閘極
120‧‧‧閘極絕緣層
130‧‧‧本征非晶矽層
131‧‧‧非摻雜區域
132‧‧‧摻雜區域
140‧‧‧n型非晶矽層
151‧‧‧源極
152‧‧‧汲極
Claims (11)
- 一種薄膜電晶體，該薄膜電晶體包括閘極、閘極絕緣層、本征非晶矽層、n型非晶矽層、源極以及汲極；該閘極絕緣層設於該閘極與該本征非晶矽層之間；該本征非晶矽層呈梯形結構；該本征非晶矽層包括摻雜區域及非摻雜區域；該n型非晶矽層位於該非摻雜區域表面；該源極與該汲極分別位於該本征非晶矽兩側且均與該n型非晶矽層及該摻雜區域接觸且彼此分離設置。
- 如請求項1所述的薄膜電晶體，其中，該閘極絕緣層覆蓋該閘極，該本征非晶矽層設於與所述閘極相對應的位置，該n型非晶矽層位於該非摻雜區域遠離該閘極的一側且覆蓋該非摻雜區域兩端，該源極與該汲極形成於該閘極絕緣層、該本征非晶矽層及該n型非晶矽層上且覆蓋該閘極絕緣層、該摻雜區域及該n型非晶矽層。
- 如請求項1所述的薄膜電晶體，其中，該摻雜區域所摻雜的物質包括磷或者硼。
- 如請求項1所述的薄膜電晶體，其中，該本征非晶矽層的兩相對側面經過摻雜處理形成該摻雜區域。
- 如請求項1所述的薄膜電晶體，其中，該摻雜處理方式包括離子注入方式或等離子體處理方式。
- 如請求項1所述的薄膜電晶體，其中，該摻雜區域的厚度與該n型非晶矽層厚度相當。
- 一種薄膜電晶體的製作方法，該方法括如下步驟：提供基底，並在該基底上依次形成閘極及閘極絕緣層，該閘極絕緣層覆蓋該閘極；在該閘極絕緣層上依次形成本征非晶矽層及n型非晶矽層；對未被該n型非晶矽層遮蓋的該本征非晶矽層的兩相對側面進行摻雜處理，以形成摻雜區域；以及在該n型非晶矽層及該摻雜區域上形成源極與汲極，且去除位於該源極及該汲極之間的該n型非晶矽層及部份本征非晶矽層。
- 如請求項7所述的薄膜電晶體的製作方法，其中，形成該摻雜區域的方法包括：在該閘極絕緣層上依次形成第一半導體層、第二半導體層；在該第二導體層上形成第一光阻層並圖案化該第一光阻層以形成第一光阻層圖案；蝕刻未被該第一光阻層圖案覆蓋的所述第一半導體層及所述第二半導體層，以分別形成該本征非晶矽層及該n型非晶矽層；對該本征非晶矽層的兩相對側面進行摻雜處理以形成該摻雜區域；以及去除該第一光阻層圖案。
- 如請求項7所述的薄膜電晶體的製作方法，其中，形成該摻雜區域的方法包括：在該閘極絕緣層上依次形成第一半導體層、第二半導體層；在該第二導體層上形成並圖案化該第一光阻層以形成第一光阻層圖案；蝕刻未被該第一光阻層圖案覆蓋的所述第一半導體層及所述第二半導體層，以分別形成該本征非晶矽層及該n型非晶矽層；去除該第一光阻層圖案；以及對該本征非晶矽層的二相對側面及該n型非晶矽層進行摻雜處理，經過摻雜處理的該本征非晶矽層的二相對側面形成該摻雜區域。
- 如請求項8或9之一所述的薄膜電晶體的製作方法，其中，該摻雜處理包括磷摻雜處理或者硼摻雜處理。
- 如請求項7所述的薄膜電晶體的製作方法，其中，該摻雜處理方式包括離子注入方式或等離子體處理方式。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410819757.3A CN105789316A (zh) | 2014-12-25 | 2014-12-25 | 薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201624724A TW201624724A (zh) | 2016-07-01 |
| TWI599050B true TWI599050B (zh) | 2017-09-11 |
Family
ID=56377747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103146463A TWI599050B (zh) | 2014-12-25 | 2014-12-31 | 薄膜電晶體及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105789316A (zh) |
| TW (1) | TWI599050B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545751B (zh) * | 2018-10-15 | 2022-02-22 | Tcl华星光电技术有限公司 | 薄膜晶体管阵列基板制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
| KR100584716B1 (ko) * | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| CN100499169C (zh) * | 2004-08-27 | 2009-06-10 | 友达光电股份有限公司 | 薄膜晶体管的结构及其制造方法 |
| CN100342552C (zh) * | 2004-12-21 | 2007-10-10 | 友达光电股份有限公司 | 薄膜晶体管与其制作方法 |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
-
2014
- 2014-12-25 CN CN201410819757.3A patent/CN105789316A/zh active Pending
- 2014-12-31 TW TW103146463A patent/TWI599050B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201624724A (zh) | 2016-07-01 |
| CN105789316A (zh) | 2016-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104362125B (zh) | 阵列基板及其制作方法、显示装置 | |
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN106158978A (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| CN105514173B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| US20130043464A1 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| WO2015067054A1 (zh) | 互补式薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| WO2017008347A1 (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| CN106941121A (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN103578984B (zh) | 半导体元件及其制造方法 | |
| WO2016008197A1 (zh) | 阵列基板及其制造方法 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| KR102103428B1 (ko) | 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치 | |
| TWI573226B (zh) | 薄膜電晶體基板及其製作方法 | |
| TWI599050B (zh) | 薄膜電晶體及其製作方法 | |
| TW201624714A (zh) | 薄膜電晶體及其製作方法 | |
| CN106611794B (zh) | 薄膜晶体管及其制作方法 | |
| CN105977164A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 | |
| CN106373888A (zh) | 薄膜晶体管的制造方法 | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| CN105097824B (zh) | 薄膜晶体管基板及其制作方法及显示器 | |
| TWI578540B (zh) | 薄膜電晶體及其製作方法 |