TWI594571B

TWI594571B - 輸出級電路

Info

Publication number: TWI594571B
Application number: TW104144540A
Authority: TW
Inventors: 黃彥中; 夏勤
Original assignee: 財團法人工業技術研究院
Priority date: 2015-12-30
Filing date: 2015-12-30
Publication date: 2017-08-01
Also published as: TW201723478A; CN106936424A; TWI611185B; TW201724734A

Description

輸出級電路

本發明係關於一種輸出級電路架構。

目前在輸出級電路的設計上，為達到高速且高效率的目的，電路大部分採用推挽式(push-pull)的架構輸出，此架構優點為輸出電壓可達到近乎軌對軌(rail-to-rail)的輸出，因此效率高且易於整合於積體電路中。隨著半導體製程的進步，已經來到奈米的世代，故微縮元件所能承受的崩潰電壓越來越低，因此，輸出的電壓範圍將受限於製程特性而越來越低，若欲使用在輸出電壓大於元件崩潰電壓的系統中，將越來越困難。

本揭露之一實施例提供一種輸出級電路，該輸出級電路包含：一功率反相器，耦接一訊號端；以及一動態偏壓電路，該動態偏壓電路電性連接於一系統電壓端與該功率反相器之間，該動態偏壓電路包含至少一齊納二極體，用以維持該功率反相器之至少一電晶體之閘極與源極之間的跨壓於一第一絕對值範圍內，該至少一電晶體該閘極與汲極之間、該汲極與該源極之間的跨壓於一第二絕對值範圍內。

本揭露之一實施例提供一種輸出級電路的訊號處理方法，該方法包括：接收一第一位準訊號；維持P型電晶體的閘極與源極之間的跨壓，以及維持閘極與汲極之間的跨壓，以及維持汲極與源極之間的跨壓，該跨壓使得該P型電晶體在導通時工作於線性區；輸出一系統最高壓；接收一第二位準訊號；維持N型電晶體的閘極與源極之間的跨壓以及維持閘極與汲極之間的跨壓，以及維持汲極與源極之間的跨壓，該跨壓使得該N型電晶體在導通時工作於線性區；以及輸出一系統最低壓。

前文已頗為廣泛地概述本發明之特徵及技術優勢以便可更好地理解隨後的本發明之詳細描述。本發明之額外特徵及優勢將在下文中加以描述，且形成本發明之申請專利範圍的主題。熟習此項技術者應瞭解，所揭示之概念及特定實施例可易於用作修改或設計其他結構或程序以用於進行本發明之同樣目的之基礎。熟習此項技術者亦應認識到，此等等效構造並不脫離如隨附申請專利範圍中所闡明之本發明之精神及範疇。

11‧‧‧傳感器陣列

12‧‧‧高壓多工器

13‧‧‧脈衝器

14‧‧‧數位訊號處理器

15‧‧‧A/D轉換器

16‧‧‧可調變增益放大器

17‧‧‧低雜訊放大器

18‧‧‧傳送/接收開關

19‧‧‧節點

20‧‧‧高壓訊號

21‧‧‧上半部動態偏壓電路

22‧‧‧下半部動態偏壓電路

23‧‧‧功率反相器

24‧‧‧上半部保護電路

25‧‧‧下半部保護電路

26‧‧‧負載

27‧‧‧上半部位準移相器

28‧‧‧下半部位準移相器

27-1‧‧‧位準移相器及延遲電路

28-1‧‧‧位準移相器及延遲電路

29‧‧‧節點

30‧‧‧節點

31‧‧‧節點

32‧‧‧二極體

33‧‧‧電阻

34‧‧‧齊納二極體

35‧‧‧二極體

36‧‧‧電阻

37‧‧‧齊納二極體

38‧‧‧電阻

39‧‧‧電容

41‧‧‧上半部位準移相器

42‧‧‧齊納二極體

43‧‧‧電阻

44‧‧‧電阻

45‧‧‧功率反相器

46‧‧‧負載

47‧‧‧節點

48‧‧‧節點

49‧‧‧節點

51‧‧‧上半部動態偏壓電路

52‧‧‧齊納二極體

53‧‧‧電阻

54‧‧‧蕭基二極體

61‧‧‧下半部位準移相器

62‧‧‧齊納二極體

63‧‧‧電阻

64‧‧‧電阻

66‧‧‧反相器

71‧‧‧下半部動態偏壓電路

72‧‧‧齊納二極體

73‧‧‧電阻

74‧‧‧蕭基二極體

81‧‧‧上半部保護電路

91‧‧‧下半部保護電路

92‧‧‧齊納二極體

93‧‧‧電阻

94‧‧‧電阻

95‧‧‧電阻

100‧‧‧超音波系統

101‧‧‧上半部位準移相器

102‧‧‧位準移相器及延遲電路

103‧‧‧下半部位準移相器

104‧‧‧位準移相器及延遲電路

106‧‧‧節點

108‧‧‧節點

200‧‧‧輸出級電路

300‧‧‧輸出級電路

400‧‧‧輸出級電路

MP1、MP2、MP4‧‧‧P型電晶體

MN1、MN2、MN3‧‧‧N型電晶體

VH1‧‧‧第一高壓端

VH2‧‧‧第二高壓端

VL1‧‧‧第一低壓端

VL2‧‧‧第二低壓端

IN_P、IN_N‧‧‧訊號輸入端

Q1、Q2、Q6、Q7、Q10、Q11‧‧‧P型電晶體

Q3、Q4、Q5、Q8、Q9‧‧‧N型電晶體

R1~R7‧‧‧P型電晶體

VC‧‧‧定電源

VDD‧‧‧電壓端

S1~S7‧‧‧N型電晶體

VSS‧‧‧電壓端

由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。

圖1係根據一些實施例說明超音波系統的裝置表示圖。

圖2係根據一些實施例說明輸出級電路的裝置表示圖。

圖3係根據一些實施例說明輸出級電路的裝置表示圖。

圖4係根據一些實施例說明輸出級電路的裝置表示圖。

上文已經概略地敍述本揭露之圖式，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應可瞭解，下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應可瞭解，這類等效的建構並無法脫離後附之申請專利範圍所提出之本揭露的精神和範圍。

以下揭示內容提供許多不同的實施方式或範例，用於實施本申請案之不同特徵。元件與配置的特定範例之描述如下，以簡化本申請案之揭示內容。當然，這些僅為範例，並非用於限制本申請案。例如，以下描述在第二特徵上或上方形成第一特徵可包含形成直接接觸的第一與第二特徵之實施方式，亦可包含在該第一與第二特徵之間形成其他特徵的實施方式，因而該第一與第二特徵可並非直接接觸。此外，本申請案可在不同範例中重複元件符號與/或字母。此重複係為了簡化與清楚之目的，而非支配不同實施方式與/或所討論架構之間的關係。

再者，本申請案可使用空間對應語詞，例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明，以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向)，並且可相應解釋本申請案使用的空間對應描述。

本案之實施例揭露一種輸出電壓不受限於元件崩潰電壓的輸出級電路。在積體電路中，先進的製程讓半導體元件持續微縮，半導體元件通道越短使得開關速度更快，然而微縮結果使該微縮半導體元件本身較無法同時忍受高電壓及大電流操作。舉例來說，在超音波電路的領域中，輸出端需要高壓脈波產生器來驅動探頭，若是想要使用積體電路製程來實現高電壓輸出，輸出級電路就需要有特殊的設計來克服個別元件的低崩潰電壓。一般而言，高壓脈波產生器的輸出級電路受限於元件的崩潰電壓。例如：60V的元件用於輸出級只能輸出0~60V或是±30V的輸出電壓。本案提供一種輸出電壓不受限於元件崩潰電壓的輸出級電路，可設計以低壓的半導體元件實現較大擺幅的輸出電壓。

圖1係根據一些實施例說明超音波系統100的裝置表示圖。超音波系統100包含傳感器陣列11、高壓多工器12、脈衝器13、數位訊號處理器14、A/D轉換器15、可調變增益放大器16、低雜訊放大器17、傳送/接收開關18等。傳感器陣列11電性連接高壓多工器12，高壓多工器12、脈衝器13的輸出端、傳送/接收開關18連接於節點19，傳送/接收開關18連接低雜訊放大器17，低雜訊放大器17連接可調變增益放大器16，可調變增益放大器16連接A/D轉換器15，低雜訊放大器17位於傳送/接收開關18和可調變增益放大器16之間，可調變增益放大器16位於A/D轉換器15和低雜訊放大器17之間，A/D轉換器15位於可調變增益放大器16和數位訊號處理器14之間，數位訊號處理器14同時連接脈衝器13與A/D轉換器15。

數位訊號處理器14係能處理整個超音波系統100的訊號運算，數位訊號處理器14命令脈衝器13發出一高壓訊號20，藉由傳送/接收開關18的通道控制，導引高壓訊號20經過節點19並且傳送到高壓多工器12，高壓多工器12透過選擇線的切換控制，導引多個訊號通道的切換，訊號進一步傳送到傳感器陣列11，傳感器陣列11(transducer array)係能將電子訊號轉換為音波或其他物理訊號例如光或熱，並且將音波發射到被感測物體上，例如：人或動物。被感測物體接受該音波後產生反射音波或其他物理資訊，傳感器陣列11能感測到被測量的資訊，並能將感測到的資訊轉換成為低壓訊號。帶有生理資訊的低壓訊號藉由高壓多工器12的通道選擇，將低壓訊號傳輸到節點19，透過傳送/接收開關18將低壓訊號傳輸到低雜訊放大器17，低雜訊放大器17將低壓訊號放大，以便於下一級的訊號處理，低壓訊號進一步接受可調變增益放大器16和A/D轉換器15的處理，數位訊號處理器14接收該帶有生理資訊的低壓訊號，並且進行解讀。可調變增益放大器16係能調整訊號的增益，讓上下級電路能匹配。A/D轉換器15係能將類比訊號轉換成數位訊號。

本案著重於脈衝器13內的輸出級電路，目的在於使用積體電路製程與耐低壓元件，來實現高電壓、高擺幅的輸出，詳細說明如下。

圖2係根據一些實施例說明輸出級電路200的裝置表示圖。輸出級電路200包含上半部動態偏壓電路21、下半部動態偏壓電路22、功率反相器23、上半部保護電路24、下半部保護電路25、負載26、上半部位準移相器27、下半部位準移相器28、第一高壓端VH1、第二高壓端VH2、第一低壓端VL1、第二低壓端VL2、位準移相器及延遲電路27-1、位準移相器及延遲電路28-1。

功率反相器23包含P型電晶體MP1、MP2以及N型電晶體MN1、MN2。P型電晶體MP1、MP2以及N型電晶體MN1、MN2係為金氧半場效功率元件。P型電晶體MP1的閘極連接上半部位準移相器27；P型電晶體MP1的源極連接第一高壓端VH1；P型電晶體MP1的汲極連接P型電晶體MP2的源極。P型電晶體MP2的閘極與源極連接上半部動態偏壓電路21；P型電晶體MP2的汲極連接N型電晶體MN1的汲極。N型電晶體MN1的閘極與源極連接下半部動態偏壓電路22，N型電晶體MN1的源極同時地連接N型電晶體MN2的汲極。N型電晶體MN2的閘極連接下半部位準移相器28,N型電晶體MN2的源極連接第一低壓端VL1。特別地，節點29位於P型電晶體MP1與MP2之間，節點29係同時連接P型電晶體MP1的汲極、P型電晶體MP2的源極、上半部動態偏壓電路21之一端、上半部保護電路24之一端。節點30位於P型電晶體MP2與N型電晶體MN1之間，節點30係同時連接P型電晶體MP2的汲極、N型電晶體MN1的汲極、負載26之一端。節點31位於N型電晶體MN1與MN2之間，節點31係同時連接N型電晶體MN1的源極、N型電晶體MN2的汲極、下半部動態偏壓電路22之一端、下半部保護電路25之一端。

上半部位準移相器27分別連接第一高壓端VH1、第二高壓端VH2、訊號輸入端IN_P、P型電晶體MP1的閘極。下半部位準移相器28分別連接第一低壓端VL1、第二低壓端VL2、訊號輸入端IN_N、N型電晶體MN2的閘極。上半部位準移相器27可包含例如多個電晶體組成的電路，係能將訊號輸入端IN_P的訊號升壓，輸出較大絕對值電壓例如：第一高壓端VH1、第二高壓端VH2的電壓；下半部位準移相器28可包含例如多個電晶體組成的電路，係能將訊號輸入端IN_N的訊號降壓，輸出較大絕對值電壓例如：第一低壓端VL1、第二低壓端VL2的電壓。

上半部動態偏壓電路21包含二極體32、電阻33、齊納二極體34。二極體32連接在第二高壓端VH2與P型電晶體MP2的閘極之間，二極體32的陽極連接P型電晶體MP2的閘極，二極體32的陰極連接第二高壓端VH2。齊納二極體34跨接於節點29與P型電晶體MP2的閘極之間，換言之，齊納二極體34跨接P型電晶體MP2的源極與閘極之間。詳言之，齊納二極體34的陽極連接P型電晶體MP2的閘極，齊納二極體34的陰極連接P型電晶體MP2的源極。電阻33與齊納二極體34呈現並聯，電阻33的一端與P型電晶體MP2的源極連接，電阻33的另一端連接P型電晶體MP2的閘極。

下半部動態偏壓電路22包含二極體35、電阻36、齊納二極體37。二極體35連接在第二低壓端VL2與N型電晶體MN1的閘極之間，二極體35的陰極連接N型電晶體MN1的閘極，二極體35的陽極連接第二低壓端VL2。齊納二極體37跨接於節點31與N型電晶體MN1的閘極之間，換言之，齊納二極體37跨接N型電晶體MN1的源極與閘極之間。詳言之，齊納二極體37的陽極連接N型電晶體MN1源極，齊納二極體37的陰極連接N型電晶體MN1的閘極。電阻36與齊納二極體37呈現並聯，電阻36的一端與N型電晶體MN1的源極連接，電阻36的另一端連接N型電晶體MN1的閘極。

上半部保護電路24包含一N型電晶體MN3，N型電晶體MN3的閘極連接位準移相器及延遲電路27-1，間接接收來自訊號輸入端IN_P訊號；N型電晶體MN3的汲極連接節點29；N型電晶體MN3的源極接地。

下半部保護電路25包含一P型電晶體MP4，P型電晶體MP4的閘極連接位準移相器及延遲電路28-1，間接接收來自訊號輸入端IN_N訊號；P型電晶體MP4的汲極連接節點31；P型電晶體MP4的源極接地。

在本實施例中，負載26包含一電阻38、一電容39。負載26係為傳感器或其它外接裝置，不限制為本實施例之樣態。

在本實施例中，動作的方式可略分為上半部電晶體導通的正半波模式以及下半部電晶體導通的負半波模式。在正半波模式時，P型電晶體MP1、MP2開啟：N型電晶體MN1、MN2關閉。第一高壓端VH1輸出電壓大於第二高壓端VH2，例如：VH1=60V；VH2=55V。上半部位準移相器27接收訊號輸入端IN_P訊號並且輸出第二高壓端VH2給P型電晶體MP1，使得P型電晶體MP1開啟，節點29的電壓為VH1-V_SD，V_SD為P型電晶體MP1的源-汲極跨壓。第二高壓端VH2係為較低壓，故齊納二極體34呈現逆偏導通，齊納二極體34陽極的電壓為(VH1-V_SD-V_ZENER)，V_ZENER為齊納二極體34的跨壓。又從第二高壓端VH2回推，二極體32導通，故齊納二極體34陽極的電壓VH2+V_DIODE，滿足(VH2+V_DIODE)=(VH1-V_SD-V_ZENER)等式。因為齊納二極體34和電阻33呈現並聯，故電阻33的跨壓等於V_ZENER。特別地，藉由並聯的齊納二極體34和電阻33跨接於P型電晶體MP2的源-閘極之間，用以維持P型電晶體MP2閘極與源極之間的跨壓於一絕對值範圍內，絕對值範圍係為齊納二極體34逆偏的電壓工作範圍內，故絕對值範圍為逆偏崩潰電壓到0V之間，為一動態跨壓，使得產生一動態偏壓給P型電晶體MP2閘極。並且，P型電晶體MP2閘-源極之間的跨壓等於齊納二極體34跨壓，藉由齊納二極體34的電壓限制，使得P型電晶體MP2導通時工作於線性區(三極區)，而避免P型電晶體MP2工作於崩潰區。此時P型電晶體MP2為導通並且工作於線性區，節點30的電壓為VH1-2V_SD，僅略小於第一高壓端VH1的電壓，負載26接收該電壓VH1-2V_SD。此外，上半部保護電路24呈現關閉狀態；下半部保護電路25呈現開啟，使得節點31接地，避免下半部元件N型電晶體MN1、MN2遭受過電壓；對N型電晶體MN1而言，節點31接地用以確保N型電晶體MN1的汲極與源極之間的跨壓於一絕對值範圍內，此外，節點31因齊納二極體37呈順偏使N型電晶體MN1的閘極迅速回到-V_DIODE，以維持N型電晶體MN1的閘極與汲極之間的跨壓於一絕對值範圍內；對N型電晶體MN2而言，節點31接地用以確保N型電晶體MN2的汲極與源極之間的跨壓，以及閘極與汲極之間的跨壓於一絕對值範圍內。

在負半波模式時，P型電晶體MP1、MP2關閉；N型電晶體MN1、MN2開啟。第一低壓端VL1輸出電壓絕對值大於第二低壓端VL2的電壓絕對值，並且兩者皆為負電壓，例如：VL1=-60V；VL2=-55V；故｜VL1｜>｜VL2｜。下半部位準移相器28接收輸入端IN_N訊號並且輸出第二低壓端VL2給N型電晶體MN2，使得N型電晶體MN2開啟，節點31的電壓為VL1+V_DS，V_DS為N型電晶體MN2的汲-源極跨壓。節點31、第二低壓端VL2皆為負值，相較之下第二低壓端VL2係為較高壓，節點31電壓等於齊納二極體37的陽極電壓，故齊納二極體37呈現逆偏導通，齊納二極體37陰極的電壓為VL1+V_DS+V_ZENER，V_ZENER為齊納二極體37的跨壓。又從第二低壓端VL2回推，二極體35導通，故齊納二極體37陰極的電壓VL2-V_DIODE，滿足(VL2-V_DIODE)=(VL1+V_DS+V_ZENER)等式。因為齊納二極體37和電阻36呈現並聯，故電阻36的跨壓等於V_ZENER。特別地，藉由並聯的齊納二極體37和電阻36跨接於N型電晶體MN1的源-閘極之間，用以維持N型電晶體MN1閘極與源極之間的跨壓於一絕對值範圍內，絕對值範圍係為齊納二極體37逆偏的電壓工作範圍內，故絕對值範圍為逆偏崩潰電壓到0V之間，為一動態跨壓，使得產生一動態偏壓給N型電晶體MN1閘極。並且，N型電晶體MN1閘-源極之間的跨壓等於齊納二極體37跨壓，藉由齊納二極體37的電壓限制，使得N型電晶體MN1導通時工作於線性區(三極區)，而避免N型電晶體MN1工作崩潰區。故此時N型電晶體MN1為導通並且工作於線性區，節點30的電壓為 VL1+2V_DS，該電壓為一負值，且僅略高於第一低壓端VL1的電壓，負載26接收該電壓VL1+2V_DS。此外，上半部保護電路24呈現開啟；下半部保護電路25呈現關閉，使得節點29接地；避免上半部元件P型電晶體MP1、MP2遭受過電壓；對P型電晶體MP2而言，節點29接地用以確保P型電晶體MP2的汲極與源極之間的跨壓於一絕對值範圍內，此外，節點29因齊納二極體34呈順偏使P型電晶體MP2的閘極迅速回到+V_DIODE，以維持P型電晶體MP2的閘極與汲極之間的跨壓於一絕對值範圍內；對P型電晶體MP1而言，節點29接地用可確保P型電晶體MP1的汲極與源極之間的跨壓，以及閘極與汲極之間的跨壓於一絕對值範圍內。藉由齊納二極體34和電阻33限制P型電晶體MP2閘-源極之間的跨壓，該跨壓在一絕對值範圍內，例如V_SG ｜5V｜，P型電晶體MP2閘-汲極之間的跨壓在一絕對值範圍內，例如V_GD ｜60V｜，P型電晶體MP2源-汲極之間的跨壓在一絕對值範圍內，例如V_SD ｜60V｜，故閘-汲極之間的跨壓、源-汲極之間的跨壓在同一絕對值範圍內；齊納二極體37和電阻36限制N型電晶體MN1閘-源極之間的跨壓、閘-汲極之間的跨壓、源-汲極之間的跨壓各位於一絕對值範圍內，以確保P型電晶體MP2和N型電晶體MN1導通時工作於線性區，使得節點30的輸出擺幅達到VH1-2V_SD~VL1+2V_DS，接近系統的最高壓和最低壓差距，故本實施例能以耐低壓的功率元件達成高壓輸出擺幅，提供給高壓負載裝置使用，例如：超音波傳感器或邏輯反相器。

圖3係根據一些實施例說明輸出級電路300的裝置表示圖。輸出級電路300包含上半部動態偏壓電路51、下半部動態偏壓電路71、功率反相器45、上半部保護電路81、下半部保護電路91、負載46、上半部位準移相器41、下半部位準移相器61、第一高壓端VH1、第二高壓端VH2、第一低壓端VL1、第二低壓端VL2。

功率反相器45包含P型電晶體Q1、Q2以及N型電晶體Q3、Q4。P型電晶體Q1、Q2以及N型電晶體Q3、Q4係為金氧半場效功率元件或通道增強型MOSFET，或其他適合本實施例的元件。P型電晶體Q1的閘極連接上半部位準移相器41；P型電晶體Q1的源極連接第一高壓端VH1；P型電晶體Q1的汲極連接P型電晶體Q2的源極。P型電晶體Q2的閘極與源極分別連接上半部動態偏壓電路51；P型電晶體Q2的汲極連接N型電晶體Q3的汲極。N型電晶體Q3的閘極與源極分別連接下半部動態偏壓電路71，N型電晶體Q3的源極同時地連接N型電晶體Q4的汲極。N型電晶體Q4的閘極與源極分別連接下半部位準移相器61，此外，N型電晶體Q4的源極連接第一低壓端VL1。特別地，節點47位於P型電晶體Q1與Q2之間，節點47係同時連接P型電晶體Q1的汲極、P型電晶體Q2的源極、上半部動態偏壓電路51之一端、上半部保護電路81之一端。節點48位於P型電晶體Q2與N型電晶體Q3之間，節點48係同時連接P型電晶體Q2的汲極、N型電晶體Q3的汲極、負載46之一端。節點49位於N型電晶體Q3與Q4之間，節點49係同時連接N型電晶體Q3的源極、N型電晶體Q4的汲極、下半部動態偏壓電路71之一端、下半部保護電路91之一端。

在本實施例中，上半部位準移相器41包含複數個齊納二極體42、電阻43、44、N型電晶體Q5。複數個齊納二極體42與電阻43呈現並聯，各齊納二極體42的陽極同時連接P型電晶體Q1的閘極和N型電晶體Q5的汲極；各齊納二極體42的陰極連接第一高壓端VH1。N型電晶體Q5的閘極連接輸入訊號輸入端IN_P，IN_P的另一端接地；N型電晶體Q5的源極連接電阻44，電阻44之一端接地。

下半部位準移相器61包含複數個齊納二極體62、電阻63、P型電晶體Q6、電阻64、定電源VC、反相器66。複數個齊納二極體62與電阻63呈現並聯，各齊納二極體62的陽極連接N型電晶體Q4的源極；各齊納二極體62的陰極同時連接N型電晶體Q4的閘極和P型電晶體Q6的汲極。反相器66一端連接定電源VC，一端接地。P型電晶體Q6的閘極連接反相器66的輸出端，輸入訊號端IN_N連接反相器66的輸入端；P型電晶體Q6的源極連接電阻64，電阻64之另一端連接定電源VC，定電源VC為驅動P型電晶體Q6的電壓，例如：5V。故遠小於第一高壓端VH1或是第二高壓端VH2。

上半部動態偏壓電路51包含3個齊納二極體52、電阻53、蕭基二極體54、第二高壓端VH2。蕭基二極體54連接在第二高壓端VH2與P型電晶體Q2的閘極之間，蕭基二極體54的陽極連接P型電晶體Q2的閘極；蕭基二極體54的陰極連接第二高壓端VH2。3個齊納二極體52呈現並聯，各齊納二極體52跨接於節點47與P型電晶體Q2的閘極之間，換言之，各齊納二極體52跨接P型電晶體Q2的源極與閘極之間。詳言之，各齊納二極體52的陽極連接P型電晶體Q2的閘極，各齊納二極體52的陰極連接P型電晶體Q2的源極。電阻53與各齊納二極體52呈現並聯，電阻53的一端與P型電晶體Q2的源極連接，電阻53的另一端連接P型電晶體Q2的閘極。

下半部動態偏壓電路71包含3個齊納二極體72、電阻73、蕭基二極體74、第二低壓端VL2。蕭基二極體74連接在第二低壓端VL2與N型電晶體Q3的閘極之間，蕭基二極體74的陰極連接N型電晶體Q3的閘極，蕭基二極體74的陽極連接第二低壓端VL2。各齊納二極體72跨接於節點49與N型電晶體Q3的閘極之間，換言之，各齊納二極體72跨接N型電晶體Q3的源極與閘極之間。詳言之，各齊納二極體72的陽極連接N型電晶體Q3源極，各齊納二極體72的陰極連接N型電晶體Q3的閘極。電阻73與各齊納二極體72呈現並聯，電阻73的一端與N型電晶體Q3的源極連接，電阻73的另一端連接N型電晶體Q3的閘極。

上半部保護電路81包含P型電晶體Q7、N型電晶體Q8、N型電晶體Q9、定電源VC。P型電晶體Q7、N型電晶體Q8係為互補式配對，P型電晶體Q7和N型電晶體Q8的閘極相連，並且連接訊號輸入端 IN_P，P型電晶體Q7的汲極連接N型電晶體Q8的汲極，P型電晶體Q7的源極連接定電源VC，N型電晶體Q8的源極接地。互補式P型電晶體Q7、N型電晶體Q8的輸出端連接到N型電晶體Q9的閘極，換言之，N型電晶體Q9的閘極同時連接P型電晶體Q7的汲極、N型電晶體Q8的汲極。N型電晶體Q9的源極接地，N型電晶體Q9的汲極接到節點47。

下半部保護電路91包含P型電晶體Q10、齊納二極體92、電阻93、94、95、P型電晶體Q11、定電源VC。P型電晶體Q10的閘極連接訊號輸入端IN_N，P型電晶體Q10的汲極同時連接電阻94、齊納二極體92的陰極、P型電晶體Q11的閘極。電阻94、齊納二極體92呈現並聯，齊納二極體92的陽極連接定電源VC，齊納二極體92的陰極連接P型電晶體Q11的閘極。P型電晶體Q11的汲極連接節點49，P型電晶體Q11的源極連接電阻95，電阻95之另一端接地。在本實施例中，負載46代表傳感器或其它外接裝置，不限制為本實施例之樣態。

特別地，在正半波模式操作時，藉由並聯的齊納二極體52和電阻53跨接於P型電晶體Q2的源-閘極之間，用以維持P型電晶體Q2閘極與源極之間的跨壓於一絕對值範圍內，絕對值範圍係為齊納二極體52逆偏的電壓工作範圍內，故絕對值範圍為逆偏崩潰電壓到0V之間，係為一動態跨壓，使得產生一動態偏壓給P型電晶體Q2閘極。並且，P型電晶體Q2閘-源極之間的跨壓等於齊納二極體52跨壓，藉由齊納二極體52的電壓限制，使得P型電晶體Q2導通時工作於線性區(三極區)，而避免P型電晶體Q2工作於崩潰區。故此時P型電晶體Q2為導通並且工作於線性區(三極區)，節點48能輸出接近第一高壓端VH1的電壓。此外，上半部保護電路81呈現關閉；下半部保護電路91呈現開啟，使得節點49接地；避免下半部元件N型電晶體Q3、Q4遭受過電壓。

特別地，在負半波模式操作時，藉由並聯的齊納二極體72和電阻73跨接於N型電晶體Q3的閘-源極之間，用以維持N型電晶體Q3 閘極與源極之間的跨壓於一絕對值範圍內，絕對值範圍係為齊納二極體72逆偏的電壓工作範圍內，故絕對值範圍為逆偏崩潰電壓到0V之間，係為一動態跨壓，使得產生一動態偏壓給N型電晶體Q3閘極。並且，N型電晶體Q3閘-源極之間的跨壓等於齊納二極體72跨壓，藉由齊納二極體72的電壓限制，使得N型電晶體Q3導通時工作於線性區(三極區)，而避免N型電晶體Q3工作於崩潰區。故此時N型電晶體Q3為導通並且工作於線性區，節點48能輸出接近第一低壓端VL1的電壓。此外，上半部保護電路81呈現開啟；下半部保護電路91呈現關閉，使得節點47接地；避免上半部元件P型電晶體Q1、Q2遭受過電壓。

藉由齊納二極體52和電阻53限制P型電晶體Q2閘-源極之間的跨壓；齊納二極體72和電阻73限制N型電晶體Q3閘-源極之間的跨壓，以確保P型電晶體Q2和N型電晶體Q3導通時工作於線性區，使得節點48的輸出擺幅達到VH1~VL1，接近系統的最高壓和最低壓差距，故本實施例能以耐低壓的功率元件達成高壓輸出擺幅，提供給高壓負載裝置使用，例如：超音波傳感器。

圖4係根據一些實施例說明輸出級電路400的裝置表示圖。輸出級電路400包含上半部位準移相器101、位準移相器及延遲電路102、下半部位準移相器103、位準移相器及延遲電路104、P型電晶體R1~R7、N型電晶體S1~S7。訊號輸入端IN_P連接上半部位準移相器101、位準移相器及延遲電路102；訊號輸入端IN_N連接下半部位準移相器103、位準移相器及延遲電路104。輸出級電路400的上半部以一個P型電晶體和一個N型電晶體為一個互補對，例如P型電晶體R1和N型電晶體S1。P型電晶體R1的源極與N型電晶體S1的汲極相連，P型電晶體R1的閘極連接來自上半部位準移相器101的訊號，N型電晶體S1的閘極連接來自位準移相器及延遲電路102的訊號。另一互補對為P型電晶體R5和N型電晶體S5，P型電晶體R5汲極同時連接到P型電晶體R1的源極與N 型電晶體S1的汲極，P型電晶體R5源極連接N型電晶體S5的汲極，N型電晶體S5的源極連接電壓端VDD，P型電晶體R5的閘極連接來自上半部位準移相器101的訊號，N型電晶體S5的閘極連接來自位準移相器及延遲電路102的訊號。另一互補對為P型電晶體R6和N型電晶體S6，P型電晶體R6汲極同時連接到P型電晶體R5的源極與N型電晶體S5的汲極，P型電晶體R6源極連接N型電晶體S6的汲極，N型電晶體S6的源極連接電壓端2VDD，P型電晶體R6的閘極連接來自上半部位準移相器101的訊號，N型電晶體S6的閘極連接來自位準移相器及延遲電路102的訊號。P型電晶體R7汲極同時連接到P型電晶體R6的源極與N型電晶體S6的汲極，P型電晶體R7源極連接電壓端3VDD。

輸出級電路400的下半部以一個P型電晶體和一個N型電晶體為一個互補對，例如N型電晶體S2和P型電晶體R2。N型電晶體S2的源極與P型電晶體R2的汲極相連，N型電晶體S2的閘極連接來自下半部位準移相器103的訊號，P型電晶體R2的閘極連接來自位準移相器及延遲電路104的訊號。另一互補對為N型電晶體S3和P型電晶體R3，N型電晶體S3汲極同時連接到N型電晶體S2的源極與P型電晶體R2的汲極，N型電晶體S3源極連接P型電晶體R3的汲極，P型電晶體R3源極連接電壓端VSS，N型電晶體S3的閘極連接來自下半部位準移相器103的訊號，P型電晶體R3的閘極連接來自位準移相器及延遲電路104的訊號。另一互補對為N型電晶體S4和P型電晶體R4，N型電晶體S4汲極同時連接到N型電晶體S3的源極與P型電晶體R3的汲極，N型電晶體S4源極連接P型電晶體R4的汲極，P型電晶體R4的源極連接電壓端2VSS，N型電晶體S4的閘極連接來自下半部位準移相器103的訊號，P型電晶體R4的閘極連接來自位準移相器及延遲電路104的訊號。N型電晶體S7汲極同時連接到N型電晶體S4的源極與P型電晶體R4的汲極，N型電晶體S7源極連接電壓端3VSS。

節點106位於P型電晶體R1與N型電晶體S2之間，節點106同時連接P型電晶體R1的汲極與N型電晶體S2的汲極；節點108位於N型電晶體S1與P型電晶體R2之間，節點108同時連接N型電晶體S1的源極與P型電晶體R2的源極。本實施例以互補對彼此疊接，隨著互補對的數字增加，例如上半部互補對數目為m，則電壓端連接mVDD；下半部互補對數目為n，則電壓端連接nVSS。簡言之，互補對彼此疊接，使得輸出的擺幅增大，達到mVDD~nVSS的擺幅，故本實施例能以耐低壓的功率元件達成高壓輸出擺幅，達到輸出電壓倍增的效果，提供給高壓負載裝置使用。

總結，本案提供一輸出級電路架構應用於各種類比(積體/離散)電路或數位(積體/離散)電路。利用齊納二極體限制電晶體工作於線性區，使輸出級電路可以不受限於使用元件的崩潰電壓，以耐低壓的功率元件達成高壓輸出擺幅；或是以微縮製程的功率元件達到輸出電壓倍增的效果。此架構可應用於需高電壓發射元件之醫學影像系統，如超音波掃描器的發射電路、電腦斷層攝影、核磁共振攝影或工程系統如工程超音波探測、通訊積體電路傳輸器，高音質音響放大器等。

在一實施例中，輸出級電路之該至少一齊納二極體跨接於該至少一電晶體之該閘極與該源極之間，該至少一齊納二極體的陽極連接該閘極，該至少一齊納二極體的陰極連接該源極。

在一實施例中，輸出級電路之該至少一齊納二極體跨接於該至少一電晶體之該閘極與該源極之間，該至少一齊納二極體的陽極連接該源極，該至少一齊納二極體的陰極連接該閘極。

在一實施例中，輸出級電路之該動態偏壓電路進一步包含：至少一電阻與該至少一齊納二極體並聯。

在一實施例中，輸出級電路之該動態偏壓電路包含：至少一二極體位於該系統電壓端與該閘極之間，該至少一二極體的陽極連接該閘極，該至少一二極體的陰極連接該系統電壓端。

在一實施例中，輸出級電路之該動態偏壓電路包含：至少一二極體位於該系統電壓端與該閘極之間，該至少一二極體的陽極連接該系統電壓端，該至少一二極體的陰極連接該閘極。

在一實施例中，輸出級電路之該功率反相器包含至少兩對疊接的互補式金氧半場效電晶體。

在一實施例中，輸出級電路之該輸出級電路進一步包含：一保護電路，連接該功率反相器，用以導引瞬間過電壓，該保護電路包含至少一電晶體，該至少一電晶體之閘極耦合該訊號端，該至少一電晶體之源極接地，該保護電路之該至少一電晶體之汲極連接該功率反相器之該至少一電晶體之該源極。

在一實施例中，輸出級電路之該輸出級電路包含：至少一位準移相器，該至少一位準移相器之輸入端分別連接該訊號端與該系統電壓端，該至少一位準移相器之輸出端連接該功率反相器之一閘極。

在一實施例中，輸出級電路之該系統電壓端包含：一第一高壓端，該第一高壓端電性連接該功率反相器之一源極；一第二高壓端，經配置該第一高壓端之輸出電壓大於該第二高壓端之輸出電壓，該第一、二高壓端的該些輸出電壓係為正值；一第一低壓端，該第一低壓端電性連接該功率反相器之一源極；以及一第二低壓端，經配置該第一低壓端之輸出電壓小於該第二低壓端之輸出電壓，該第一、二低壓端的該些輸出電壓係為負值。

在一實施例中，訊號處理方法包括：根據該第一位準訊號，關閉耦接該P型電晶體的保護電路，開啟耦接該N型電晶體的保護電路；以及根據該第二位準訊號，關閉耦接該N型電晶體的該保護電路，開啟耦接該P型電晶體的該保護電路。

前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本申請案揭示內容之各方面。熟知此技藝之人士應理解可輕易使用本申請案揭示內容作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施方式具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本申請案揭示內容的精神與範圍，以及熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本申請案揭示內容之精神與範圍。