[go: up one dir, main page]

JP7686365B2 - 電子部品および機器 - Google Patents

電子部品および機器 Download PDF

Info

Publication number
JP7686365B2
JP7686365B2 JP2018217569A JP2018217569A JP7686365B2 JP 7686365 B2 JP7686365 B2 JP 7686365B2 JP 2018217569 A JP2018217569 A JP 2018217569A JP 2018217569 A JP2018217569 A JP 2018217569A JP 7686365 B2 JP7686365 B2 JP 7686365B2
Authority
JP
Japan
Prior art keywords
wiring board
substrate
electronic component
component according
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018217569A
Other languages
English (en)
Other versions
JP2020088066A (ja
Inventor
秀将 大重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018217569A priority Critical patent/JP7686365B2/ja
Priority to US16/683,919 priority patent/US11348888B2/en
Publication of JP2020088066A publication Critical patent/JP2020088066A/ja
Application granted granted Critical
Publication of JP7686365B2 publication Critical patent/JP7686365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H10W72/90
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • H10P50/642
    • H10W70/05
    • H10W70/60
    • H10W70/65
    • H10W70/652
    • H10W70/655
    • H10W70/688
    • H10W72/01215
    • H10W72/072
    • H10W72/07232
    • H10W72/073
    • H10W72/07332
    • H10W72/225
    • H10W72/241
    • H10W72/242
    • H10W72/244
    • H10W72/252
    • H10W72/253
    • H10W72/29
    • H10W72/922
    • H10W72/952
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子デバイスと配線板とを備える電子部品に関する。
電子デバイスを備えた電子部品は、基板を有する電子デバイスと、プリント配線板などの配線板と、を備える。配線板の少なくとも一部は基板に重なるように配置される。
特許文献1には、基板に構成された感光領域と、基板外部との電気的接続手段が含まれる接続領域とからなる半導体イメージセンサが開示されている。接続領域にある基板の一部の厚さを、感光領域にある基板の一部の厚さよりも小さくすることで、半導体イメージセンサを低背化するとしている。
特開2010-050260号公報
特許文献1では、基板の厚さを領域ごとで異ならせることによる低背化の効果は、接続端子(10)の高さに相当する程度に過ぎず、電子部品の小型化が十分でない。
本発明は、電子部品の小型化に有利な技術を提供することを目的とする。
本発明の一実施形態に係る発明は、半導体素子が接して設けられている第1面と、前記第1面の反対側の面である第2面と、前記第1面と前記第2面との間に端面と、を有する基板と、
前記基板に電気的に接続されている配線板と、
を有する電子部品であって、
前記基板は、前記第1面と前記第2面との間の距離を厚さとする第1の部分と、前記第1の部分よりも前記第1面に垂直な方向における厚さが薄い第2の部分と、を有し、前記配線板の少なくとも一部が、前記第1面に垂直な方向における、前記第1の部分の前記第1面と前記第2面との間に位置し、前記配線板の上面は、前記第2の部分において前記第2面と対面し、前記第1の部分において対面せず、前記配線板は、前記第2の部分の前記第2面において、前記基板に電気的に接続されており、前記配線板は、前記第1の部分における、前記基板の前記第2面よりも、前記第1面に垂直な方向における外側に突出していることを特徴とする電子部品を提供する。
本発明によれば、電子部品の小型化に有利な技術を提供することができる。
電子部品を説明する図。 電子部品の製造方法を説明する図。 電子部品の製造方法を説明する図。 電子部品の製造方法を説明する図。 電子部品を説明する図。 機器を説明する図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そして、共通する構成を断りなく複数の図面を相互に参照して説明する場合がる。また、共通の符号を付した構成については説明を省略する場合がある。
図1を用いて、電子部品の実施形態について説明する。図1(a)は第1実施形態における電子部品300の断面模式図である。図1(b)は第2実施形態における電子部品300の断面模式図である。図1(c)は第3実施形態における電子部品300の断面模式図である。
電子部品300は、基板10を有する電子デバイス100と、配線板200とを備える。配線板200は、電子デバイス100へ電気的に接続された導電体部201および導電体部201を支持する絶縁体部202を有する。電子デバイス100は例えばCMOSイメージセンサやCCDイメージセンサのような撮像デバイスであり、あるいは、電子デバイス100は例えば有機ELディスプレイや液晶ディスプレイのような表示デバイスである。
配線板200は、典型的にはプリント配線板であり、絶縁体部202としてのガラスエポキシ基板やコンポジット基板等のリジッド基板に、導電体部201としての配線パターンがプリントされたものである。あるいは、配線板200は、絶縁体部202としてのポリイミド等のフレキシブルフィルムに配線パターンが形成されたフレキシブル配線板である。配線板200は、フレキシブルフィルムとリジッド基板の複合体であるリジッドフレキシブル配線板であってもよい。配線板200は、電子デバイス100の外部から電子デバイス100に給電しうる。また、配線板200は、電子デバイス100の外部から電子デバイス100に信号を入力したり、電子デバイス100から電子デバイス100の外部に信号を出力したりする。
基板10は、中央領域111および周辺領域121を含む表面101と、中央領域112および周辺領域122を含む裏面102と、表面101と裏面102とを結ぶ端面103と、を有する。基板10は、中央領域111と中央領域112の間に位置する厚板部分11と、周辺領域121と周辺領域122との間に位置する薄板部分12と、を有する。薄板部分12の厚さは、厚板部分11の厚さよりも小さい。
中央領域111に半導体素子20が配されている。電子デバイス100は、表面101の上に設けられた配線構造を有する。配線構造は絶縁膜30と配線群40とを含む。図示しない他の形態では、中央領域112に半導体素子が配され、電子デバイス100は、裏面102の上に設けられた配線構造を有する。
第1実施形態(図1(a))では、基板10の表面101の周辺領域121を中央領域111に対して窪ませており、それにより凹部50を形成している。第1実施形態における凹部50は、中央領域111を含む仮想的な平面と、基板10の表面101の周辺領域121と、に挟まれた空間である。
第2実施形態(図1(b))および第3実施形態(図1(c))では、基板10の裏面102の周辺領域122を中央領域112に対して窪ませており、それにより凹部50を形成している。第2、3実施形態における凹部50は、中央領域112を含む仮想的な平面と、基板10の裏面102の周辺領域122と、に挟まれた空間である。
配線板200の絶縁体部202が、凹部50の中に位置している。つまり、配線板200の絶縁体部202が、中央領域111と中央領域112との間に位置する仮想的な平面131と薄板部分12との間に位置する。配線板200の厚さを凹部50によって吸収できるため、基板10と配線板200との重なりによる電子部品300の厚さの増加を抑制できる。
第1実施形態(図1(a))では、平面131は表面101の中央領域111の近傍に設定されている。そのため、第1実施形態では、平面131と中央領域111との間の距離は、中央領域111と中央領域112の間の距離(厚板部分11の厚さ)よりも大きい。
第2実施形態(図1(b))および第3実施形態(図1(c))では、平面131は裏面102の中央領域112の近傍に設定されている。そのため、第2、第3実施形態では、平面131と中央領域112との間の距離は、中央領域111と中央領域112の間の距離(厚板部分11の厚さ)よりも大きい。
厚板部分11と薄板部分12の厚さの差が、配線板200のうちの平面131に垂直な方向において薄板部分12に重なる部分の厚さの半分以上であることが好ましい。厚板部分11と薄板部分12の厚さの差が、配線板200のうちの平面131に垂直な方向において薄板部分12に重なる部分の厚さよりも大きいことがより好ましい。このようにすることで、配線板200が周辺領域121あるいは周辺領域122に対して、突出することなく、あるいは、配線板200の突出量を極力小さくして、配線板200を配置することができる。
第1~3実施形態では、配線板200が、平面131に平行な方向において、基板10の端面103に対して、厚板部分11とは反対側へ延出している。つまり、平面視において、配線板200は基板10の端面103の外側に延在する。図示しない他の実施形態では、配線板200が、基板10の端面103の外側に延在せず、端面103の内側のみに留まりうる。
第1~3実施形態では、薄板部分12は端面103の少なくとも一部(図1(a)における右端部)と厚板部分11との間に位置する。そして、基板10は、厚板部分11と端面103のこの一部(図1(a)における右端部)との間において、厚板部分11との厚さ以上である部分を有しない。換言すると、基板10は、端面103まで薄板部分12で構成されている。さらに換言すると、第1実施形態における凹部50は、中央領域111を含む仮想的な平面と、基板10の表面101の周辺領域121と、端面103を含む仮想的な平面133と、に囲まれた空間である。第2,3実施形態における凹部50は、中央領域112を含む仮想的な平面と、基板10の裏面102の周辺領域122と、端面103を含む仮想的な平面133と、に囲まれた空間である。
第1~3実施形態では、配線板200が、平面131に垂直な方向において、厚板部分11に重ならない。そのため、電子部品300として、厚板部分11の厚さと配線板200の厚さの和以上の厚さになっている部分が存在しない。上述のように、配線板200を端面103の外側に延出させることで、厚板部分11に重ならせる必要性がなくなる。図示しない他の実施形態では、配線板200が、平面131に垂直な方向において、厚板部分11に重なりうる。電子部品300として、厚板部分11の厚さと配線板200の厚さの和以上の厚さを有する部分は極力少ないことが好ましい。配線板200のうちの厚板部分11に重なる部分の幅は、配線板200のうちの薄板部分12に重なる部分の幅よりも小さいことが好ましい。
第1~3実施形態では、中央領域111と中央領域112との間を厚板部分11とし、周辺領域121と周辺領域122との間を薄板部分12にした。図示しない他の実施形態として、中央領域111と中央領域112との間を薄板部分11とし、周辺領域121と周辺領域122との間を厚板部分12にしてもよい。そして、薄板部分11の上に形成された凹部50に配線板200の絶縁体部202を配置してもよい。
第1実施形態における電子デバイス100は、中央領域111の上から周辺領域122の上に渡って配置された導電層42を含む。配線層42は、配線板200と接続される端子60を含む。薄板部分12と配線板200との間には、配線板200の導電体部201へ電気的に接続された端子60が位置している。端子60はアルミニウム等の金属パターンで構成される。
配線板200の導電体部201は、配線板200と端子60との間に配置された導電部材150を介して電子デバイス100に接合されている。導電部材150は例えば異方性導電膜(Anisotropic Conductive Film、ACF)または金属バンプである。なお、金属バンプの材料は半田バンプ(半田ボール)などの合金であってもよい。
第2実施形態における電子デバイス100は、表面101の上と、端面103の上と、裏面102の上と、に渡って配置された配線45を含む。薄板部分12と配線板200との間には、配線板200の導電体部201へ電気的に接続された端子60が位置している。端子60は配線45の一部である。
第3実施形態における電子デバイス100は、薄板部分12を貫通する銅等からなる貫通ビア70を含む。貫通ビア70が端子60を構成し、貫通ビア70が配線板200の導電体部201へ電気的に接続される。
第1実施形態にかかる電子部品300について、さらに説明する。図1(a)に示すように、電子部品300は、基板10、半導体素子20、絶縁膜30、配線群40、端子60からなる電子デバイス100、導電部材150及び配線板200を備える。基板10は、表面101側において、半導体素子20が設けられる厚板部分11と、端子60が設けられる薄板部分12で構成される。基板10の薄板部分12上には凹部50が設けられており、凹部50は基板10の端面まで延伸形成される。また凹部50の底面において配線群40上の絶縁膜30が開口された端子60が配されている。端子60の上に導電部材150が設けられており、導電部材150を介して配線板200が電子デバイス100に接合されることで電子部品300が構成される。第1実施形態による電子部品300では、配線板200の接合面が基板10の凹部50の内側に配される。言い換えれば配線板200の少なくとも一部が基板10の凹部50内に位置する。基板10は、例えばシリコンなどの半導体基板、または、ガラス等の絶縁体基板であり、半導体素子20は半導体基板としての基板10の中、または、絶縁体基板としての基板10の上に配置される。トランジスタ、フォトダイオード、発光ダイオード等の半導体素子、撮像素子、発光素子、液晶等の表示素子である。絶縁膜30は、半導体素子20及び基板10の上に配され、例えば酸化シリコンや窒化シリコン等の絶縁性の材料で構成されうる。配線群40は、絶縁膜30の中に配されており、典型的には複数の導電層及び複数の導電層の間のビアで構成されうる。配線群40は、例えば銅やアルミニウム等の金属で構成され、ビアは、例えばタングステン等の金属で構成されており、半導体素子20と配線群40とを電気的に接続する。また、ここでは不図示とするが、金属が基板10中に拡散しないように、チタンやタンタル、それらの窒化物等で構成されたバリアメタルが用いられてもよい。導電部材150は、Sn-Ag等のはんだバンプ、金バンプ、銅バンプ等の金属材料や、導電性ペーストや異方性導電フィルム等の金属・有機複合材料が用いられうる。配線板200は、ガラスエポキシ基材や低温同時焼成セラミックス基材に配線パターンが形成されたリジッド基板と、ポリイミド基材やポリエステル基材に配線パターンが形成されたフレキシブル基板があり、どちらも用いられうる。フレキシブル基板は自由に折り曲げることができるため、多くの部品が組み込まれる小型の装置に使用される電子部品には好適である。さらにフレキシブル基板のほうがリジッド基板よりも厚さが薄く、電子部品の低背化の観点からもフレキシブル基板を用いるのが好ましい。図示はしないが、接合部の水分による腐食防止の観点から、電子デバイス100の凹部50と配線板200及び導電部材150の隙間を充填するように樹脂部材を設けるのが好ましい。樹脂部材は、一般的にアンダーフィル材として用いられているエポキシ樹脂、ウレタン樹脂、アクリル樹脂等を用いることができる。ここで、本発明の電子部品の特徴である電子デバイス100の薄板部分12上に設けられる凹部50について詳述する。凹部50の深さとしては、配線板200と導電部材150の厚さ合計の半分以上あれば低背化の点では十分である。例えば、配線板200として厚さ100μmのフレキシブル基板を用い、導電部材150として接合後の厚さ6μmの異方性導電フィルム(ACF)を用いる場合、深さ53μm以上の凹部50を形成すればよい。このようにすれば、基板10を含む電子部品300の厚さを53μm以上、薄型化することができる。さらに好適なのは、配線板200と導電部材150の合計厚さ106μm以上とすることである。凹部50の深さを配線板200と導電部材150の合計厚さ以上に設定することで、配線板200が電子デバイス100から突出しない構造とすることができる。そのため、電子部品300の厚さを基板10の厚さで制御でき、十分に低背化することが可能となる。
次に、第1実施形態による電子部品の製造方法について図2を用いて説明する。図2は、第1実施形態による電子部品の製造方法を示す工程断面図である。なお、基板の製造には、公知の半導体製造プロセスを用いることができる。また、ここでは説明を省略するが、各工程の間には、熱処理や洗浄処理等が必要に応じてなされうる。
まず、図2(a)の工程では、シリコンやガラス等からなる基板10を準備し、基板10の表面101(表面側)にトランジスタ、フォトダイオード、発光ダイオード等の半導体素子20が形成される。基板10には、STI(Shallow Trench Isolation)等の素子分離部(不図示)が適宜形成される。半導体素子20は、素子分離部により確定される素子部に形成され、素子分離部によって隣接する半導体素子から電気的に分離されうる。本実施例では基板10として厚さ725μmのシリコンを用い、基板上に複数の半導体素子を形成する。
図2(b)の工程では、半導体素子20が形成された基板10の表面101上に、絶縁層31が形成される。絶縁層31としては、酸化シリコン、窒化シリコン、酸窒化シリコン、炭化シリコン等からなる絶縁層が用いられる。絶縁層31の上には導電層41が形成され、導電層41と半導体素子20とはコンタクトプラグ(不図示)により電気的に接続される。コンタクトプラグはタングステン等の導電部材で形成されうる。導電層41はアルミニウム、銅等が用いられる。
図2(c)の工程では、基板10の表面101には、薄板部分12の上に凹部50が形成される。まず基板10の中央領域を覆い基板10の周辺領域が開口したレジストマスク(不図示)を形成し、次いでフッ酸、硝酸の混合液であるフッ硝酸によるウェットエッチングを行うことで深さ120μmの凹部50を形成する。ウェットエッチングで凹部を形成することで、凹部の端部をテーパー形状にすることができ、後述の工程で形成される配線部が凹部の段差で断線するのを抑制することが可能となる。またウェットエッチングのほうがエッチングレートが早く、短時間で凹部を加工できるというメリットもある。エッチング後にレジストマスクをアッシングにより除去する。
図2(d)の工程では、絶縁層31、導電層41及び凹部の上に絶縁層32が形成される。絶縁層32としては絶縁層31と同様の材料を用いることができる。
図2(e)の工程では、絶縁層32に第1導電層41と接続されるスルーホールTHが形成され、次いでスルーホールTH及び絶縁層32の上に第2導電層42が形成される。第2導電層42はスルーホールTHにより第1導電層41と電気的に接続されており、凹部50の外側の領域から凹部50の底面まで延伸形成される。第2導電層42としては、第1導電層41と同様の金属材料を用いることができる。
図2(f)の工程では、少なくとも導電層42の上を覆うように絶縁層33が形成される。凹部50の底面の所定の領域における絶縁層33を除去し導電層42を露出することで、端子60が形成される。絶縁層33としては絶縁層31、絶縁層32と同様の絶縁材料を用いることができる。例えば、絶縁層33として酸化シリコンを用いる場合には、CF4/O2/Arガス系によるRIE(Reactive Ion Etching)により絶縁層33を開口し、端子60を形成することができる。この後、バックグラインドにより基板10の凹部以外の部分の厚さが400μm(凹部における厚さは280μm)となるまで薄化する(不図示)。基板自体が薄くなるため基板を含む電子部品の低背化も可能となる。なお、この薄化は、図2(a)~(e)のいずれの工程にて行うことも可能であるが、薄化する基板はハンドリングが難しくなるため、本実施例では本工程にて薄化処理を行った。
図2(g)の工程では、端子60上に導電部材150が形成される。導電部材150としては、金バンプ、Sn-Ag等のはんだバンプ、銅バンプ、導電性樹脂、異方性導電フィルム等を用いることができるが、本実施例では、含有する導電粒子の粒子径が6μmである異方性導電フィルムを用いた。
図2(h)の工程では、配線板200が導電部材150を介して電子デバイス100に接合される。配線板200としてはガラスエポキシ等の基材を用いたリジッド配線板やポリイミド等の基材を用いたフレキシブル配線板を任意に用いることができる。本実施例では配線板200として厚さ100μmのフレキシブル配線板を用いている。デバイス100の端子60とフレキシブル基板に設けられた導電体部201との間に、導電部材150として異方性導電フィルムを挟みこみ200℃で10秒間熱圧着することで基板間を電気的に接合する。この後、基板間の接合界面にエポキシ樹脂からなるアンダーフィル材を形成する(不図示)。さらに必要に応じて、凹部50における配線板上に補強のための樹脂部材を設けてもよい。
前述のように本実施例では、薄板部分12の上に深さ120μmの凹部50が形成されており、配線板の厚さが100μm、導電部材の厚さが6μmであるため、配線板は凹部50に収納され配線板200が基板10から突出しない構造を形成することができる。
以上のようにして、第1実施形態の電子部品の製造が完了する。本発明に係る電子部品の第1の構造を用いることで、電子部品が低背化し、結果として電子部品が組み込まれる装置の小型化が可能となる。
第2実施形態にかかる電子部品300について、さらに説明する。第1実施形態の電子部品300との違いは、電子デバイス100に設けられる凹部50が、電子デバイス100の素子形成面(表面101とする)と反対の面(裏面102とする)である点である。配線群40の配線45が電子デバイス100の端部側面を介して裏面102の凹部50まで延伸し、電子デバイス100の裏面102凹部にて導電部材150を介して配線板200と接合されている。第2実施形態による電子部品300の特徴は、第1実施形態と同様に配線板200における接合面(図3のA)が基板の凹部50の内側に配されることである。言い換えれば配線板200の少なくとも一部が基板10の凹部50内に位置する。電子デバイス100を構成する基板10や半導体素子20、絶縁膜30、配線群40、端子60や、導電部材150、配線板200については第1実施形態と同様のものを用いることができる。配線群40と基板10との間の絶縁性を確保するために、基板10の端部側面にも絶縁膜30が配される。ここでは不図示だが、基板10の端部側面における配線部の外側側面を絶縁材料で被覆することで、配線部の断線や短絡を抑制でき好適である。凹部50の深さについては、第1実施形態による電子部品と同様に設定することができる。
次に、第2実施形態による電子部品の製造方法について図3を用いて説明する。図3は、第2実施形態による電子部品の製造方法を示す工程断面図である。
図3(a)の工程では、図2に示す第1実施形態による電子部品300の製造方法と同様にして、基板10の上に半導体素子20、絶縁層31、導電層41が形成され、さらに導電層41の上に絶縁層32が形成される。本実施形態でも基板10として厚さ725μmのシリコンを用いた。絶縁層32としては絶縁層31と同様の材料を用いることができる。
図3(b)の工程では、基板10の端面を含む領域にトレンチ55が形成される。トレンチ55は、まず基板10の表面101上の絶縁層31及び絶縁層32をドライエッチングにより除去し、次いで絶縁層31及び絶縁層32をマスクとして、ボッシュ法を用いて基板10の内部途中まで垂直にビアを形成する。本実施例ではトレンチ55の深さを200μmとする。
図3(c)の工程では、絶縁層32上及びトレンチ55の内側面を被覆するように絶縁層33が形成され、次いで全面エッチバックすることで、トレンチ55の底面の絶縁層33を除去する。絶縁層33としては絶縁層31と同様の材料を用いることができる。絶縁層32には第1導電層41と接続されるスルーホールTHが形成され、次いでスルーホールTH及び絶縁層32の上に導電層42が形成されて第1配線層と第2配線層が電気的に接続される。また導電層42は、トレンチ55の内側面にも形成される。導電層42として、本実施例では銅を用い、銅シード層を500nmの厚さでスパッタリングにより形成し、その後電解メッキ法によりトレンチ55側面における厚さが4μmとなるまで堆積させた。この後、バックグラインドにより基板10の厚さが400μmとなるまで薄化する(不図示)。基板10の薄化処理を行うことで、後述の凹部50形成において、トレンチ55内に設けられた第2配線を露出させるために必要な凹部50の深さを浅くすることが可能となる。また基板10自体が薄くなるため基板10を含む電子部品300の低背化も可能となる。
図3(d)の工程では、基板10の裏面102側から凹部50が形成される。凹部は第1実施形態と同様の方法で形成することができる。ここでは深さ200μmの凹部50を形成することで、前述のトレンチ55内に設けられた導電層42が露出する。
図3(e)の工程では、少なくとも凹部50における導電層42の露出領域に導電層43を形成する。第3配線部は導電層41と同様の材料を用いることができる。次いで少なくとも導電層43を覆う絶縁層34が形成され、所定の領域における絶縁層34を除去し導電層43を露出することで、端子60が形成される。
図3(f)の工程では、図2に示す第1実施形態による電子部品の製造方法と同様にして、配線板200が導電部材150を介して電子デバイス100に接合されることで本発明の第2実施形態の電子部品の製造が完了する。
本実施形態では、配線板との接合を基板の裏面で行うため、基板の表面101における厚板部分11を広く配置することが可能となり、基板の面積を縮小することができる。本発明に係る電子部品の第2の構造を用いることで、電子部品が低背化し、結果として電子部品が組み込まれる装置の小型化が可能となる。
第3実施形態にかかる電子部品300について、さらに説明する。第3実施形態の第1,2実施形態との違いは、電子デバイス100に基板10を貫通するように貫通ビア70が設けられている点である。凹部50は、第2実施形態と同様に電子デバイス100の裏面102側に設けられており、凹部50底面から電子デバイス100の表面101に設けられた配線群40まで貫通ビア70が延伸配置される。貫通ビア70には、銅や金等の導電部材が埋め込まれており、基板10と貫通ビア70との界面には絶縁性を確保するために絶縁膜30が設けられる。本発明の第3実施形態による電子部品の特徴も、第1、第2実施形態と同様に、配線板200における接合面(図5のA)が基板の凹部50の内側に配されることである。言い換えれば配線板の少なくとも一部が基板の凹部内に位置する。電子デバイス100を構成する基板10や半導体素子20、絶縁膜30、配線群40、端子60や、導電部材150、配線板200については第1乃至第2実施形態と同様のものを用いることができる。凹部の深さについては、第1実施形態で述べたのと同様に設定することができる。
次に、第3実施形態による電子部品の製造方法について図4を用いて説明する。図4は、第3実施形態による電子部品の製造方法を示す工程断面図である。
図4(a)に示す工程では、第1実施形態による電子部品の製造方法と同様にして、基板10の上に半導体素子20、絶縁層31、導電層41が形成される()。本実施例でも基板10として厚さ725μmのシリコンを用いた。導電層41形成後、バックグラインドにより基板10の厚さが400μmとなるまで薄化する(不図示)。基板の薄化処理を行うことで、後述の貫通ビア形成工程において、基板を貫通するのに必要なビア深さを浅くすることが可能となる。また基板自体が薄くなるため基板を含む電子部品の低背化も可能となる。
図4(b)の工程では、基板10の裏面102側から凹部50が形成される。凹部の深さは200μmとする。凹部は第1実施形態と同様の方法で形成することができる。
図4(c)の工程では、凹部50の底面から、基板10を貫通し、基板10の表面101に形成された導電層41まで延伸する貫通ビアVIAが形成される。基板10としてシリコンを用い、絶縁層31として酸化シリコンを用いた場合、まず基板部分をボッシュ法により垂直に加工する。さらに、絶縁層31をRIE(Reactive Ion Etching)により開口することで導電層41まで延伸した貫通ビアが形成される。次いで貫通ビアVIAの内側面に絶縁層32が形成されるが、全面エッチバックを行うことで、貫通ビアVIAの底面のみ絶縁層32を除去し、導電層41を露出する。
図4(d)の工程では、貫通ビアVIAの内部に導電部材を形成することで貫通ビア70が形成される。具体的には、貫通ビアの内側面に、銅シード層を500nmの厚さでスパッタリングにより形成し、その後電解メッキ法により貫通ビアを充填するように銅を形成する。
図4(e)の工程では、図3(f)に示す第2実施形態による電子部品の製造方法と同様にして、貫通ビア70を被覆するように絶縁層33を形成した後に所定の領域を開口し貫通ビアを露出することで、端子60が形成される。
図4(f)の工程では、図2(g)~図2(h)に示す第1実施形態による電子部品の製造方法と同様にして、配線板200が導電部材150を介して電子デバイス100に接合されることで本発明の第3実施形態の電子部品の製造が完了する。
本実施形態では、第2実施形態と同様に配線板との接合を基板の裏面で行うため、基板の表面101における厚板部分11を広く配置することが可能となり、基板の面積を縮小することができる。第3の構造を用いることで、電子部品が低背化し、結果として電子部品が組み込まれる装置の小型化が可能となる。
図5(a)は第4実施形態における電子部品300の断面模式図である。図5(b)は第5実施形態における電子部品300の断面模式図である。
第4実施形態、第5実施形態の電子部品300は、平面131に垂直な方向において厚板部分11に重なるカバー部材81を備える。さらに、電子部品300は、カバー部材81と電子デバイス100との間に配されカバー部材81と電子デバイス100とを接合する接合部材82と、を備える。
第4実施形態では、配線板200と基板10との間に補強用の樹脂部材90が配されている。これにより、配線板200の接合強度を高めることができる。第4実施形態の電子部品300の他の点は、第1実施形態と同様であり、第4実施形態と第1実施形態の違いを、第2、3、5実施形態に適用してもよい。
第5実施形態では、平面131に垂直な方向において、カバー部材81および接合部材82が薄板部分12に重なる。これにより、配線板200の薄板部分を補強することができる。第5実施形態の電子部品300の他の点は、第3実施形態と同様であり、第5実施形態と第3実施形態の違いを、第1、2、4実施形態に適用してもよい。
図6は、上述したいずれかの実施形態にかかる電子部品300を適用した、機器500の実施形態を示す模式図である。機器500は、カメラやディスプレイ、携帯情報端末などの電子機器であり、車両や船舶、飛行機、人工衛星のような輸送機器、内視鏡や放射線診断装置のような医療機器、分析機器などでもよい。電子部品300は、撮像機能および/または表示機能を有する機器500に好適である。
機器500は、集積回路部品等が実装された回路部品400を備えている。撮像デバイス110および配線板210を備える撮像部品310の配線板210が回路部品400に接続されている。表示デバイス120および配線板220を有する表示部品320の配線板220が回路部品400に接続されている。撮像部品310が上述した電子部品300であってよく、その場合には、撮像デバイス110が上述した電子デバイス100に、配線板210が上述した配線板200に対応する。表示部品320が上述した電子部品300であってよく、その場合には、表示デバイス120が上述した電子デバイス100に、配線板220が上述した配線板200に対応する。表示デバイス120は電子ビューファインダーを構成してもよい。機器500は撮像デバイス110に結像するレンズ410が着脱可能となっている。機器500としてのカメラはレフレックス方式でもよいし、ノンレフレックス方式でもよい。
基板10に配線板200が導電部材150を介して接合された電子部品300としての厚さは、各部材を上下方向に積層した場合、各部材の厚さの合計となる。基板10を含む電子部品300は、機器500に組み込まれて使用されるものであり、電子部品300の小型化が必要である。導電部材150の分だけ基板10の厚さを小さくしても、基板10や配線板200と比べて導電部材150の厚さの比率は微少である。しかし、配線板200の絶縁体部202を凹部50に配置するような凹部50を設けることで、小型化された電子部品を提供することができ、機器500の小型化あるいは部品の高密度化が可能となる。
10 基板
11 厚板部分
12 薄板部分
111、121 中央領域
101 表面
102 裏面
103 端面
100 電子デバイス
210 導電体部
220 絶縁体部
200 配線板
300 電子部品
131、132 仮想的な平面

Claims (16)

  1. 半導体素子が直接配された第1面と、前記第1面の反対側の面である第2面と、前記第1面と前記第2面との間に端面と、を有する基板と、
    前記基板に電気的に接続されている配線板と、
    を有する電子部品であって、
    前記基板は、前記第1面と前記第2面との間の距離を厚さとする第1の部分と、前記第1の部分よりも前記第1面に垂直な方向における厚さが薄い第2の部分と、を有し、
    前記配線板の少なくとも一部が、前記第1面に垂直な方向における、前記第1の部分の前記第1面と前記第2面との間に位置し、
    前記配線板の上面は、前記第2の部分において前記第2面と対面し、前記第1の部分において対面せず、
    前記配線板は、前記第2の部分の前記第2面において、前記基板に電気的に接続されており、
    前記配線板は、前記第1の部分における、前記基板の前記第2面よりも、前記第1面に垂直な方向における外側に突出していることを特徴とする電子部品。
  2. 前記第1の部分と前記第2の部分の厚さの差が、前記配線板のうちの前記第1面に垂直な方向において前記第2の部分に重なる部分の厚さの半分以上であることを特徴とする請求項1に記載の電子部品。
  3. 前記第1面に平行な方向において、前記配線板が前記基板の前記第1面と前記第2面とをつなぐ端面よりも外側に延出していることを特徴とする請求項1または2に記載の電子部品。
  4. 前記第1面に垂直な方向において、前記配線板が前記第1部分に重ならないことを特徴とする請求項1乃至3のいずれか1項に記載の電子部品。
  5. 前記配線板は、その上面に導電体部を有し、
    前記第2の部分と前記配線板との間には、前記配線板の前記導電体部へ電気的に接続された端子が配されていることを特徴とする請求項1乃至4のいずれか1項に記載の電子部品。
  6. 前記第1面、前記端面、前記第2面、に接する配線を含むことを特徴とする請求項3に記載の電子部品。
  7. 前記第2の部分を貫通する貫通ビアを備えることを特徴とする請求項1乃至のいずれか1項に記載の電子部品。
  8. 前記基板は半導体基板であることを特徴とする請求項1乃至7のいずれか1項に記載の電子部品。
  9. 前記配線板がフレキシブル配線板であることを特徴とする請求項1乃至8のいずれか1項に記載の電子部品。
  10. 前記配線板が異方性導電膜または金属バンプを介して前記基板に接合されていることを特徴とする請求項1乃至9のいずれか1項に記載の電子部品。
  11. 前記配線板と前記基板との間に樹脂部材が配されることを特徴とする請求項1乃至10のいずれか1項に記載の電子部品。
  12. 前記第1面に垂直な方向において前記第1の部分に重なるカバー部材と、前記カバー部材と前記基板との間に配され前記カバー部材と前記基板とを接合する接合部材と、を備える、請求項1乃至11のいずれか1項に記載の電子部品。
  13. 前記第1面に垂直な方向において前記カバー部材および前記接合部材が前記第2の部分に重なる請求項12に記載の電子部品。
  14. 撮像デバイスであることを特徴とする請求項1乃至13のいずれか1項に記載の電子部品。
  15. 表示デバイスであることを特徴とする請求項1乃至13のいずれか1項に記載の電子部品。
  16. 請求項1乃至13のいずれか1項に記載の電子部品と、
    前記配線板が接続された回路部品と、を備えることを特徴とする機器。
JP2018217569A 2018-11-20 2018-11-20 電子部品および機器 Active JP7686365B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018217569A JP7686365B2 (ja) 2018-11-20 2018-11-20 電子部品および機器
US16/683,919 US11348888B2 (en) 2018-11-20 2019-11-14 Electronic component and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018217569A JP7686365B2 (ja) 2018-11-20 2018-11-20 電子部品および機器

Publications (2)

Publication Number Publication Date
JP2020088066A JP2020088066A (ja) 2020-06-04
JP7686365B2 true JP7686365B2 (ja) 2025-06-02

Family

ID=70727947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018217569A Active JP7686365B2 (ja) 2018-11-20 2018-11-20 電子部品および機器

Country Status (2)

Country Link
US (1) US11348888B2 (ja)
JP (1) JP7686365B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022164048A (ja) * 2021-04-15 2022-10-27 キヤノン株式会社 半導体装置、表示装置、撮像装置、電子機器
WO2024181074A1 (ja) 2023-02-27 2024-09-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140248736A1 (en) 2012-09-10 2014-09-04 Optiz, Inc. Method Of Forming A Low Profile Image Sensor Package
US20150162366A1 (en) 2013-12-05 2015-06-11 Optiz, Inc. Sensor Package With Cooling Feature And Method Of Making Same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129505A (ja) 1991-10-16 1993-05-25 Dainippon Printing Co Ltd 電子回路素子搭載用リードフレーム
JPH05251619A (ja) 1991-11-05 1993-09-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置およびその製造方法
JPH08116016A (ja) 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
JP2972106B2 (ja) 1995-02-02 1999-11-08 松下電工株式会社 基板へのリードの接合方法
JP3462135B2 (ja) * 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
JP4227389B2 (ja) 2002-10-09 2009-02-18 浜松ホトニクス株式会社 撮像装置及びその製造方法
JP4373695B2 (ja) * 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
JP2005236127A (ja) 2004-02-20 2005-09-02 Renesas Technology Corp 半導体装置およびその製造方法
JP4464260B2 (ja) * 2004-11-24 2010-05-19 キヤノン株式会社 半導体装置、放射線撮像装置、及びその製造方法
JP2006217473A (ja) * 2005-02-07 2006-08-17 Fujinon Corp 固体撮像素子の取付構造とこれを用いたレンズ装置及び撮像装置
KR100691398B1 (ko) * 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR20070105723A (ko) * 2006-04-27 2007-10-31 삼성전기주식회사 카메라 모듈 패키지
JP5061579B2 (ja) * 2006-11-02 2012-10-31 凸版印刷株式会社 固体撮像装置及びその製造方法
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP5392458B2 (ja) * 2008-08-21 2014-01-22 株式会社ザイキューブ 半導体イメージセンサ
JP5774198B2 (ja) * 2012-03-21 2015-09-09 京セラ株式会社 入力装置、表示装置、電子機器、および携帯端末
JP2013213899A (ja) * 2012-04-02 2013-10-17 Seiko Epson Corp 電気光学装置及び電子機器
US9190443B2 (en) * 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
WO2014174931A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 電子部品、電子部品の製造方法、および、回路基板
US9142695B2 (en) * 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US20150189204A1 (en) * 2013-12-27 2015-07-02 Optiz, Inc. Semiconductor Device On Cover Substrate And Method Of Making Same
JP2015138746A (ja) * 2014-01-24 2015-07-30 ソニー株式会社 有機el素子、表示装置及び照明装置
CN105210183B (zh) * 2014-04-23 2018-06-12 京瓷株式会社 电子元件安装用基板以及电子装置
GB2525605B (en) * 2014-04-28 2018-10-24 Flexenable Ltd Method of bonding flexible printed circuits
US9666730B2 (en) * 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
KR102511413B1 (ko) * 2015-12-15 2023-03-16 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102572966B1 (ko) * 2016-11-30 2023-09-01 엘지디스플레이 주식회사 광학식 이미지 인식 센서 내장형 평판 표시장치
KR102361436B1 (ko) * 2017-06-13 2022-02-11 삼성디스플레이 주식회사 표시 장치
JP7054361B2 (ja) * 2018-04-10 2022-04-13 キヤノン株式会社 表示装置、及び、その製造方法
KR102653348B1 (ko) * 2018-10-12 2024-04-03 삼성전자주식회사 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140248736A1 (en) 2012-09-10 2014-09-04 Optiz, Inc. Method Of Forming A Low Profile Image Sensor Package
US20150162366A1 (en) 2013-12-05 2015-06-11 Optiz, Inc. Sensor Package With Cooling Feature And Method Of Making Same

Also Published As

Publication number Publication date
JP2020088066A (ja) 2020-06-04
US11348888B2 (en) 2022-05-31
US20200161262A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
CN101937894B (zh) 具有贯通电极的半导体器件及其制造方法
JP4139803B2 (ja) 半導体装置の製造方法
CN104054164B (zh) 半导体装置及其制造方法
US7973397B2 (en) Package substrate having embedded semiconductor chip and fabrication method thereof
CA2536799C (en) Semiconductor package and method of manufacturing the same
EP2647046B1 (en) Stacked microelectronic assembly having interposer connecting active chips
US20090050996A1 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP6140965B2 (ja) 半導体装置およびその製造方法
JP2009158863A (ja) 半導体パッケージ及びカメラモジュール
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
TW201104847A (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
JP7686365B2 (ja) 電子部品および機器
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP4304905B2 (ja) 半導体装置の製造方法
JP4059072B2 (ja) バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器
CN108573988B (zh) 电子部件和装备
JP6385515B2 (ja) 半導体装置およびその製造方法
JP2007158078A (ja) 半導体装置とその製造方法
JP6905040B2 (ja) 半導体デバイスの製造方法
JP4175241B2 (ja) 半導体装置の製造方法
JP2005167134A (ja) 基板の研削方法、半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2004296896A (ja) 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP2004253528A (ja) 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240226

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250521

R150 Certificate of patent or registration of utility model

Ref document number: 7686365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150