[go: up one dir, main page]

TWI591735B - 併入電氣及光學連接之半導體晶圓結合 - Google Patents

併入電氣及光學連接之半導體晶圓結合 Download PDF

Info

Publication number
TWI591735B
TWI591735B TW101116546A TW101116546A TWI591735B TW I591735 B TWI591735 B TW I591735B TW 101116546 A TW101116546 A TW 101116546A TW 101116546 A TW101116546 A TW 101116546A TW I591735 B TWI591735 B TW I591735B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
electrical connections
photonic
bonding
Prior art date
Application number
TW101116546A
Other languages
English (en)
Other versions
TW201301410A (zh
Inventor
葛洛力 哈森Ｓ 艾爾
莊奇理
凱密希瓦 耶達維利
范謙
Original Assignee
傲思丹度科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 傲思丹度科技公司 filed Critical 傲思丹度科技公司
Publication of TW201301410A publication Critical patent/TW201301410A/zh
Application granted granted Critical
Publication of TWI591735B publication Critical patent/TWI591735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H10P14/20—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10P10/128—
    • H10W10/011—
    • H10W10/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

併入電氣及光學連接之半導體晶圓結合
本發明係關於結合半導體III-V族光子晶圓與CMOS電子晶圓以便實現固態光裝置，在該等固態光裝置中光信號及電氣信號在經結合晶圓之間傳送。
本申請案主張2011年5月10日提出申請之美國臨時專利申請案61/484,563號之權益。
3D-IC及固態光技術之到來使得整合由III-V族材料圖案化且結合至一CMOS控制電路之發光體或偵測器陣列(參見美國專利7,623,560號、7,767,479號及7,829,902號，以及G.Y.Fan等人之III-nitride micro-emitter arrays：development and applications，J.Phys D：Appl.Phys.41(2008)；Z.Gong等人之Efficient flip-chip InGaN micro-pixellated light-emitting diode arrays：promising candidates for micro-displays and colour conversion，J.Phys D：Appl.Phys.41(2008)；及H.Schneider等人之Dual band QWIP focal plane array for the second and third atmospheric windows,Infrared Physics & Technology,47(2005)53-58)成為可能。特定而言，3維積體電路(3D-IC)之最近發展使得整合包含相對高解析度發光體(參見美國專利7,623,560號、7,767,479號及7,829,902號，以及G.Y.Fan等人之III-nitride micro-emitter arrays：development and applications，J.Phys D：Appl.Phys.41(2008)；及Z.Gong等人之Efficient flip- chip InGaN micro-pixellated light-emitting diode arrays：promising candidates for micro-displays and colour conversion，J.Phys D：Appl.Phys.41(2008))或光偵測器(參見H.Schneider等人之Dual band QWIP focal plane array for the second and third atmospheric windows,Infrared Physics & Technology,47(2005)53-58)陣列(統稱作「光子」陣列)之多層光電子裝置成為可能。此趨勢之證據係G.Y.Fan等人之III-nitride micro-emitter arrays：development and applications,J.Phys D：Appl.Phys.41(2008)中所闡述之裝置，該等裝置係微-LED陣列裝置，其包含經被動驅動且使用線結合封裝於一PGA封裝中之III-V族化合物半導體層(諸如GaN)上經圖案化之單波長裝置像素。在G.Y.Fan等人中，使用III-V族發射體陣列與一個矽控制IC使用倒裝晶片結合之混合整合。製作單色8x8個、16x16個及64x64個像素之類似發光體陣列裝置且使用倒裝晶片結合將其與CMOS整合(參見G.Y.Fan等人之III-nitride micro-emitter arrays：development and applications,J.Phys D：Appl.Phys.41(2008)及Z.Gong等人之Efficient flip-chip InGaN micro-pixellated light-emitting diode arrays：promising candidates for micro-displays and colour conversion,J.Phys D：Appl.Phys.41(2008))。此等類型之微-發射體陣列裝置可使用倒裝晶片及線結合技術，此乃因其光子元件(像素)大小相對大(幾百微米)，這造成使得使用用於將III-V族發光陣列結合至控制CMOS之此等技術成為可能之低 電氣連接密度。
特別關注的是美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之極高像素密度發射性微顯示器裝置。此等類型之裝置通常係由一種類型之光子材料(諸如III-V族材料)形成且使用3D-IC技術整合至用於將電氣信號耦入及耦出光子陣列之一微電子電路陣列之一微尺寸固態發光元件陣列(參見美國專利7,623,560號、7,767,479號及7,829,902號，以及G.Y.Fan等人之III-nitride micro-emitter arrays：development and applications,J.Phys D：Appl.Phys.41(2008)；Z.Gong等人之Efficient flip-chip InGaN micro-pixellated light-emitting diode arrays：promising candidates for micro-displays and colour conversion,J.Phys D：Appl.Phys.41(2008)及H.Schneider等人之Dual band QWIP focal plane array for the second and third atmospheric windows,Infrared Physics & Technology,47(2005)53-58)。對於大多數此等類型之裝置而言，形成光子陣列元件之光子材料之晶圓通常使用晶圓結合技術(諸如M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004 and Q；Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999中所闡述之彼等技術)中之一或多者結合至一微電路陣列晶圓，其中電氣信號在經由諸如M.Alexe及U.Güsele之pp.177-184中所闡述之陣列使用電氣連接經結合之光子晶圓與電子晶圓之間傳送。 在此等類型之裝置之製作中所需要之晶圓結合界面表面將因此涉及將一電氣導通體陣列嵌入於光子晶圓與電子晶圓之間的結合界面表面內。此外，當光子陣列之元件及其相關聯之電子電路元件在大小上係微小尺寸(亦即，在大小上係幾微米，諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置之情形)時，跨越結合界面之連接導通體之密度可達到每平方釐米一百萬個以上連接導通體。
此等類型之裝置之晶圓結合亦將包括跨越亦包括連接導通體之剖面之晶圓結合界面表面達成黏合(結合)之構件。通常使用可跨越該等介面表面熔融之一中間層達成跨越該晶圓介面表面之大部分之結合。對於早先所提及之裝置類型而言，透過可在室溫(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)或高溫及壓力條件下(參見M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004以及Q.Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999)實現之跨越晶圓之結合界面熔融結合一高度拋光中間層達成晶圓結合。對於金屬連接而言，跨越結合表面之導通體至導通體固態擴散結合通常係由跨越剖面之導通體熔合達成，該熔合包括使用經結合晶圓之高溫退火，該高溫退火利用藉由經熔融之中間層及該退火之高溫達成之跨越該介面表面之結合力以形成跨越兩個晶圓之結合表面熔合電氣連接導通體所需要之 熱壓縮條件(參見美國專利7,622,324號以及M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004)。
美國專利7,623,560號、7,767,479號及7,829,902號闡述一發射性微顯示器裝置，其係由經圖案化之固態發光材料之多個層構成，該多個層結合成一堆疊且共同結合至一CMOS微電子電路陣列。經圖案化之固態發光材料之結合堆疊形成由一CMOS微電子電路層控制之多色發光像素之一陣列，經圖案化及經結合之固態發光材料之堆疊結合至該CMOS微電子電路層。諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置結構之實現需要光子晶圓至光子晶圓的結合以及基於矽(Si)之CMOS至光子晶圓的結合，該結合包括電氣信號以及光信號兩者跨越經結合之半導體晶圓之結合表面之傳送。未曾找到闡述併入電氣信號及光信號兩者跨越經結合之晶圓介面的傳送之用於結合半導體晶圓之方法之先前技術參考。
圖1A至圖1D係典型先前技術半導體晶圓結合技術之圖解說明，其包括直接熔融結合(圖1A)、對準熔融結合(圖1B)、共熔結合(圖1C)、苯并環丁烯(BCB)聚合物黏合劑結合(圖1D)。特別關注的是圖解說明先前技術(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號，以及M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004以及Q.Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999)中所闡述之跨越結合表面併入電氣連接導通體之晶圓之對準熔融結合之圖1B。在通常係基於矽(Si)之兩個晶圓之結合之前的此晶圓結合技術中，在具有充足特徵定義之每一晶圓內包括對準標記以達成兩個晶圓之小於連接導通體之直徑的10%之精確對準。在結合之前，使用化學機械結合(CMP)技術單獨平坦化兩個晶圓中之每一者。在該兩個晶圓之經平坦化表面上單獨沈積通常係介電材料(其通常係氧化矽(SiO2))之一中間結合層。然後通常使用一單個導電金屬(諸如鎳)在該兩個晶圓中之每一者之結合表面上形成連接金屬導通體柱。然後使用CMP拋光所形成之結合界面表面至小於半奈米之粗糙度內，進行表面活化且然後使用所併入之對準標記將該等晶圓對準以使其結合界面表面彼此面對且接觸。施加適當位準之壓力及高溫以跨越該兩個晶圓之結合表面增加結合力。依據結合界面表面上所達成之表面粗糙度，在此程序結尾處，沈積於該兩個晶圓中之每一者之表面上之介電中間層將跨越晶圓結合界面表面熔融在一起。然而，晶圓拋光及表面活化程序可致使連接導通體介面表面凹入於介電表面下方，這可造成跨越晶圓結合界面表面在相對導通體之間存在一空隙。連接導通體之間存在此等空隙可在結合晶圓之對應電路之間造成過量位準之電阻。為跨越連接導通體最小化電阻，使經結合晶圓在高溫時經受進一步退火以致使經對準導通體擴展且跨越結合界面熔合在一起。
先前技術結合程序之數個態樣(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)使得結合具有實質上類似熱膨脹特性之晶圓更有效，但結合具有不同熱膨脹特性之晶圓實質上不那麼有效，諸如由III-V族材料製成且可生長於諸如藍寶石之基板上之一晶圓需要結合至一Si晶圓時之情形。當欲結合之兩個晶圓之熱膨脹特性實質上不同時，在各別晶圓之結合中間層已熔融在一起之後的過量及延長的高溫退火(如美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號中所闡述)將終結經結合之晶圓且很可能將致使所達成之結合失效從而造成中間層之去結合。此意指先前技術結合方法(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)不大可能在具有實質上不類似熱膨脹特性之晶圓之結合時有效，諸如由III-V族材料製成之一晶圓需要結合至一Si晶圓時之情形，諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述。
晶圓之一般熔融結合(參見M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004以及Q.Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999)且特別係低溫熔融結合(參見Q.Y.Tong及U.Güsele，pp.49-101以及美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)需要欲結合之晶圓結合前平坦化至可跨越晶圓表面達到實質上小於一奈米均方根(RMS)之一高度 嚴謹位準。然而，由III-V族材料製成之晶圓在特性上可跨越晶圓表面具有實質上高於一微米之某一量之弓彎。此一過量位準之晶圓弓彎將使得利用美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號中所闡述之用於由III-V族材料製成之一晶圓至一Si晶圓(諸如美國專利7,623,560號、7,767,479號及7,829,902號以及H.Schneider等人之Dual band QWIP focal plane array for the second and third atmospheric windows,Infrared Physics & Technology,47(2005)53-58中所闡述之彼等晶圓)的結合之先前技術晶圓結合方法極困難(若並非實際上不可能)。
美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之發射性微顯示器(成像器)裝置表示發射性微顯示器之技術水平且將III-V族化合物半導體材料用作提供高亮度、功效、多色、長使用期限及高度可靠微顯示器之發射層，該等微顯示器具有用於包括成像、投影及醫療以及其他用途之各種應用之色純度。美國專利7,623,560號、7,767,479號及7,829,902號中之發射裝置係由使用3D-IC技術整合至由數位控制邏輯電路之一往復式陣列構成之一基於Si之CMOS上之固態發光像素之一大陣列(每平方釐米一百萬個以上)構成，依據電流注入條件該等固態發光像素係雷射二極體(LD)或係發光二極體(LED)。通常將使用大量數位控制微電路陣列藉以形成為覆蓋一CMOS晶圓之表面之個別晶粒之基於Si之標準CMOS技術來製造美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之成像 器裝置之數位控制微電路陣列。舉例而言，通常藉由依據欲發射之光之所需波長將與CMOS晶圓之晶粒對應之大量像素陣列圖案化至由III-V族化合物材料(諸如InGaN/藍寶石或AlGaInP/GaAs)製成之一晶圓之表面上來製造美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之成像器裝置之發射性像素陣列。通常將藉由對準結合充當一寄主晶圓(host wafer)之CMOS晶圓與經圖案化之III-V族晶圓以最終形成由覆蓋經結合晶圓對之表面的大量裝置晶粒構成之一晶圓堆疊來製造美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之成像器裝置。如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述，在藉由磊晶剝離(ELO)或雷射剝離(LLO)技術移除III-V族晶圓之生長基板之後，所得的III-V族晶圓/CMOS晶圓堆疊將成為寄主晶圓，一第二經圖案化III-V族晶圓及第三經圖案化III-V族晶圓相繼結合至該寄主晶圓上以最終形成結合於CMOS晶圓之頂部上之多個經圖案化之III-V族層之一堆疊。美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之最終多色成像器裝置將係由堆疊於CMOS控制邏輯陣列之頂部上之多個經圖案化(像素化)之III-V族層構成從而使得該裝置能夠在其相關聯之CMOS邏輯電路之控制下自每一像素發射具有多個波長之光之任一組合。
美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色成像器裝置之一與眾不同態樣在於其操作需要電氣信號自每一像素之CMOS邏輯電路耦合至多層堆疊之 個別固態發光層中之每一者。此外，對於欲自彼成像器裝置之頂部表面發射之多色光而言，光原本須自透過其上方的層堆疊而產生光之層耦合。如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述，在該堆疊之光產生層中之每一者內，光將透過跨越每一層分佈之大量垂直波導而傳播(耦合)。意指美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色成像器裝置除了需要電氣信號透過多層堆疊之個別發光層中之每一者耦合之外，亦將需要光透過多層堆疊之個別固態發光層以及其各別結合層中之每一者耦合。此要求將暗指用於美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色成像器裝置之製作中之光產生(光子)晶圓之結合將須併入用於電氣信號以及光信號兩者在將形成最終多層成像器裝置之經堆疊層之間的傳送之構件。未曾找到闡述併入結合多個晶圓之構件之晶圓結合之先前技術，該多個晶圓併入用於光信號在經結合之晶圓之間的傳送之構件。
如早先所闡釋，先前技術(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)中所闡述之併入電氣連接導通體之晶圓結合依賴於使用柱熔融結合高溫退火以便跨越經結合晶圓之結合表面熔合所併入之金屬連接導通體。為關閉每一晶圓結合表面處之連接導通體之表面之間主要由於導通體金屬及中間介電層對於結合前晶圓化學機械平坦化(CMP)及結合表面活化步驟之不均勻回應而形成之空隙，該等電氣連接導通體須含有足夠體積大小之 金屬以允許退火步驟之高溫時之金屬膨脹以填充於跨越該等晶圓之結合表面之飾面導通體之間所形成之空隙中。依據所形成之電氣導通體之幾何體，彼要求將指示連接導通體在高度上大於1.5微米且在直徑上大於3微米。當僅電氣信號需要跨越晶圓結合界面而傳送時，電氣連接導通體之此一高度將沒有關鍵影響。然而，當除電氣信號之外晶圓結合表面還需要傳送光時情況變得極為不同，此乃因連接導通體之過量高度將因此造成兩個晶圓之間的中間結合層之過量厚度，該過量厚度可造成在經結合晶圓(層)之間傳送之光的不期望衰減(透過吸收)，此尤其係由於兩個晶圓之間的結合之所得厚度使形成於該兩個晶圓中之每一者之結合側處之中間結合層之厚度加倍。因此併入其中電氣導通體之高度作為一設計參數之電氣連接導通體及因此結合中間層之厚度之先前技術晶圓結合(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)不計及由於中間結合層之所得厚度引起之正跨越晶圓結合表面而傳送之光信號之衰減之不利效應。
美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色成像器裝置之最重要優點之一在於其消除與用於典型顯示器中之現今空間光調節器相關聯之大部分低效率，從而使得自具有(10x10)微米或更小之一典型大小之一極小像素產生對顯示器觀察者來說係充足亮度之多色光成為可能。美國專利7,623,560號、7,767,479號、7,829,902號中所闡述之多色成像器裝置之製作之一重要態樣因此正 達成充足小的像素大小(像素間距~10微米或更小)，該充足小的像素大小將使得此裝置能夠成本效益地實現可用於大量應用中之一多色發射。轉化成晶圓結合要求，此位準之多色像素間距將需要晶圓結合連接導通體陣列具有每平方釐米4百萬個導通體或更高之範圍中之一密度；意指~5微米電氣連接導通體間距或更低。不存在闡述尤其併入用於跨越結合層在經結合之晶圓之間傳送光及電氣信號兩者的傳送之構件之以此極高連接密度之晶圓結合之方法之先前技術。
當電氣連接之密度遠低於106/cm2時(諸如由結合至另一電子CMOS晶圓之一電子CMOS晶圓構成之諸多3D-IC中之情形)，先前技術晶圓結合方法(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)中之電氣連接導通體之過量直徑將沒有關鍵影響。然而，當晶圓結合表面需要針對每一幾微米光學元件(像素)併入多個電氣導通體時(諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之成像器之情形)，過量電氣導通體直徑成為用於達成高密度光學元件(像素)間距之一決定因素。因此，其中電氣連接導通體之直徑及因此可達成之連接導通體密度作為一設計參數之先前技術晶圓結合方法(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號)不計及此一參數施加於像素間距上之限制，該像素間距可係在此等晶圓結合方法用於極高光學元件(像素)密度光電子裝置(諸如美國專利7,623,560號、 7,767,479號及7,829,902號中所闡述之彼等極高光學元件(像素)密度光電子裝置)之半導體晶圓之結合中時達成。
如早先所陳述，美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置需要超過4x106/cm2之電氣連接導通體密度。現存先前技術(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號以及M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004以及Q.Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999)之限制在於以此一細小導通體間距所形成之細小間距連接導通體中之金屬數量將不足以使用柱結合高溫退火關閉導通體之間的空隙，除非導通體高度及直徑以及因此中間結合層厚度實質上增加以變為實質上大於1.5微米，這將造成具有一相當高縱橫比(表達為導通體高度與其直徑之比)之連接導通體。如早先所闡述，對於光須跨越結合界面傳送時之情形而言，中間結合層厚度之此一增加將變得對於光信號在經結合晶圓之間的傳送甚至更有害。此外，當連接導通體縱橫比變得太高時，連接導通體在跨越晶圓結合表面熔融連接導通體所需要之高溫退火步驟期間之膨脹可造成沿連接導通體高度形成空隙，這最終對於達成在經結合層之間傳送電氣信號關鍵需要之低電阻有害。
為達成多色及極高像素密度能力，美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置係由多個基 於III-V族材料之光子層組成，每一所關注之原色波長一個，該多個經圖案化之基於III-V族材料之光子層彼此結合且結合至具有所需驅動電路之一Si CMOS晶圓。由於美國專利7,623,560號、7,767,479號及7,829,902號中所搜尋之極高像素密度及可高於4x106/cm2之所得的極高連接密度，因此諸如倒裝晶片、習用共熔結合及諸如此類之結合技術不是用以實現美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色發射性微顯示器裝置之一可行方法。此外，由於多個發光層至控制電路CMOS晶圓的堆疊，美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之發射性微顯示器裝置將需要在其組成結合層之間傳送電氣信號以及光兩者。先前技術結合方法(諸如美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號以及M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004以及Q.Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999中所闡述之彼等方法)主要適用於結合基於矽之晶圓且因此在用以結合不類似材料之晶圓(諸如通常使用III-V族材料製作之光子晶圓及通常使用基於矽(Si)之CMOS製作之控制電路晶圓)時經受嚴重不足。
將具有高密度及多功能能力之三維積體電路(3D-IC)視為半導體裝置技術之下一革命(參見國際半導體技術藍圖，www.itrs.net)。為達成3D-IC整合，最近研發了基於晶 片-晶片、晶片-晶圓或晶圓-晶圓結合方法之製作方案(參見美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號以及M.Alexe及U.Güsele之Wafer Bonding Applications and Technology,pp 327-415,Springer 2004以及Q.Y.Tong及U.Güsele之Semiconductor Wafer Bonding Science and Technology,pp 203-261,Wiley 1999)。在此等不同製作方案中，直接晶圓-晶圓結合達成最大通量，且因此達成減小之成本。用於3D-IC整合中之重要晶圓級結合技術係直接熔融結合(圖1A)、對準熔融結合(圖1B)、共熔結合(圖1C)及黏合結合(圖1D)(參見C-T.Ko等人之Wafer-level bonding/stacking technology for 3D integration,Microelectronics Reliability 50(2010)481-488)。此等晶圓結合技術中之每一者提供某些益處及挑戰性。在上文所識別之技術當中，對準熔融結合係用於製作美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置的一可行結合技術。直接熔融結合及對準熔融結合(圖1A及圖1B)利用在各別晶圓上之兩個介電層之間形成結合而允許晶圓-至-晶圓結合。先前技術美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號闡述基於矽之晶圓的對準熔融結合(主要係Si-Si或使用SiO2-SiO2結合形成)，該對準熔融結合僅併入連接電氣導通體以跨越經結合晶圓之結合界面傳送電氣信號。另外，可由此等晶圓結合技術達成之電氣連接密度限於實質上小於每平方釐米一百萬個電氣連接。在關於用於3D-IC整合之晶圓結合的 大量工作中(在C-T.Ko等人之Wafer-level bonding/stacking technology for 3D integration,Microelectronics Reliability 50(2010)481-488及美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號中引用各種參考文獻)，所闡述之晶圓結合技術中沒有一者適用於諸如美國專利7,623,560號、7,767,479號及7,829,902號中所構想之光電子裝置之整合，此乃因此等技術不包括跨越併入極高密度光子元件(像素)之一陣列之一光電子裝置之經結合層提供電氣信號及光信號兩者的傳送。
考慮到當前半導體晶圓結合方法在用於結合半導體光子III-V族晶圓與電子CMOS晶圓時之前文所提及缺點，尤其鑒於對基於固態光之顯示器之需求的增加克服此等劣勢必然具有一重要的商業價值。因此提供用於結合光子III-V族晶圓至電子CMOS晶圓之半導體方法係本發明之一目標，藉此晶圓結合界面併入用於電氣信號以及光學信號跨越結合界面之傳送的構件。該半導體晶圓結合方法將併入用以減輕對晶圓結合之有害效應的構件，該有害效應可係由III-V族材料與習用CMOS材料的熱膨脹不匹配造成。此外，該等半導體晶圓結合方法將併入用以克服電氣連接導通體之高度及直徑對使用晶圓結合所製作之半導體光電子裝置之效能的有限效應之構件。自參考隨附圖式繼續論述之本發明之一較佳實施例之下文詳細說明將顯而易見本發明之額外目標及優點。
本文藉助實例方式而非限定方式在隨附圖式之圖中圖解說明本發明，且在隨附圖式中相同參考編號指代類似元件。
在本發明之以下詳細說明中參考「一項實施例」、「一實施例」、「另一實施例」或「替代性實施例」意指與該等實施例一起闡述之一特定特徵、結構或特性包括於本發明之至少一項實施例中。此詳細說明中各個地方中出現之片語「在一項實施例中」未必均指代同一實施例。
亦如在本文中及以下申請專利範圍中所使用，措辭晶圓及半導體晶圓意指電路及/或電回應裝置及/或光學回應裝置之一重複矩陣(在晶粒上較佳地但並非大於2英吋)，且包括具有形成於可或可不是一半導體之一基板(一寄主基板(host substrate))上之磊晶層中(包括其上，反之亦然)之電路、電子回應裝置及/或光學回應裝置之磊晶層。本文中及申請專利範圍中所使用之措辭結合及結合性係與晶圓上之晶圓結合表面及/或電氣連接及/或光學連接之結合一起使用。對於包含形成於可或可不是一半導體之一寄主基板上之一磊晶層中之電路、電子回應裝置及/或光學回應裝置之晶圓而言，一寄主基板上之磊晶層及/或該磊晶層上之電氣連接及/或光學連接之結合包括至另一晶圓(堆疊)的此結合，該另一晶圓自身可係已在一寄主晶圓上但已與該寄主晶圓分離之一磊晶層。到與電氣連接或光學連接一起使用結合之程度，結合意指分別電氣連接及光學連接毗鄰晶圓以分別用於電氣信號及/或光學信號或資訊之傳送。 最後，光學性通常但並非一定指代在視覺上可察覺之光。而且相對於電氣信號所使用之(若干)字碼信號包括電力。
本文闡述用於結合III-V族半導體晶圓與CMOS半導體晶圓之方法。在以下說明中，出於闡釋之目的，陳述許多特定細節以提供對本發明的透徹理解。然而，熟習此項技術者將易知，藉助不同特定細節即可實踐本發明。在其他例項中，以方塊圖或剖面圖形式展示結構及裝置以避免模糊本發明。
本發明包含克服先前技術半導體晶圓結合方法之先前所提及不足之半導體晶圓結合方法且亦包含每一者具有經圖案化層之多個III-V族材料光子晶圓藉以按順序彼此結合且共同結合至一基於Si之CMOS晶圓之用於結合半導體晶圓之方法，其中任何兩個毗鄰層(光子-光子或光子-矽)之間的結合界面併入用以在經結合層之間傳送電氣信號及光信號兩者之構件。
較佳實施例晶圓結合流程-
圖2中圖解說明本發明之較佳實施例之半導體晶圓結合流程。圖2中所圖解說明之半導體處理流程展示與兩個晶圓之結合相關聯之晶圓結合處理順序，兩個晶圓均為光子晶圓或一個晶圓係光子晶圓且另一晶圓係一基於矽之CMOS晶圓。此外，可使用圖2中所圖解說明之晶圓結合順序而結合之兩個晶圓中之至少一者亦可係包含先前使用圖2中所圖解說明之晶圓結合程序或某一其他晶圓結合方法所結合之多個晶圓之一晶圓堆疊。熟習此項技術者將知曉 可按順序重複圖2中所圖解說明之晶圓結合處理順序以結合多個晶圓以便形成多個經結合晶圓之一堆疊，其包括但不限於作為一堆疊共同結合至一基於Si之CMOS晶圓之多個光子晶圓之一堆疊。
在圖2中所圖解說明之包括一CMOS晶圓之結合的晶圓結合順序開始之前，連接鎢插塞自嵌入於CMOS內之控制電路延伸至該晶圓之頂部表面。此等連接鎢插塞組成至嵌入於CMOS晶圓內之控制電路的電介面。CMOS之連接鎢插塞之密度須至少等於或大於裝置光子元件陣列(其可係美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置之情形中之像素陣列或諸如H.Schneider等人之Dual band QWIP focal plane array for the second and third atmospheric windows,Infrared Physics & Technology,47(2005)53-58中所闡述之一裝置之情形中之一光子偵測器陣列)之所搜尋解析度。而且在一光子晶圓之結合之前，基於III-V族材料之光子晶圓經圖案化以刻劃裝置晶粒邊界及裝置光子元件陣列(其可係美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置之情形中之像素陣列)。光子晶圓之圖案化亦將通常包括針對裝置光子元件(其可係美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之裝置之情形中之個別像素)沈積電隔離金屬觸點。所形成之光子元件金屬觸點陣列將匹配延伸至CMOS晶圓之頂部的連接鎢插塞陣列。
圖2中所圖解說明之晶圓結合順序藉由在欲結合之兩個 晶圓內包括具有充足特徵定義之對準標記以達成該兩個晶圓之小於最小連接導通體之直徑的10%之精確對準而開始(方框-210)。在圖2中所圖解說明之晶圓結合順序之方框-220中，處理欲結合之晶圓(一光子晶圓或一CMOS晶圓)以形成晶圓間電氣連接導通體柱。使用典型半導體處理方法(諸如微影及金屬平鍍)，此等電氣連接導通體柱將形成於連接鎢插塞(觸點)之頂部上(在CMOS晶圓之情形中)或光子元件(像素)金屬觸點之頂部上(在光子晶圓之情形中)。將使用適合於低溫固態熔融之金屬(諸如鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In))形成電氣連接導通體柱。所形成之電氣連接導通體柱之直徑係由以下因素指示：(1)晶圓間連接觸點之所需密度；(2)在所形成之電氣連接導通體柱內包括足夠體積之金屬以在流程之結合後退火步驟之目標溫度下跨越結合界面表面達成其熔合(圖2之方框-280)之需要；及(3)將連接柱剖面面積保持為晶圓結合界面表面積之一小部分(較佳地小於30%)之關鍵需要。使得連接柱剖面面積係晶圓結合界面表面積之一小部分(較佳地小於30%)頗關鍵，此乃因其不有助於晶圓之初始熔融結合。
在電氣連接導通體柱形成於欲結合之兩個晶圓中之每一者之結合表面上之後，在欲結合之晶圓之結合界面表面上沈積一介電中間結合層(圖2之方框-230)。將應展示與欲結合之晶圓的良好黏合之介電中間結合層用作熔融結合劑且其通常將係氧化矽(SiO2)或氮化矽(Si2N3)。跨越晶圓結合界面依據熱膨脹係數(CTE)之不匹配程度，將把SiO2或 Si2N3選定為可在結合界面上具有最小誘發式應變之情形下充分過渡兩個晶圓之間的熱膨脹之一介電中間結合層。通常將使用電漿增強化學汽相沈積(PECVD)型裝備沈積介電中間結合層，其中所沈積厚度足以覆蓋在結合順序之先前步驟(圖2之方框-220)中所形成之電氣連接導通體柱之全高度。
圖2之晶圓結合順序分開(圖2之方框-240)以區分針對結合需要光以及電氣連接信號在經結合之晶圓之間傳送之兩個光子晶圓之情形的處理。包括將共同堆疊於一CMOS晶圓之頂部上之多個光子層之堆疊的裝置中包括此類型之晶圓結合要求，諸如在美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色發射性微顯示器裝置或任一相當光電子裝置之情形中。在此情形中，晶圓結合順序包括併入用以透過堆疊於一個光子層之頂部上之一或多個層傳送(路由)來自該光子層之光的構件之一步驟(方框-240)。實際上，在此類型之晶圓結合中，一個構件須包括可用以在經堆疊(經結合)之光子層之間高效地傳送(或導引)光之一「光學連接導通體」。在本發明之較佳實施例中，此係藉由在晶圓介電中間結合層內併入用以充當光學連接導通體之光學波導(方框-250)而實現。此等垂直波導或光學連接導通體係藉由在由一介電材料構成之介電中間結合層內併入多個離散區而形成，該介電材料具有大於介電中間結合層之折射率之一折射率。此等光學連接導通體將用以基於全內反射(TIR)原理限制且導引跨越介電中間結合層正 傳送之光，從而允許光在經結合之晶圓之間高效地傳送。
藉由首先蝕刻與光學連接導通體之所需放置對應之介電中間結合層之選定區然後用具有高於介電中間結合層之折射率之一折射率之一介電材料再填充經蝕刻區而將該等光學連接導通體併入至介電中間結合層(方框-250)。舉例而言，當將氧化矽(SiO2)用作用於介電中間結合層之介電材料時且由於SiO2具有1.46之一折射率；可使用具有2.05之一折射率之氮化矽(Si2N3)跨越介電中間結合層形成光學連接導通體。通常分別使用ICP/RIE及PECVD類型之裝備來實現光學連接導通體之蝕刻及再填充。類似於電氣連接導通體之情形，所形成之光學連接導通體亦將在結合晶圓之間對準。在本發明之較佳實施例中，光學連接導通體係散置於電氣連接導通體之間，由此跨越晶圓結合表面達成光學連接與電氣連接之一均勻圖案。然而應注意，跨越結合界面表面所形成之光學連接導通體之位置、複數及配置圖案通常將與光電子裝置晶粒及因此經結合晶圓內之特定位置相稱，其中電氣信號及光學信號需要跨越由3D-IC晶圓堆疊形成之光電子裝置晶粒之多個層而傳送。在晶圓結合順序之此步驟(圖2之方框-250)結尾處，晶圓結合表面將係由介電中間結合層構成，跨越兩個晶圓之結合表面實質上對準至同一圖案且亦相對於併入於欲結合之兩個晶圓內之對準標誌而實質上對準之電氣連接導通體及光學連接導通體之一散置陣列嵌入於該介電中間結合層內。
在經處理晶圓包括光學連接導通體及電氣連接導通體兩 者時之情形或僅包括電氣連接導通體時之情形中，將跨越晶圓結合表面使用化學機械拋光(CMP)把該等晶圓平坦化至小於0.5奈米之一均方根(RMS)粗糙度(圖2之方框-260)。晶圓之結合表面在CMP平坦化步驟(方框-260)之後所達成之表面粗糙度應跨越該晶圓結合表面在範德華原子半徑內均勻。當此等表面彼此接觸時，此結合表面平坦化要求對於達成介電中間結合層跨越晶圓之結合表面之均勻熔融頗關鍵。此亦特別重要乃因該晶圓結合表面係由異質材料區(亦即，介電中間結合層以及電氣連接導通體材料及光學連接導通體材料)構成。因此將須仔細控制CMP選擇性以避免此等結合表面區中之任一者之過量的拋光不足或拋光過度。特定而言，為跨越晶圓表面達成均勻熔合結合，維持電氣連接導通體之剖面表面不高於且較佳地稍微低於介電中間結合層之經平坦化(經拋光)表面頗重要。此重要乃因晶圓結合表面之初始低溫熔合將跨越晶圓結合表面之介電中間結合層而發生且一過量電氣連接導通體高度將防止此一熔合，因此圍繞經熔合介電中間結合層形成其一泡隙。
欲結合之晶圓之平坦化之後的一重要步驟係欲結合之晶圓之結合表面之徹底清潔。此CMP後清潔應至少包括徹底擦洗經拋光之晶圓表面以從該晶圓之結合表面移除掉平坦化程序所形成之任何及所有可能碎屑。可使用典型半導體晶圓清潔裝備(諸如Aux 1700或諸如此類)來執行CMP後清潔。該晶圓結合表面之CMP後擦洗之後，將須藉助一嚴格 的半導體晶圓清潔程序(諸如由去離子水、過氧化氫、氫氧化銨(H2O：H2O2：NH4OH)組成之具有經調整以匹配該等晶圓之所形成之異質材料結合表面之比的RCA清潔溶液)徹底清潔該晶圓。然後將該晶圓浸漬於具有經調整以匹配再次用RCA清潔溶液清潔之晶圓之所形成之異質材料結合表面之稀釋比之一高度稀釋之氫氟酸(HF)水溶液中。在該晶圓結合表面清潔之後，將須徹底去氧且活化兩個晶圓之結合表面。通常將藉由用經選定以跨越該等晶圓之所形成之異質材料表面達成均勻活化之電漿類型以一反應離子蝕刻(RIE)模式使晶圓結合表面經受氧(O)、氮(N)及/或氬(Ar)電漿處理來執行此晶圓結合表面活化。將使用諸如Oxford Instrument之Plasma Lab或Asher或諸如此類之典型半導體RIE裝備來執行晶圓結合表面之此電漿處理。
在晶圓結合表面活化之後的一短時間間隔內，兩個晶圓將相對於彼此相互對準且其結合表面接觸以便跨越晶圓結合界面表面發起初始熔融結合(圖2之方框-270)。通常在該結合順序之此步驟中，將該等晶圓置於用以貫穿該晶圓結合及隨後步驟維持所達成之晶圓對準的一對準固定裝置中。較佳地，將使該等晶圓在真空中對準並表面接觸。在使該兩個晶圓表面接觸之後立即將輕微位準之壓力施加於該兩個晶圓之相對側上亦可係較佳的。尤其在諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之彼等裝置之情形中，通常藉由能夠使該兩個晶圓對準至小於較小連接導通體直徑(其可係小於100奈米)的10%內之半導 體裝備來執行晶圓對準、接觸及熔融結合發起步驟(圖2之方框-270)。通常用於標記對準及晶圓對準之半導體裝備之類型(諸如Suss MicroTec或EVG標記對準器或諸如此類)能夠達成此一位準之晶圓-至-晶圓對準。
一旦該兩個晶圓結合表面接觸，介電中間結合層材料跨越兩個晶圓結合表面之熔融結合通常將立即開始。然而，通常有必要在該兩個晶圓仍保持對準接觸時藉由在自室溫升溫之高溫時將經結合晶圓對退火來進一步誘發熔融結合程序(圖2之方框-270)，該高溫可在多個小時內較佳地達到100℃以上。通常將在該等晶圓仍置於對準固定裝置中時執行此結合後退火，在該對準固定裝置中，該兩個晶圓在晶圓對準及接觸步驟期間曾最初對準且接觸(圖2之方框-270)。對於此步驟特別重要的是該兩個晶圓之熱膨脹係數(CTE)之間的不匹配度。因此，此步驟(圖2之方框-270)中所執行之結合後退火之曲線在持續時間及所達到之最高溫度方面須計及兩個經結合晶圓之膨脹差及晶圓大小。對於該兩個經結合晶圓之間的一大CTE差，可有必要在一低溫時使用較長持續時間退火而不是一較短持續時間之高溫時退火。此一方法之主要原因係維持經結合晶圓之所達成的準確對準。為跨越晶圓結合界面進一步促進所達成之熔融結合，亦可有必要在經結合晶圓對之相對側上維持某一位準之壓力。
依據跨越結合界面表面所達成之表面粗糙度，在熔融結合步驟(圖2之方框-270)之結尾處，介電中間結合層以及該 等晶圓之相對表面上之光學連接導通體柱之剖面將跨越該兩個晶圓之結合界面表面熔合在一起。然而，晶圓拋光及表面活化程序可致使電氣連接導通體介面表面凹入於介電表面下方，這可造成跨越晶圓結合界面表面在該等電氣導通體之相對表面之間存在一空隙。電氣連接導通體柱之間存在此等空隙可造成結合晶圓之對應電路之間的一過量位準之電阻。為跨越連接導通體最小化電阻，使經結合晶圓在高溫時經受進一步退火以致使電氣導通體柱熱膨脹且跨越結合界面熔合在一起(圖2之方框-280)。在此步驟(圖2之方框-280)期間，通常將需要適當位準之高溫及亦可能壓力以：(1)進一步促進在先前步驟(圖2之方框-270)期間所達成之熔融結合；及(2)主要造成電氣連接導通體柱跨越兩個晶圓之結合表面之熔合。為達成此等兩個目標中之後者，在此步驟(圖2之方框-280)中，將須升高經結合晶圓對之溫度以便電氣連接導通體柱之熱膨脹將致使相對晶圓之電氣連接導通體柱接觸且跨越晶圓結合界面表面而熔合。依據用於形成電氣連接導通體柱之金屬材料類型，該高溫可在兩個晶圓仍保持對準接觸時於多個小時內較佳地達到250℃以上。在連接導通體柱熔合步驟(圖2之方框-280)中，構成結合界面之相對側處之電氣連接導通體柱之金屬材料將由於因為增加的介電中間結合層熔融結合力與金屬材料之熱膨脹之組合在高溫退火下所形成之熱壓縮而熔合。該等電氣連接導通體柱將由於部分由於在熔融結合步驟(圖2之方框-270)期間所達成之介電中間結合層之熔融結 合力而形成之金屬-至-金屬熱壓縮熔合(或固態擴散結合)跨越晶圓結合界面而結合。因此，在熔融結合步驟(圖2之方框-270)期間跨越晶圓結合表面所達成之熔融結合之力具有關鍵重要性，乃因其在達成致使電氣連接導通體柱跨越兩個晶圓之結合表面相互擴散所需要之充分位準的熱壓縮中發揮一至關重要作用。在連接導通體柱熔合步驟(圖2之方框-280)期間，所達成之熔融結合之經組合力加上跨越晶圓結合表面之任一所施加之壓力須足以造成達到電氣連接導通體柱之金屬材料之至少一分數之折彎應力點的一壓縮。以跨越晶圓結合表面的一充足壓縮，該等電氣連接導通體柱通常可在該等電氣連接導通體柱之金屬材料之熔點之大約0.2至0.3之一溫度時跨越該兩個晶圓之結合界面表面而熔合。
本發明之較佳實施例亦包括連接導通體柱熔合步驟(圖2之方框-280)中可包括之一方法，藉助該方法在經結合晶圓在一較低溫下的熔合退火之後將一電流驅動穿過一部分熔合之電氣連接導通體。在此方法中，利用部分熔合之電氣連接導通體之高電阻以造成溫度增加，該溫度增加致使該等連接導通體變為完全熔合以允許在該等晶圓結合之後穿過該等電氣連接導通體施加一電流。此方法在較低溫時執行連接導通體柱熔合退火係較佳之情形中特別有價值。如早先所論述，在結合後退火期間使用較低溫以便減輕經結合晶圓之熱膨脹係數(CTE)之任一可能不匹配之不利效應頗關鍵。
在完成圖2之晶圓結合流程之連接導通體柱熔合退火步驟(圖2之方框-280)之後，移除經結合光子晶圓之磊晶生長基板以為在光子元件之相對側上形成電氣觸點以在經結合晶圓對之彼側上結合另一光子晶圓所需要之進一步處理做準備(圖2之方框-290)。依據其材料體系，一典型光子晶圓之磊晶生長基板係氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)或矽(Si)。通常將使用雷射剝離、磊晶剝離或CMP剝離來執行對光子晶圓之磊晶生長基板之移除。在雷射剝離(LLO)情形中，跨越該晶圓掃描一UV雷射束以造成置於磊晶生長基板與磊晶光子層之間的一犧牲緩衝層之一溫度增加。緩衝層溫度之此增加將致使該緩衝層分裂成其組成化學元素從而致使該基板與該經結合晶圓對分離。除了使用化學處理溶解犧牲緩衝層之外，磊晶剝離(ELO)程序類似於LLO程序。在CMP剝離程序中，藉由使用粗研磨液首先研磨生長基板至僅幾微米之一厚度然後使用較精細研磨液將其完全移除來移除磊晶生長基板。此三種剝離方法中之每一者最佳適用於一特定類型之生長基板的剝離；舉例而言，LLO最佳適用於移除藍寶石生長基板(其中緩衝層係GaN)且ELO或CMP剝離最佳適用於GaAs生長基板的移除。
在完成圖2中所圖解說明之晶圓結合順序之後，將處理經結合晶圓以環接自其移除了磊晶生長基板之側上的光子元件且該晶圓堆疊準備好使用圖2中所圖解說明之同一晶圓結合流程與另一光子晶圓結合。可按順序重複此晶圓結 合流程以形成多個薄光子層之一堆疊，電氣信號以及光信號兩者可穿過該堆疊而傳播。此一多光子層堆疊或可直接形成於併入控制薄光子層之元件之電路的CMOS晶圓之頂部上，在此情形中CMOS將充當將使用圖2中所圖解說明之晶圓結合順序將該等光子層按順序結合於其上之寄主晶圓。在此情形中，為囊封經結合堆疊同時允許光到達該堆疊之頂部表面，將使用直接熔融結合(參見圖1A)或黏合劑BCB結合(參見圖1D)將一透明覆蓋物玻璃晶圓結合至該堆疊之頂部表面。
另一選擇為，可按順序重複圖2中所圖解說明之晶圓結合順序以在一透明玻璃晶圓之頂部上形成光子層堆疊且亦可使用圖2中所圖解說明之晶圓結合順序將所形成之光子晶圓堆疊按順序結合至控制CMOS晶圓。在此情形中，該透明玻璃晶圓將用於兩個目的：(1)充當其上形成光子晶圓堆疊之寄主晶圓；及(2)充當用以囊封經結合光子堆疊同時允許光到達該堆疊之頂部表面之構件。由於與玻璃覆蓋物晶圓結合不需要包括任何連接，因此直接熔融結合(圖1A)或黏合劑BCB結合(圖1D)方法可用於圖2中所圖解說明之晶圓結合順序之結合步驟(圖2之方框-270)中以在第一光子晶圓經圖案化以併入光子元件(像素陣列)之後將其結合。在第一光子晶圓接合至玻璃覆蓋物晶圓之後，將使用圖2中所圖解說明之晶圓結合順序之基板移除步驟(圖2之方框-290)將磊晶生長基板剝離該光子晶圓之背側。使用圖2中所圖解說明之晶圓結合順序之替代性方法之主要優點在於 避免使CMOS晶圓經受與每一光子晶圓之結合相關聯之多個退火步驟。在此情形中，使CMOS晶圓僅經受一個結合後退火步驟(圖2之方框-280)以在晶圓堆疊順序之結尾處熔合電氣連接導通體柱。此可係使用圖2中所圖解說明之晶圓結合順序之一較佳方法以便避免可由於多個高溫退火而發生之對CMOS晶圓之任何可能損壞。
較佳實施例之晶圓結合順序之先前闡述包括以一特定次序配置之多個半導體處理步驟之闡述。然而，熟習此項技術者將知曉可以一不同次序執行所闡述之步驟中之某些步驟而不背離結合跨越晶圓結合界面併入電氣連接導通體及光學連接導通體兩者之半導體晶圓之較佳實施例之預期目標。熟習此項技術者亦將知曉，雖然先前論述之晶圓結合順序闡述光子晶圓與CMOS晶圓之結合，但所闡述之晶圓結合方法同樣適用於將CMOS晶圓結合至CMOS晶圓，藉此需要電氣信號及光信號兩者跨越該等晶圓之結合表面而傳送。
併入電氣連接及光學連接之經結合多層堆疊-
圖3A及圖3B圖解說明使用圖2中所闡述之較佳實施例晶圓結合方法所結合之一多層堆疊之剖面視圖。圖3A圖解說明使用圖2中所闡述之較佳實施例晶圓結合方法由結合至彼此上且結合至一CMOS層335之三個光子層301、302及303構成之一多層堆疊之一剖面視圖。圖3A中所圖解說明之經結合多層堆疊併入嵌入於介電中間結合層313內之電氣連接導通體310及光學連接導通體315兩者，其中介電中 間結合層312僅併入電氣連接310，所有該等電氣連接係使用圖2中所圖解說明且先前論述中所闡述之晶圓結合流程按順序形成。如圖3A中所圖解說明，光子層對(301，302)及(302，303)之間的結合界面314併入電氣連接導通體310以及光學連接導通體315，而結合界面316僅併入電氣連接導通體310。電氣連接導通體310形成(使用圖2之晶圓結合流程之步驟220)於每一晶圓之結合側上且將係由諸如鎳(Ni)、錫(Sn)、銅(Cu)或適用於使用熱壓縮誘發式固態擴散結合(使用圖2之晶圓結合流程之步驟280)之結合的類似材料組成之一單個金屬層。早先亦闡述，若晶圓結合介電中間結合層313係SiO2，則為形成達成光學連接導通體315之光學限制態樣所需要之所需折射率差，光學連接導通體315將係Si2N3。
指出光子層301、302與303之間的光學連接導通體315之相對對準之重要性頗重要。光學連接導通體315之此一對準頗重要乃因其允許光不僅在兩個毗鄰光子層(例如，301與302或302與303)之間而且在兩個非毗鄰光子層(例如，301與303)之間傳送。此在光學連接導通體315亦與包括於光子層301、302與303中之每一者內之光提取構件(諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之垂直波導)對準時特別有用。在本發明之較佳實施例中，光學連接導通體315之相對對準以及其與併入於經堆疊光子層內之光提取構件(諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之多色發射性微顯示器 裝置之垂直波導)的對準用以透過其他光子層以及透過晶圓介電中間結合層313將光子層301、302及303中之每一者內所產生之光提取至發射裝置之表面。以一類似方式，光學連接導通體315與嵌入於光子層301、302及303內之一可能光導引構件的相對對準可用以將該裝置之表面之光入射導引至其內部以達到經堆疊光子層301、310及303中之任一者。
圖3A亦圖解說明CMOS層與光子層堆疊之間的介電中間結合層，藉此晶圓結合界面316僅併入亦使用圖2中所闡述之晶圓結合程序形成之電氣連接導通體。如圖3A中所圖解說明，此情形中之介電中間結合層併入堆疊於CMOS層之頂部上之所有多個光子層所需要之電氣連接導通體。此情形中圖3A之介電中間結合層312依據光子晶圓與CMOS晶圓之熱膨脹不匹配度可係SiO2或Si2N3。
圖3B圖解說明晶圓結合界面314之一水平剖面視圖，其展示電氣連接導通體310及光學連接導通體315跨越晶圓結合界面314之表面的散置。圖3B亦展示均嵌入於晶圓介電中間結合層313內之經散置電氣連接導通體310及光學連接導通體315。強調圖案化於光子晶圓上之光子元件之密度影響跨越晶圓結合界面314之連接導通體之總密度頗重要。舉例而言，若併入於使用圖2中所圖解說明之晶圓結合程序所結合之晶圓上之裝置之光子元件(像素)陣列間距係10微米且三個經堆疊光子層301、302及303需要一共同接地觸點加上用於該三個層中之每一者之一個觸點，則電 氣連接導通體310將須在x方向及y方向兩者上均隔開5微米。為跨越結合界面314維持介電中間結合層之充分面積，應將電氣連接導通體310中之每一者之直徑維持在2微米或2微米以下；這留下專用於相對晶圓之介電中間結合層312或313之結合界面表面314的大約87%。一般而言，較佳的係電氣連接之總計剖面面積小於晶圓結合界面表面之30%。
圖3B亦展示併入散置於電氣連接導通體310陣列中間的一光學連接導通體315陣列之介電中間結合層313。在其中電氣連接導通體310之直徑及間隔分別係大約2微米及5微米之一晶圓結合實例中，圖3B圖解說明以2.5微米間隔散置於電氣連接導通體310陣列中間的大約一微米直徑光學連接導通體315之一陣列。如此設計實例中所展示，兩種類型之連接導通體中之較小者係光學連接導通體，其具有大約一微米之一直徑。基於早先所陳述之設計準則，經結合晶圓將須對準至光學連接導通體(係兩種類型之導通體中之較小者)之直徑的10%內，此意指置於欲結合之晶圓上之對準標記(基準點)須在圖1中所圖解說明之結合流程期間達成該等晶圓之對準，該對準在準確度上小於100奈米。值得提及的是，當前在市場上可購得之大部分晶圓結合裝備(諸如Suss MicroTec或EV集團晶圓及遮罩對準器)可使晶圓對準至小於50奈米準確度。亦值得注意，如圖3B中所圖解說明，晶圓介電中間結合層313係由兩種類型之介電材料(亦即，SiO2及Si2N3)構成，藉此SiO2用作一結合劑以及 Si2N3光學連接導通體315之一光學覆層材料。類似地，形成光學連接導通體315之Si2N3材料亦用作一雙重目的；第一個係作為用以提供達成光學連接導通體315之光學波導態樣所需要之較高折射率之一構件且第二個係亦用作跨越晶圓結合界面314之結合劑之一部分。
應陳述，上文所引用之設計實例意欲用於圖解說明之目的且熟習此項技術者可調整電氣連接310及光學連接315之放置以匹配正結合之晶圓之特定要求而不實質上背離圖2中所定義之晶圓結合程序。
用於應對晶圓之差異CTE不匹配之手段-
基於不同材料體系(諸如，例如III-V GaN及/或GaAs)之多個光子晶圓之結合及在具有跨越多個晶圓結合界面傳送電氣信號及光輸出的能力之情形下此等晶圓或晶圓堆疊至一基於矽之CMOS晶圓上的結合包括數個額外重要態樣。第一態樣係所涉及之材料之熱膨脹係數(CTE)之差且第二態樣係光子晶圓在結合之前的弓彎。經結合晶圓材料CTE之差限制結合後退火程序，此乃因經結合晶圓可經受之溫度範圍受限制。如早先所陳述，在晶圓結合之後通常依靠高溫退火來加強所形成之初始結合且跨越該等晶圓之結合表面熔合電氣連接。
某些相關晶圓材料之典型CTE值(25℃時x10-6/K)係矽(Si)2.6，氧化矽(SiO2)0.5，氮化矽(Si2N3)3.2，砷化鎵(GaAs)5.73，氮化鎵(GaN)3.17且藍寶石(Al2O3)4.5。如可針對不同半導體材料之此等典型CTE值所見，諸如GaN 及GaAs之III-V族材料兩者與矽相比均將展示出較高熱膨脹。更重要的是諸如GaAs或藍寶石之III-V族材料磊晶生長基板及基於矽之CMOS晶圓之CTE差。通常針對美國專利7,622,324號、7,553,744號、7,485,968號及7,387,944號中所闡述之熔融結合方法將SiO2用作矽晶圓之間的一介電中間結合層。然而，在將III-V族GaAs或GaN晶圓結合在一起或將III-V族GaAs或GaN晶圓結合至Si晶圓時，SiO2之低熱膨脹係數可係一缺點。如自以上資料參見，氮化矽具有接近GaN及在Si與GaAs之間的一膨脹係數。因此，在本發明之較佳實施例中，將氮化矽而不是SiO2優選為用於基於III-V族材料(諸如GaAs及GaN)之晶圓的結合以及基於Si之晶圓與基於III-V族材料之晶圓的結合之介電中間結合層。一般而言，較佳的是介電中間結合層之CTE具有兩個經結合晶圓之CTE之間的一過渡值。
基於III-V族之光子晶圓與基於Si之CMOS晶圓之差異CTE不匹配使一程序順序成為必要，藉此在沒有連接之晶圓結合及用以完成該裝置之剩餘後端製程(BEOL)步驟之前將大多數裝置結構圖案化於光子晶圓上。因此如早先所闡述，在本發明之晶圓結合之較佳實施例中，在晶圓結合之前圖案化光子晶圓。另外，晶圓結合界面層經受在所需高溫結合後退火程序期間所產生(由於經結合晶圓之差異CTE不匹配)之應力需要在結合步驟之後用於將晶圓結合界面退火之替代性構件。此特別係一較低退火甚至不在連接導通體柱之間達成充足部分熔合至允許使用早先所闡述之電 驅動熔合方法之程度的情形。
在本文所闡述且圖2中所圖解說明之半導體晶圓結合方法之較佳實施例中，雷射剝離(LLO)係用以在結合之後移除光子生長基板晶圓(圖2之方框-290)之方法之一。在此類型之基板剝離中，用聚焦於在光子晶圓在生長基板與沈積於該生長基板之頂部上之光子磊晶裝置層之間磊晶生長程序期間所沈積之一犧牲緩衝層上之一光柵掃描式UV雷射束將經結合晶圓堆疊之基板側照明。掃描式UV雷射束之能量通常將經調整以隨著UV雷射束在該晶圓上方掃描達一極短停留間隔(幾毫秒)依據該束之光柵掃描速率在定位於一小面積(例如小於1mm2)上方之該緩衝層附近產生自100℃至800℃之範圍中之溫度。對於光子晶圓生長基板之一典型剝離，使用掃描式雷射束能量將生長緩衝層(在使用稱為III族氮化物之III-V族材料之一分類而製作之光子晶圓之情形中，其通常係GaN)分裂成其組成元素，因此自生長基板(其通常係藍寶石)釋放裝置結構磊晶層。
在本發明之較佳實施例中，出於以下多個目的利用藉由掃描式UV雷射束所達成之局部化及快速升溫：(1)自經結合晶圓釋放生長基板，如早先所闡述；(2)跨越介電中間結合層加強熔融結合；及(3)跨越該等晶圓之結合界面熔合電氣連接導通體。除了達成前文所提及之多個關鍵晶圓結合相關功能之外，經結合晶圓使用掃描式UV雷射束之此一局部化快速熱掃描還在諸多方法中有利。最重要的是，其減輕了對用以跨越經結合晶圓加強熔融結合且跨越結合界 面熔合電氣連接導通體柱所需要之兩個結合後長持續時間退火步驟之需要。如早先所闡釋，由於基於III-V族之光子晶圓與基於Si之CMOS晶圓之大的CTE不匹配，因此此一長持續時間高溫退火致使該等晶圓相對於彼此變得嚴重不對準且由於不匹配的熱膨脹而造成之應力可能去結合。相比而言，使用早先所闡述之光柵掃描式UV雷射方法達成局部化快速熱掃描防止該晶圓之整個面積或甚至一大面積上同時升溫，因此實質上減小經結合晶圓之熱膨脹之量值且隨後亦實質上減小晶圓結合界面上之應力。因此使用UV雷射之局部化快速熱掃描亦減輕結合後長持續時間高溫退火之有害效應。
可使用用於(例如)併入可程式化準分子248nm UV雷射系統之諸如JPSA IX-260機器之半導體製作中之典型UV雷射來實現使用本發明之UV雷射之局部化快速熱掃描。在此一半導體雷射裝備中，可控制雷射束斑點形狀、大小及功率以及掃描圖案以達成本發明之較佳實施例之局部化及快速掃描之所需條件。
應注意，甚至可在晶圓結合不涉及一生長基板之剝離時之情形中實現使用本發明之較佳實施例之UV雷射之局部化快速熱掃描之益處，此等情形係諸如：(1)在可使用磊晶或CMP剝離方法剝離經結合III-V族光子晶圓生長基板時之情形中；或(2)在兩個經結合晶圓均為基於Si時之情形中。在此兩個情形中之兩者中，使用本發明之較佳實施例之UV雷射之局部化快速熱掃描可用於：(1)跨越介電中間結 合層加強熔融結合；及(2)跨越該等晶圓之結合界面熔合電氣連接導通體柱。在此兩個情形中之兩者中，使用本發明之較佳實施例之UV雷射之局部化快速熱掃描亦減輕係先前技術晶圓結合之根本的結合後長持續時間高溫退火之有害效應。
圖3C圖解說明本發明之較佳實施例之另一變型，其中電氣連接導通體柱309係使用多個(至少兩個)金屬層305及307形成，藉此用於該等多個金屬層中之材料適用於低溫等溫固化結合，包括Ni、Sn、In、Cu、Au或Ag及其他相關材料。圖3C中所圖解說明之多個金屬層電氣連接導通體柱309之使用達成較低退火溫度之使用以在圖2之步驟280中熔合電氣連接導通體柱，這又減小晶圓之差異CTE不匹配之不利效應。依據金屬層305及307之選擇，可實現熔合多個金屬層電氣連接導通體柱309所需要之退火溫度可能在200℃以下，該退火溫度實質上低於一單個金屬連接導通體柱之熔合所需要之可達到超過400℃之退火溫度。以下詳細論述之後將更顯而易見其他益處。
參考圖3C，將電氣連接導通體柱309圖解說明為係由兩個層305及307構成，例如In/Sn、Ni/Sn、Cu/Sn或Au/Sn，藉此結合界面表面處之金屬層經選擇以使得在熔合溫度(亦即，用於圖2之步驟280中之退火溫度)時，兩個金屬層305及307之金屬間化合物之形成將導致一經熔合固態結合跨越結合界面而形成。在圖3C中所圖解說明之此兩層電氣連接導通體柱方法中，面對結合界面表面314及316之電氣 連接導通體柱309之金屬層307將經選擇以具有兩個層305及307之較低熔點，且熔合溫度將經選擇以接近金屬層307之熔點。在熔合溫度時，金屬層307將達到一瞬時液相且兩個金屬層305與307之熔合將造成所得金屬間化合物之固化。此技術有時稱作瞬時液相結合且亦稱為等溫固化結合且亦稱為瞬時液相等溫固化結合且通常用於需要低熔合溫度之結合中(參見M.Alexe及U.Güsele之Wafer Bonding Applications and Technology，pp 327-415，Springer 2004)。
當適當選擇兩個層305及307之金屬時，依據用於形成電氣連接導通體柱309中之種金屬層及/或接觸金屬層之選擇，經熔合層305及307之所形成之金屬間化合物之再熔溫度將高於其熔合溫度且可能使其甚至高於金屬層305及307兩者之熔化溫度。舉例而言，當將金屬層305及307分別選定為錫(Sn)及銦(In)時，一銅(Cu)作為一種層或接觸層之選擇將導致160℃之一熔合溫度及超過470℃之一再熔溫度(參見M.M.Hou等人之Low Temperature Transient Liquid Phase(LTTLP)Bonding for Au/Cu and Cu/Cu Interconnections，電子封裝期刊，114卷，443-447，(1994))。在另一實例中，當金屬層305及307分別選定為鎳(Ni)及錫(Sn)時，鋁(Al)作為一種層或接觸層之選擇將導致接近230℃之一熔合溫度及超過800℃之一再熔溫度。除了其達成之較低熔合溫度，圖3中所圖解說明之多個金屬層電氣連接導通體柱之較高再熔溫度亦有利於圖3C中所圖解說明之多層堆疊之結合。在彼方面，較高再熔溫度將允許電氣連接導通體柱 309在低溫時熔合以可靠地經受與圖3C中所圖解說明之多層堆疊之相繼結合相關聯之多個退火。
除了達成電氣連接導通體柱之較低熔合溫度之外，多個金屬層電氣連接導通體柱309之使用還將允許其熔合主要由於兩個金屬層電氣導通體柱309熔合之瞬時液相態樣組合熱壓縮效應而以電氣導通體柱309之一實質上較小總體積大小發生，該熱壓縮效應係由於經熔合介電中間結合層312及313之退火及結合力之組合。此將達成具有每一尺寸小於1微米之實質上減小之直徑及高度之電氣連接導通體柱309之使用。此外，兩個金屬層電氣導通體柱309以一瞬時液相之熔合的發生使得電氣導通體柱309在圖2之CMP步驟260之後的凹入頂部表面對於圖2之電氣連接導通體柱熔合步驟280沒有關鍵影響。
電氣連接導通體柱309之減小直徑將達成實現具有大於每cm2 4x106個連接或更高之光學元件(像素)密度之3D-IC光電子裝置所需要之極高連接密度之形成。另一選擇為，電氣連接導通體柱309之減小直徑可達成將覆蓋晶圓結合界面表面314及316之大於90%之一晶圓介電中間結合層之形成，這將有利於實質上增加跨越晶圓結合界面314及316所達成之介電中間結合層312與313之結合之力。電氣連接導通體柱309之減小高度將實質上減小介電中間結合層313之所需厚度，這將導致減小之高度光學連接315之光學損耗之一實質上減小。此外，電氣連接導通體柱309之減小之體積大小將有助於減小圖3C中所圖解說明之多層堆疊之 間的電阻。
將使用本發明之較佳實施例之低溫連接導通體柱熔合來熔合圖3C中所圖解說明之多層連接導通體柱309且將使用標準半導體熔爐退火、快速熱退火、使用早先所闡述之UV雷射方法之局部化快速熱掃描及/或早先所闡述之電流驅動退火方法在圖2之晶圓結合程序之同一流程內(特定而言係圖2之連接導通體柱熔合步驟280)執行該低溫連接導通體柱熔合。可使用半導體電鍍技術或諸如電子束蒸鍍機或濺鍍蒸鍍機之其他金屬沈積技術來形成多個金屬層電氣連接導通體柱309。
因此，圖3C中所圖解說明之多個金屬層電氣連接導通體柱有多種益處：(1)降低跨越晶圓結合界面表面熔合電氣連接導通體柱所需要之退火溫度，因此減輕經結合晶圓之間的CTE不匹配之不利效應；(2)減小達成其跨越晶圓結合界面表面之熔合所需要之導通體柱體積大小，因此達成晶圓介電中間結合層之厚度及亦因此光學連接之高度之減小，這將造成跨越晶圓介電中間結合層之光學損耗之一減小及跨越經結合晶圓之光學連接效率之一增加；(3)減小跨越電氣連接導通體柱之電阻，因此增加跨越經結合晶圓之電氣連接效率；(4)增加連接導通體跨越晶圓結合界面表面之可達成密度，因此允許(舉例而言，美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之類型之)極高密度光子陣列裝置之實現；及(5)減小跨越晶圓結合界面表面之連接導通體柱之剖面面積，因此達成跨越晶圓結合界面之熔 融結合主要依靠之介電中間結合層之表面積之一增加。
如先前所闡述，本發明之較佳實施例包括用以減小經結合晶圓材料之差異CTE不匹配之不利效應之手段。本發明之一替代性實施例係其中在具有較少差異CTE不匹配之基板上實現光子晶圓磊晶生長之一方法，其中基於Si之CMOS晶圓用以實施光電子裝置之控制電路，諸如Si或碳化矽(SiC，特定而言係在25℃時具有2.47×10-6/K之3C-SiC)。特定而言，稱為III族氮化物材料(諸如GaN)之III-V族材料分類在Si基板上之磊晶生長之最近進展已證明瞭極c-平面以及非極m-平面及半極GaN在Si基板上之磊晶生長之可行性。由於矽之低成本、大的大小之可用性、良好導熱性及為達成較好光提取效率而被選擇性移除之能力，將其視作用於GaN生長之一具吸引力基板。已從工業生產的角度相當成功地廣泛開發了Si上規則c-平面GaN。在過去的十年裏諸多集團已對Si上非極或半極GaN生長進行了研究。根據對於Si上GaN之結晶學研究，鉛鋅礦晶體之c-平面平行於立方體晶體(111)平面，且m-平面平行於(112)平面。因此，c-平面GaN生長總是自Si(111)小面發起，且各種報告已藉助MOCVD或HVPE系統中之磊晶側向生長(ELOG)技術成功證明瞭(112)Si上m-平面GaN、(110)Si上a-平面GaN、(113)Si上半極(11-22)GaN、(001)Si上(1-101)GaN等等。
III族氮化物對於通常當前生長於藍寶石基板上之藍色及綠色固態發光光子晶圓之磊晶生長係基本的，該等藍寶石 基板具有與Si之一大量差異CTE不匹配。當使用一Si-CTE匹配磊晶生長基板(諸如Si或SiC)時，欲結合之晶圓之相對熱膨脹將尤其在早先所闡述之圖2之連接導通體柱熔合步驟280之高溫時實質上減小。因此，光子晶圓之Si-CTE匹配磊晶生長基板(特定而言係Si上GaN)之使用將減輕光子晶圓之基板(尤其係藍寶石)與用以實施光電子裝置之控制電路之基於Si之CMOS晶圓之間的差異CTE不匹配造成之不利效應。
用於應對晶圓弓彎之手段-
基於III-V族材料之光子晶圓至基於Si之CMOS晶圓的結合之第二重要態樣係基於III-V族材料之光子晶圓與Si CMOS晶圓之晶圓弓彎之差異。極好矽晶圓具有微不足道弓彎，而光子晶圓(尤其係基於諸如GaN之III族氮化物材料之彼等光子晶圓)由於III族氮化物材料之晶格常數不同於磊晶生長晶圓材料(諸如藍寶石)之彼等晶格常數達一顯著量之事實而具有一極高弓彎(在一4"晶圓中，平均40μm至70μm之間)。晶格常數之此大差異導致III-V族層內積累應變且將往往導致光子晶圓之一高弓彎。
經結合之基於III-V族之光子晶圓與基於Si之CMOS晶圓之間的晶圓弓彎差異之一顯著後果在於其在該兩個晶圓之間的結合界面上造成一無效應力。III-V族晶圓與Si晶圓之間的結合界面上之此應力可造成所達成之結合實質上弱於支撐熔合電氣連接導通體柱所需要之充分位準之熱壓縮所需要的結合。因此，III-V族晶圓之典型弓彎可導致一實質 上弱晶圓結合且亦將很可能防止電氣連接導通體柱之完全熔合，該完全熔合引起高電氣連接電阻。
在本發明之較佳實施例中，在晶圓經結合之前刻意交叉蝕刻該等光子層以減輕該等光子層內積累之某些應變且因此減小晶圓弓彎。圖4中圖解說明此一晶圓弓彎減小手段，圖4展示由生長於基板430之頂部上之光子結構磊晶層420構成之光子晶圓410。圖4進一步圖解說明在微影圖案化至裝置晶粒440中之後的光子結構磊晶層420，裝置晶粒440進一步微影圖案化至光子元件(像素)450中。如圖4中所圖解說明，自光子結構磊晶層420之頂部一直到基板430之頂部在兩個正交方向上交叉蝕刻經蝕刻之晶粒間分割區460(亦稱為晶粒蝕刻道區域)以及元件間(像素間)分割區470。對於極高密度光電子裝置(諸如美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之發射性微顯示器裝置)之多個層之製作，通常在結合之前首先蝕刻光子晶圓以形成一單個裝置晶粒之光子元件(像素)陣列，藉此經蝕刻之像素陣列圖案間距通常係~10μm或更小且裝置晶粒圖案間距通常係~10mm或更小。在本發明之較佳實施例中，因此將用以形成光子元件(像素)陣列及裝置晶粒圖案之對光子層之蝕刻用作減輕在光子晶圓之光子結構磊晶層420內積累之應變的一手段。在本發明之較佳實施例之此應變減輕(或晶圓弓彎減小)方法中，使用電漿誘發式耦合之電漿反應離子蝕刻(ICP/RIE)首先蝕刻III-V族光子晶圓以形成光子元件(像素)間側壁溝渠470(或在一典型微陣列 裝置之情形中係微發射體台面)及晶粒間裝置邊界460。在本發明之較佳實施例之此應變減輕(或晶圓弓彎減小)方法中，蝕刻晶圓光子結構磊晶層420(其通常係基於GaN、GaAs或InP)以分別形成晶粒間溝渠460及元件間溝渠470，尤其在裝置晶粒區域(所謂的晶粒蝕刻道)之間刻意延伸以達到生長基板430(在光子材料係基於GaN時其通常係藍寶石)之表面。在該晶圓之光子層320內積累之應變減輕且晶圓弓彎減小之後，用SiO2使經蝕刻溝渠鈍化且然後用適當材料再填充經蝕刻溝渠，該適當材料在像素間溝渠470之情形中可係諸如鎳之金屬(使用電鍍技術或諸如此類)且在晶粒間溝渠460之情形中可係SiO2或Si2N3或其他適當介電材料。通常可使用電漿增強化學汽相沈積(PECVD)技術或諸如此類來執行經蝕刻溝渠之再填充。
應注意，上文所闡述之本發明之光子晶圓弓彎減小手段亦可用於除美國專利7,623,560號、7,767,479號及7,829,902號中所闡述之發射性微顯示器之外的固態發光體裝置(諸如諸如LED或LD裝置)之製作中，此乃因此等裝置之製作亦通常包括蝕刻該等光子晶圓以刻劃裝置台面之邊界。在此等情形中，當根據上文所闡述之方法處理經蝕刻之裝置間溝渠時可實質上減小光子晶圓弓彎。一般而言，光子晶圓弓彎之減小甚至在該等光子晶圓之半導體處理不包括晶圓結合之情形下有益，此乃因微影步進機以及依靠光學捕獲晶圓上對準標記之其他半導體裝備對半導體晶圓之處置通常對於過量晶圓弓彎相當敏感。
總而言之，本發明引入達成3D-IC光電子裝置之製作的半導體晶圓結合方法，在3D-IC光電子裝置中光信號以及電氣信號可跨越該裝置之經結合層而傳送。本發明之較佳實施例包括用於以下目的之方法：1.跨越晶圓之介電中間結合層形成光學連接以及電氣連接；2.在該等晶圓之介電中間結合層內形成光學導引連接；3.連續結合通常使用III-V族材料製作而成之光子晶圓以形成可結合至一基於矽之控制電路晶圓之一多層光子堆疊以形成其中光信號以及電氣信號跨越晶圓結合界面而傳送之一光電子裝置；4.減輕經結合晶圓之間的熱膨脹係數之不匹配之不利效應；及5.減小可由通常光子晶圓中之晶圓弓彎造成之對晶圓結合之不利效應。
301‧‧‧光子層
302‧‧‧光子層
303‧‧‧光子層
305‧‧‧金屬層
307‧‧‧金屬層
309‧‧‧電氣連接導通體柱
310‧‧‧電氣連接導通體/電氣連接/經堆疊光子層
312‧‧‧介電中間結合層
313‧‧‧介電中間結合層
314‧‧‧晶圓結合界面/結合界面表面
315‧‧‧光學連接導通體
316‧‧‧結合界面表面/結合界面/晶圓結合界面
320‧‧‧光子層
335‧‧‧CMOS層
410‧‧‧光子晶圓
420‧‧‧光子結構磊晶層/晶圓光子結構磊晶層
430‧‧‧基板/生長基板
440‧‧‧裝置晶粒
450‧‧‧光子元件/像素
460‧‧‧晶粒間分割區/晶粒間裝置邊界/晶粒間溝渠/晶粒蝕刻道區域
470‧‧‧元件間(像素間)分割區/光子元件(像素)間側壁溝渠/元件間溝渠/像素間溝渠
圖1A圖解說明使用先前技術直接熔融結合技術所結合之晶圓之垂直剖面視圖。
圖1B圖解說明使用先前技術對準晶圓結合技術所結合之晶圓之垂直剖面視圖。
圖1C圖解說明使用先前技術晶圓共熔結合技術所結合之晶圓之垂直剖面視圖。
圖1D圖解說明使用先前技術晶圓黏合劑結合技術所結合之晶圓之垂直剖面視圖。
圖2圖解說明併入跨越經結合之晶圓介面形成電氣連接及光學連接之本發明之晶圓結合方法之半導體處理流程。
圖3A圖解說明使用用以跨越經結合之晶圓介面併入電氣連接及光學連接之本發明之晶圓結合方法所結合之多個晶圓之一垂直剖面視圖。
圖3B圖解說明所結合之晶圓之間的結合界面表面之一水平剖面視圖，其圖解說明併入使用本發明之晶圓結合方法所形成之電氣連接及光學連接之晶圓結合表面。
圖3C圖解說明使用用以跨越晶圓結合界面併入電氣連接及光學連接之本發明之替代性晶圓結合方法所結合之多個晶圓之一垂直剖面視圖。
圖4圖解說明用以弛鬆使用本發明之晶圓結合方法所結合之光子晶圓之應變且減小其弓彎之光子晶圓圖案化之垂直剖面視圖及水平剖面視圖。
301‧‧‧光子層
302‧‧‧光子層
303‧‧‧光子層
305‧‧‧金屬層
307‧‧‧金屬層
309‧‧‧電氣連接導通體柱
310‧‧‧電氣連接導通體
312‧‧‧介電中間結合層
313‧‧‧介電中間結合層
314‧‧‧晶圓結合界面/結合界面表面
315‧‧‧光學連接導通體
316‧‧‧結合界面表面/結合界面/晶圓結合界面
320‧‧‧光子層
335‧‧‧CMOS層

Claims (88)

  1. 一種用於結合半導體晶圓之方法，其包含：藉由以下步驟形成該等晶圓之結合表面以用於在該等經結合晶圓之間傳送電氣信號及光學信號：在每一晶圓之一表面上形成一介電中間結合層，在該表面內嵌入光學連接及電氣連接兩者以分別用於光學信號及電氣信號之該傳送；熔合一晶圓上之該等光學連接與一第二晶圓上之該等光學連接、熔合一晶圓上之該等電氣連接與該第二晶圓上之該等電氣連接及熔合一晶圓上之該介電中間結合層與該第二晶圓上之該介電中間結合層以藉助該等晶圓之間的電氣連接及光學連接將該等晶圓結合在一起。
  2. 如請求項1之方法，其中在經結合以充當一寄主晶圓及/或一囊封玻璃覆蓋物之一透明玻璃基板上之一磊晶層中形成該兩個半導體晶圓中之至少一者。
  3. 如請求項1之方法，其中使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層在該兩個晶圓之金屬觸點之頂部上形成該等電氣連接。
  4. 如請求項3之方法，其中自由鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)組成之群組選擇該等電氣連接。
  5. 如請求項4之方法，其中選擇該等電氣連接之直徑以使其總計剖面面積不超過該晶圓之結合面積之30%。
  6. 如請求項4之方法，其中該等介電中間結合層包含包含氧化矽、氮化矽或氧化矽及氮化矽兩者，且將該等光學 連接形成為具有高於該等介電中間結合層之折射率之一折射率的該等介電中間結合層之離散區。
  7. 如請求項6之方法，其進一步包括藉由將該等晶圓浸漬於具有經調整以用於欲結合之該等晶圓之稀釋比之一經稀釋HF水溶液中來清潔該等結合表面，後續接著在RCA(H2O：H2O2：NH4OH)溶液中清潔該等晶圓，其中取決於欲結合之該等晶圓之該表面而調整該RCA(H2O：H2O2：NH4OH)溶液之比。
  8. 如請求項6之方法，其進一步包含該等結合表面之該清潔，其係藉由用經選定以跨越欲結合之該等表面達成均勻活化之電漿類型以一反應離子蝕刻(RIE)模式使該晶圓結合表面經受氧(O)、氮(N)及/或氬(Ar)電漿處理來執行表面去氧及活化。
  9. 如請求項1之方法，其中圖案化該等半導體晶圓以刻劃多個陣列，每一陣列形成一裝置晶粒且每一陣列包含大量元件；在該等晶圓中之每一者上提供對準標記以用於達成關於該等陣列之準確對準；在該等晶圓中之每一者上沈積該介電中間結合層；在該等介電中間結合層中與該等陣列實質上對準地選擇性形成該等電氣連接；與該等陣列實質上對準地選擇性形成該等光學連接；在熔合該等晶圓上之該等光學連接及該等電氣連接之前平坦化且清潔該等晶圓之該等結合表面； 在熔合該等晶圓上之該等光學連接及該等電氣連接之前移除該等晶圓中之一者之一磊晶生長基板。
  10. 如請求項1之方法，其中該等介電中間結合層充當該兩個晶圓之間的一結合劑。
  11. 如請求項10之方法，其中該等介電中間結合層係由氧化矽、氮化矽或氧化矽及氮化矽兩者構成，氧化矽、氮化矽或氧化矽及氮化矽兩者中之每一者係在該等介電中間結合層之選定區中。
  12. 如請求項1之方法，其中該等介電中間結合層之厚度實質上等於該等電氣連接之高度。
  13. 如請求項1之方法，其中將該等光學連接形成為具有高於該等介電中間結合層之該折射率之一折射率的該等介電中間結合層之離散區。
  14. 如請求項13之方法，其中該介電中間結合層係氧化矽。
  15. 如請求項13之方法，其中該等介電中間結合層係氧化矽層且該等光學連接係氮化矽。
  16. 如請求項13之方法，其中使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層在該兩個晶圓之金屬觸點之頂部上形成該等電氣連接，且其中將該等光學連接散置於該等電氣連接之間以跨越該等介電中間結合層形成一均勻圖案。
  17. 如請求項13之方法，其中使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層在該兩個晶圓之金屬觸點之頂部上形成該等電氣連接，且其中將該等 電氣連接及該等光學連接兩者嵌入於該等介電中間結合層內以形成對準至跨越該等介電中間結合層之同一圖案且亦相對於該等對準標記對準之該等電氣連接及該等光學連接之散置陣列。
  18. 如請求項9之方法，其中自由鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)組成之該群組選擇該等電氣連接，該等介電中間結合層係氧化矽層，該等光學連接係氮化矽，且使用該兩個晶圓之該等介電中間結合層之該等表面之化學機械拋光(CMP)來將該晶圓平坦化進行至足以允許該等晶圓之該等經平坦化表面在接觸時均勻熔合之一表面粗糙度。
  19. 如請求項18之方法，其中控制該平坦化以避免過量的拋光不足或拋光過度且維持該等電氣連接之一表面稍微低於該等介電中間結合層之該等經平坦化表面。
  20. 如請求項19之方法，其中該等結合表面之該清潔包含擦洗該等經拋光之晶圓表面以移除該平坦化所形成之碎屑。
  21. 如請求項19之方法，其中該晶圓清潔包含在RCA(H2O：H2O2：NH4OH)溶液中清潔該等晶圓，其中依據欲結合之該等晶圓之該表面而調整該RCA(H2O：H2O2：NH4OH)溶液之比。
  22. 如請求項9之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接，且其中將該兩個晶圓對準至小於該等電氣連接及該等光學連接之較小直徑的10% 內。
  23. 如請求項9之方法，其中該晶圓清潔包括在RCA(H2O：H2O2：NH4OH)溶液中清潔該等晶圓，其中依據該等晶圓之該所形成之異質材料表面而調整該RCA(H2O：H2O2：NH4OH)溶液之比，將該等晶圓浸漬於具有依據該等晶圓之該等所形成之異質材料表面而調整之稀釋比之一經高度稀釋HF水溶液中，且藉由用經選定以跨越該等晶圓之該所形成之異質材料表面達成均勻活化之該電漿類型以一反應離子蝕刻(RIE)模式使該等晶圓結合表面經受氧(O)、氮(N)及/或氬(Ar)電漿處理來執行結合表面去氧及活化，後續接著使該等晶圓相對於彼此對準且使其各別結合表面接觸以用於熔合。
  24. 如請求項23之方法，其中在一真空中於升高之溫度下且於均勻壓力下在與該等結合表面相對之該兩個晶圓之側上執行該介電中間結合層熔合步驟。
  25. 如請求項24之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接，且其中在該兩個晶圓對準至小於該等電氣連接及該等光學連接之該較小直徑的10%內之情形下執行該熔合。
  26. 如請求項23之方法，其中將該等光學連接形成為具有高於該等介電中間結合層之該折射率之一折射率的該等介電中間結合層之離散區，且其中該等介電中間結合層之該熔合充當該兩個晶圓之間的一結合劑。
  27. 如請求項23之方法，其中該等介電中間結合層充當該兩 個晶圓之間的一結合劑，且熔合包括一結合後退火以進一步加強在該兩個晶圓之該等相對結合表面上之該等介電中間結合層之該熔合。
  28. 如請求項9之方法，其中使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層在該兩個晶圓之金屬觸點之頂部上形成該等電氣連接，其中自由鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)組成之該群組選擇該等電氣連接，且在足以造成跨越該兩個晶圓之該等相對結合表面之該等電氣連接之該熔合的升高之溫度下將該等晶圓退火。
  29. 如請求項9之方法，其中使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層在該兩個晶圓之金屬觸點之頂部上形成該等電氣連接，其中自由鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)組成之該群組選擇該等電氣連接，且將該等晶圓加熱以造成跨越該兩個晶圓之該等相對結合表面之該等電氣連接之一初始熔合，由驅動穿過該等經部分熔合之電氣連接之一電流造成該等電氣連接中之至少某些電氣連接之完全熔合。
  30. 如請求項9之方法，其中在該兩個晶圓之該結合之前執行該晶圓磊晶生長基板移除以允許進一步處理彼晶圓之曝露表面以在彼基板側之曝露表面上刻劃光子元件及電氣觸點。
  31. 如請求項9之方法，其中使用一雷射剝離程序、一磊晶 剝離程序或一化學機械拋光剝離程序來執行該晶圓磊晶生長基板移除。
  32. 如請求項9之方法，其中該熔合包括使用局部化快速熱掃描之一結合後退火以進一步加強該兩個晶圓之該等相對結合表面上之該等介電中間結合層及該等電氣連接之該熔合，藉此增強該介電中間結合層熔合及該電氣連接熔合。
  33. 如請求項32之方法，其中使用一光柵掃描式UV雷射束來執行該局部化快速熱掃描。
  34. 如請求項32之方法，其中使用該局部化快速熱掃描來減小該等經結合晶圓之差異熱膨脹係數不匹配之有害效應。
  35. 如請求項32之方法，其中該快速熱掃描提供充足局部熱以同時允許該磊晶基板移除、該介電中間結合層熔合、該電氣連接熔合且減小該差異熱膨脹係數不匹配之有害效應。
  36. 如請求項35之方法，其中將該局部化快速熱掃描用於兩個III-V族晶圓或一個III-V族晶圓與一個矽晶圓之結合。
  37. 如請求項1之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接。
  38. 如請求項1之方法，其中該等電氣連接之密度為至少每平方釐米三百萬個電氣連接。
  39. 一種用於結合半導體晶圓之方法，其包括：藉由以下步驟形成該等晶圓之結合表面以用於在該等經結合晶圓之 間傳送電氣信號及光學信號：在每一晶圓之一表面上形成一介電中間結合層，在該表面內嵌入光學連接及電氣連接兩者以分別用於光學信號及電氣信號之該傳送；熔合一晶圓上之該等光學連接與一第二晶圓上之該等光學連接、熔合一晶圓上之該等電氣連接與該第二晶圓上之該等電氣連接及熔合一晶圓上之該介電中間結合層與該第二晶圓上之該介電中間結合層以藉助該等晶圓之間的電氣連接及光學連接將該等晶圓結合在一起；該等半導體晶圓係光子晶圓，該等光子晶圓包含沈積於一磊晶生長基板上且經圖案化以刻劃包含大量光子元件之一陣列且進一步經圖案化以刻劃該陣列之晶粒邊界之多個III-V族材料層。
  40. 如請求項39之方法，其中自由氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)或矽(Si)組成之群組選擇該等光子晶圓中之每一者之該磊晶生長基板。
  41. 如請求項39之方法，其中該磊晶生長基板係矽、矽上GaN或碳化矽3C-SiC。
  42. 如請求項39之方法，按順序使用該方法而藉由以下步驟形成電氣信號及光信號兩者可透過其而傳播之一多薄光子晶圓堆疊：將該等光子晶圓中之一第一者結合至作為一寄主晶圓之一CMOS晶圓上，該CMOS晶圓包含一控制電路陣列且其電氣觸點與該陣列及裝置晶粒邊界相稱作為一寄主晶 圓，然後將至少一第二光子晶圓結合至該第一光子晶圓以與充當一寄主晶圓之該CMOS晶圓形成一堆疊，然後用一透明玻璃基板囊封該所形成之堆疊，或將大量該等光子晶圓按順序結合至該透明玻璃基板上以形成一光子晶圓堆疊且然後將該光子晶圓堆疊結合至該CMOS晶圓。
  43. 如請求項42之方法，其中將該等光學連接形成為具有高於該等介電中間結合層之該折射率之一折射率的該等介電中間結合層之離散區，且其中該等所形成之光學連接共同對準且與併入於該等經堆疊光子晶圓內之光提取構件進一步對準，或將該多晶圓堆疊之頂部表面之光入射路由至該堆疊之該等個別光子晶圓。
  44. 如請求項42之方法，其中自由使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層形成於該兩個晶圓之金屬觸點之頂部上之鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)組成之該群組選擇該等電氣連接，且其用以將電氣信號自該CMOS晶圓路由至該大量該等光子晶圓。
  45. 如請求項42之方法，其中該等半導體晶圓係包含沈積於一磊晶生長基板上且經圖案化以刻劃包含大量光子元件之一陣列且進一步經圖案化以刻劃該陣列之該等晶粒邊界之多個III-V族材料層之光子晶圓，且其中該介電中間結合層係氮化矽。
  46. 如請求項42之方法，其中該圖案化該等光子晶圓以刻劃 包含大量光子元件之一陣列且刻劃該陣列之該等晶粒邊界減小該等經結合晶圓之該熱膨脹係數之差異之不利效應。
  47. 如請求項42之方法，其中在兩個正交方向上穿過每一光子晶圓交叉蝕刻該光子晶圓之該等III-V族材料磊晶層以形成溝渠一直至其磊晶生長基板以弛鬆在該等光子晶圓內積累之應變。
  48. 如請求項47之方法，其中該等溝渠係在晶粒間邊界及元件間邊界上，且再填充該等溝渠。
  49. 如請求項48之方法，其中用金屬材料或介電材料再填充該等溝渠。
  50. 如請求項47之方法，其中應變積累之該弛鬆減輕該等光子晶圓在該等光子晶圓之該圖案化時弓彎之不利效應。
  51. 如請求項39之方法，其中在兩個正交方向上穿過每一光子晶圓交叉蝕刻該光子晶圓之該等III-V族材料磊晶層以形成溝渠一直至其磊晶生長基板以弛鬆在該等光子晶圓內積累之應變。
  52. 如請求項51之方法，其中該等溝渠係在晶粒間邊界及元件間邊界上，且再填充該等溝渠。
  53. 如請求項52之方法，其中用金屬材料或介電材料再填充該等溝渠。
  54. 如請求項51之方法，其中應變積累之該弛鬆減輕該等光子晶圓在該等光子晶圓之該圖案化時弓彎之該等不利效應。
  55. 如請求項39之方法，其中使用一雷射剝離程序、一磊晶剝離程序或一化學機械拋光剝離程序來執行該磊晶生長基板移除。
  56. 如請求項39之方法，其中該等電氣連接之密度為至少每平方釐米三百萬個電氣連接。
  57. 如請求項39之方法，其中各個光子元件具有10x10微米或更小之一尺寸。
  58. 一種用於結合經圖案化以刻劃多個陣列之矽半導體晶圓之方法，每一陣列形成一裝置晶粒且每一陣列包含大量元件，該方法包含：在每一晶圓之一表面上形成一介電中間結合層，在該表面內嵌入電氣連接以用於電氣信號之傳送；在該等晶圓中之每一者上提供對準標記以用於達成關於該等陣列之準確對準；在該等晶圓中之每一者上沈積該介電中間結合層；在該等介電中間結合層中與該等陣列實質上對準地選擇性形成該等電氣連接；在熔合該等晶圓上之該等介電中間結合層與該等電氣連接之前平坦化且清潔該等晶圓之結合表面；熔合一晶圓上之該等電氣連接與一第二晶圓上之該等電氣連接且熔合一晶圓上之該介電中間結合層與一第二晶圓上之該介電中間結合層以藉助該等晶圓之間的電氣連接將該等晶圓結合在一起；使用局部化快速熱掃描進行結合後退火以進一步加強 該兩個晶圓之該等相對結合表面上之該等介電中間結合層及該等電氣連接之該熔合，藉此增強該介電中間結合層熔合及該電氣連接熔合。
  59. 如請求項58之方法，其中使用一光柵掃描式UV雷射束來執行該局部化快速熱掃描。
  60. 如請求項59之方法，其中使用用於藉由固態擴散、共熔或瞬時液相等溫固化而熔合之至少一個層在該兩個晶圓之金屬觸點之頂部上形成該等電氣連接。
  61. 如請求項60之方法，其中自由鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)組成之群組選擇該等電氣連接。
  62. 如請求項60之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接，且其中選擇該等電氣連接之直徑以使其總計剖面面積不超過該晶圓之電氣連接結合面積之30%。
  63. 如請求項58之方法，其中該等介電中間結合層係由氧化矽、氮化矽或氧化矽及氮化矽兩者構成，氧化矽、氮化矽或氧化矽及氮化矽兩者中之每一者係在該等介電中間結合層之選定區中。
  64. 如請求項58之方法，其中該等介電中間結合層係氧化矽層。
  65. 如請求項58之方法，其中控制該平坦化以避免過量的拋光不足或拋光過度且維持該等電氣連接之表面稍微低於該等介電中間結合層之該等經平坦化表面。
  66. 如請求項58之方法，其中自由鎳(Ni)、錫(Sn)、銅(Cu)、 金(Au)、鍺(Ge)或銦(In)組成之該群組選擇該等電氣連接，該等介電中間結合層係氧化矽層，且使用該兩個晶圓之該等介電中間結合層之該等表面之化學機械拋光(CMP)來將該晶圓平坦化完成至足以允許該等晶圓之該等經平坦化表面在接觸時均勻熔合之一表面粗糙度。
  67. 如請求項66之方法，其中該等結合表面之清潔包括將該等晶圓浸漬於具有經調整以用於欲結合之該等晶圓之稀釋比之一經稀釋HF水溶液中，後續接著在RCA(H2O：H2O2：NH4OH)溶液中清潔該等晶圓。
  68. 如請求項66之方法，其中該等結合表面之該清潔進一步包含藉由用經選定以跨越欲結合之該等表面達成均勻活化之電漿類型以一反應離子蝕刻(RIE)模式使該晶圓結合表面經受氧(O)、氮(N)及/或氬(Ar)電漿處理來執行表面去氧及活化。
  69. 如請求項58之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接，且其中將該兩個晶圓對準至小於該等電氣連接之最小直徑的10%內。
  70. 如請求項58之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接。
  71. 如請求項58之方法，其中各個光子元件具有10x10微米或更小之一尺寸。
  72. 如請求項58之方法，其中該等電氣連接之密度為至少每平方釐米三百萬個電氣連接。
  73. 一種用於結合一III-V族半導體晶圓與一CMOS矽晶圓之 方法，其包含：藉由以下步驟在該等晶圓上形成結合表面以用於在該等經結合晶圓之間傳送電氣信號：在每一晶圓之一表面上形成一介電中間結合層，在該表面內嵌入多個電氣連接以分別用於電氣信號之該傳送；熔合一晶圓上之該等電氣連接與另一晶圓上之該等電氣連接及熔合一晶圓上之該介電中間結合層與另一晶圓上之該介電中間結合層以藉助該等晶圓之間的電氣連接將該等晶圓結合在一起。
  74. 如請求項73之方法，其進一步包括在該熔合之前平坦化該兩個晶圓之該等介電中間結合層之表面。
  75. 如請求項74之方法，其中該III-V族半導體晶圓係形成於經結合以作為一寄主晶圓(host wafer)之一磊晶生長基板上之至少一磊晶層中。
  76. 如請求項74之方法，其中該III-V族半導體晶圓係一光子晶圓，該光子晶圓包含沈積於一磊晶生長基板上且經交叉蝕刻以刻劃包含大量光子元件之一陣列且進一步經交叉蝕刻以刻劃該陣列之晶粒邊界之多個III-V族材料層。
  77. 如請求項76之方法，其中在兩個正交方向上穿過該光子晶圓交叉蝕刻該光子晶圓之該等III-V族材料磊晶層以形成溝渠一直至其磊晶生長基板。
  78. 如請求項77之方法，其中用金屬材料或介電材料再填充該等溝渠。
  79. 如請求項76之方法，其中該交叉蝕刻係在該熔合前實施。
  80. 如請求項76之方法，其中該磊晶生長基板係在該熔合之後使用一雷射剝離程序、一磊晶剝離程序或一化學機械拋光剝離程序被移除。
  81. 如請求項74之方法，其中該介電中間結合層經選擇以具有介於該兩個晶圓之該等熱膨脹係數之間的一熱膨脹係數。
  82. 如請求項81之方法，其中該等介電中間結合層之厚度實質上等於該等晶圓之表面上方之該等電氣連接之高度。
  83. 如請求項81之方法，其中控制該平坦化以提供該等電氣連接之一表面，該等電氣連接之該表面稍微低於該等介電中間結合層之該等經平坦化表面。
  84. 如請求項76之方法，其中各個光子元件具有10x10微米或更小之一尺寸。
  85. 如請求項73之方法，其中該等電氣連接之密度為至少每平方釐米三百萬個電氣連接。
  86. 一種用於結合第一及第二半導體晶圓之方法，其包含：藉由以下步驟在該第一及第二晶圓上形成結合表面以用於在該等經結合晶圓之間傳送電氣信號：在每一晶圓之一表面上形成一介電中間結合層，在該表面內嵌入多個電氣連接以分別用於電氣信號之該傳送；熔合該第一晶圓上之該等電氣連接與該第二晶圓上之 該等電氣連接及熔合該第一晶圓上之該介電中間結合層與該第二晶圓上之該介電中間結合層以藉助該等晶圓之間的電氣連接將該等晶圓結合在一起。
  87. 如請求項86之方法，其中該等電氣連接之密度為至少每平方釐米一百萬個電氣連接。
  88. 如請求項86之方法，其中該等電氣連接之密度為至少每平方釐米三百萬個電氣連接。
TW101116546A 2011-05-10 2012-05-09 併入電氣及光學連接之半導體晶圓結合 TWI591735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161484563P 2011-05-10 2011-05-10
US13/463,130 US8912017B2 (en) 2011-05-10 2012-05-03 Semiconductor wafer bonding incorporating electrical and optical interconnects

Publications (2)

Publication Number Publication Date
TW201301410A TW201301410A (zh) 2013-01-01
TWI591735B true TWI591735B (zh) 2017-07-11

Family

ID=46085705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116546A TWI591735B (zh) 2011-05-10 2012-05-09 併入電氣及光學連接之半導體晶圓結合

Country Status (7)

Country Link
US (2) US8912017B2 (zh)
EP (1) EP2707930A1 (zh)
JP (1) JP6177766B2 (zh)
KR (1) KR101970643B1 (zh)
CN (2) CN106935489B (zh)
TW (1) TWI591735B (zh)
WO (1) WO2012154589A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI882786B (zh) * 2023-05-05 2025-05-01 大陸商上海顯耀顯示科技有限公司 微ｌｅｄ顯示面板

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271207A9 (en) * 2011-01-29 2017-09-21 International Business Machines Corporation Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
US8563396B2 (en) 2011-01-29 2013-10-22 International Business Machines Corporation 3D integration method using SOI substrates and structures produced thereby
US8513128B2 (en) * 2011-06-17 2013-08-20 United Microelectronics Corp. Poly opening polish process
CN104508815B (zh) * 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US9099381B2 (en) 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
WO2014144993A1 (en) 2013-03-15 2014-09-18 Ostendo Technologies, Inc. Enhanced performance active pixel array and epitaxial growth method for achieving the same
CN103280502B (zh) * 2013-05-23 2016-12-28 安徽三安光电有限公司 发光器件及其制作方法
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
JP6385727B2 (ja) * 2014-06-13 2018-09-05 株式会社ディスコ 貼り合わせウェーハ形成方法
US9379159B2 (en) * 2014-10-15 2016-06-28 Omnivision Technologies, Inc. Method of fabricating multi-wafer image sensor
FR3028050B1 (fr) * 2014-10-29 2016-12-30 Commissariat Energie Atomique Substrat pre-structure pour la realisation de composants photoniques, circuit photonique et procede de fabrication associes
US10852492B1 (en) 2014-10-29 2020-12-01 Acacia Communications, Inc. Techniques to combine two integrated photonic substrates
JP6313189B2 (ja) * 2014-11-04 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
US10527871B2 (en) * 2015-03-16 2020-01-07 California Institute Of Technology Differential ring modulator
US10551715B2 (en) 2015-05-22 2020-02-04 California Institute Of Technology Optical ring modulator thermal tuning technique
US9874693B2 (en) 2015-06-10 2018-01-23 The Research Foundation For The State University Of New York Method and structure for integrating photonics with CMOs
CN108352393B (zh) 2015-07-23 2022-09-16 光程研创股份有限公司 高效宽光谱传感器
US10177127B2 (en) * 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10032757B2 (en) 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US11609427B2 (en) 2015-10-16 2023-03-21 Ostendo Technologies, Inc. Dual-mode augmented/virtual reality (AR/VR) near-eye wearable displays
CN106611756A (zh) 2015-10-26 2017-05-03 联华电子股份有限公司 晶片对晶片对接结构及其制作方法
US10025029B2 (en) 2015-10-28 2018-07-17 International Business Machines Corporation Integration of bonded optoelectronics, photonics waveguide and VLSI SOI
US11106273B2 (en) 2015-10-30 2021-08-31 Ostendo Technologies, Inc. System and methods for on-body gestural interfaces and projection displays
US10078183B2 (en) 2015-12-11 2018-09-18 Globalfoundries Inc. Waveguide structures used in phonotics chip packaging
US10345594B2 (en) 2015-12-18 2019-07-09 Ostendo Technologies, Inc. Systems and methods for augmented near-eye wearable displays
US10578882B2 (en) * 2015-12-28 2020-03-03 Ostendo Technologies, Inc. Non-telecentric emissive micro-pixel array light modulators and methods of fabrication thereof
US20180031763A1 (en) * 2016-03-15 2018-02-01 Sutherland Cook Ellwood, JR. Multi-tiered photonic structures
US11000915B2 (en) * 2016-03-31 2021-05-11 Texas Instruments Incorporated Stabilized transient liquid phase metal bonding material for hermetic wafer level packaging of MEMS devices
US10353203B2 (en) 2016-04-05 2019-07-16 Ostendo Technologies, Inc. Augmented/virtual reality near-eye displays with edge imaging lens comprising a plurality of display devices
US10453431B2 (en) 2016-04-28 2019-10-22 Ostendo Technologies, Inc. Integrated near-far light field display systems
US10522106B2 (en) 2016-05-05 2019-12-31 Ostendo Technologies, Inc. Methods and apparatus for active transparency modulation
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US10546836B2 (en) * 2016-09-22 2020-01-28 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
US10811305B2 (en) * 2016-09-22 2020-10-20 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management, and thermal management
US10467952B2 (en) * 2016-10-12 2019-11-05 Shaoher Pan Integrated light-emitting diode arrays for displays
US11287563B2 (en) 2016-12-01 2022-03-29 Ostendo Technologies, Inc. Polarized light emission from micro-pixel displays and methods of fabrication thereof
WO2018102955A1 (en) * 2016-12-05 2018-06-14 Goertek.Inc Micro laser diode display device and electronics apparatus
CN109906518B (zh) * 2016-12-05 2022-07-01 歌尔股份有限公司 微激光二极管转移方法和微激光二极管显示装置制造方法
DE102016124646A1 (de) 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
CN110494983B (zh) * 2017-03-16 2023-09-15 美商艾德亚半导体科技有限责任公司 直接键合的led阵列和应用
US10224312B1 (en) 2017-05-23 2019-03-05 National Technology & Engineering Solutions Of Sandia, Llc Via configuration for wafer-to-wafer interconnection
JP6899293B2 (ja) * 2017-09-13 2021-07-07 株式会社ディスコ 積層ウェーハの製造方法
US10840264B2 (en) 2017-09-28 2020-11-17 International Business Machines Corporation Ultra-thin-body GaN on insulator device
US10584027B2 (en) * 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
US11865829B2 (en) 2018-01-15 2024-01-09 Sony Corporation Functional element and method of manufacturing functional element, and electronic apparatus
DE102018103431A1 (de) 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
US10429582B1 (en) 2018-05-02 2019-10-01 Globalfoundries Inc. Waveguide-to-waveguide couplers with multiple tapers
FR3082354B1 (fr) * 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
CN115188731B (zh) * 2018-06-29 2025-03-11 长江存储科技有限责任公司 半导体结构及其形成方法
US10436982B1 (en) 2018-07-18 2019-10-08 Globalfoundries Inc. Waveguide bends with field confinement
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US10847569B2 (en) * 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
US10797009B1 (en) * 2019-07-09 2020-10-06 Mikro Mesa Technology Co., Ltd. Method for transferring micro device
CN110634897B (zh) * 2019-09-05 2021-09-14 成都微光集电科技有限公司 一种背照式近红外像素单元及其制备方法
US11011669B2 (en) 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
KR102273917B1 (ko) 2019-10-15 2021-07-07 주식회사 썬다이오드코리아 마이크로 디스플레이의 화소 및 이의 제조방법
US11257933B2 (en) * 2019-12-19 2022-02-22 Institute of Microelectronics, Chinese Academy Semiconductor device and method for manufacturing the same
CN111399116A (zh) * 2020-04-24 2020-07-10 罕王微电子（辽宁）有限公司 一种堆叠式光波导结构及制备方法
US11340512B2 (en) * 2020-04-27 2022-05-24 Raytheon Bbn Technologies Corp. Integration of electronics with Lithium Niobate photonics
US11721637B2 (en) 2020-05-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning a transparent wafer to form an alignment mark in the transparent wafer
CN111916415A (zh) * 2020-06-17 2020-11-10 山东大学 一种基于激光加工的SiC热沉及其制备方法
WO2022076894A1 (en) * 2020-10-08 2022-04-14 Avicenatech Corp. Integration of oe devices with ics
EP4020036A1 (en) * 2020-12-23 2022-06-29 EFFECT Photonics B.V. An environmentally protected photonic integrated circuit
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
WO2022161427A1 (zh) * 2021-02-01 2022-08-04 北京与光科技有限公司 光学器件的制备方法和光学器件
US20220336405A1 (en) * 2021-04-15 2022-10-20 Apple Inc. Method of Fine Pitch Hybrid Bonding with Dissimilar CTE Wafers and Resulting Structures
US20230369532A1 (en) * 2022-05-16 2023-11-16 Applied Materials, Inc. Stress relaxation trenches for gallium nitride microled layers on silicon substrates
US20240014176A1 (en) * 2022-07-05 2024-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3d semiconductor structure for wide-bandgap semiconductor devices
US12340627B2 (en) 2022-09-26 2025-06-24 Pison Technology, Inc. System and methods for gesture inference using computer vision
US12366923B2 (en) 2022-09-26 2025-07-22 Pison Technology, Inc. Systems and methods for gesture inference using ML model selection
US12366920B2 (en) 2022-09-26 2025-07-22 Pison Technology, Inc. Systems and methods for gesture inference using transformations
CN116914061B (zh) * 2023-09-12 2024-01-23 晶能光电股份有限公司 MicroLED显示组件及其制备方法
US12502110B2 (en) 2023-10-24 2025-12-23 Pison Technology, Inc. Systems and methods for determining physiological state based on surface biopotentials
US20250231342A1 (en) * 2024-01-11 2025-07-17 Tokyo Electron Limited Device fabrication methods with ion beam processing

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423613B1 (en) * 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
AU2003210652A1 (en) * 2002-01-24 2003-09-02 Massachusetts Institute Of Technology A method and system for magnetically assisted statistical assembly of wafers
US20030186521A1 (en) 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7203387B2 (en) * 2003-09-10 2007-04-10 Agency For Science, Technology And Research VLSI-photonic heterogeneous integration by wafer bonding
US7477669B2 (en) 2003-10-24 2009-01-13 Pioneer Corporation Semiconductor laser device and method of manufacturing the same
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
CN101081485A (zh) * 2006-05-31 2007-12-05 住友电气工业株式会社 表面处理方法、氮化物晶体衬底、半导体器件和制造方法
US20080087875A1 (en) * 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US7504200B2 (en) * 2007-02-02 2009-03-17 Konica Minolta Medical & Graphic, Inc. Photothermographic material
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7623560B2 (en) 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
JP4555880B2 (ja) * 2008-09-04 2010-10-06 株式会社沖データ 積層半導体発光装置及び画像形成装置
US7927909B2 (en) 2009-05-01 2011-04-19 Sharp Laboratories Of America, Inc. Germanium film optical device fabricated on a glass substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI882786B (zh) * 2023-05-05 2025-05-01 大陸商上海顯耀顯示科技有限公司 微ｌｅｄ顯示面板

Also Published As

Publication number Publication date
CN106935489A (zh) 2017-07-07
WO2012154589A1 (en) 2012-11-15
US9306116B2 (en) 2016-04-05
CN106935489B (zh) 2021-03-12
JP6177766B2 (ja) 2017-08-09
KR101970643B1 (ko) 2019-04-19
EP2707930A1 (en) 2014-03-19
CN103650266B (zh) 2017-05-31
KR20140045381A (ko) 2014-04-16
US8912017B2 (en) 2014-12-16
US20120288995A1 (en) 2012-11-15
US20150072450A1 (en) 2015-03-12
JP2014523632A (ja) 2014-09-11
TW201301410A (zh) 2013-01-01
CN103650266A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
TWI591735B (zh) 併入電氣及光學連接之半導體晶圓結合
US12166024B2 (en) Direct-bonded LED arrays drivers
KR101911580B1 (ko) 반도체 장치를 지지 기판에 접착시키는 방법
US9478707B2 (en) Method of manufacturing structures of LEDs or solar cells
JP2019114804A (ja) 支持基板に接合された発光デバイス
JP2014515559A (ja) 発光デバイスを支持基板に取り付ける方法
US20240097087A1 (en) Method of Transferring Patterned Micro-LED Die onto a Silicon Carrier for Wafer-to-Wafer Hybrid Bonding to a CMOS Backplane
TWI536600B (zh) 半導體發光裝置及其製造方法
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
HK1235546A (zh) 包含電和光學互連的半導體晶片接合
HK1235546A1 (zh) 包含電和光學互連的半導體晶片接合
HK1235546B (zh) 包含电和光学互连的半导体晶片接合
CN117157749A (zh) 具有不同cte晶片的精细间距混合键合的方法及所得结构
HK1194868A (zh) 包含電和光學互連的半導體晶片接合
HK1194868B (zh) 包含電和光學互連的半導體晶片接合
US20250301825A1 (en) Method of manufacturing optoelectronic devices
WO2025080984A1 (en) Wafer-scale separation and transfer of gan material

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees