TWI590405B - 用於無核心封裝體與嵌入式互連橋接封裝體之雙面阻焊層及其製程方法 - Google Patents

Description

用於無核心封裝體與嵌入式互連橋接封裝體之雙面阻焊層及其製程 方法 發明領域

本發明之實施例一般係關於封裝體基板。尤其是，本發明之實施例係關於無核心封裝體基板以及具有藉由雙面阻焊層而廣泛地變化C4間距之基板封裝體及其製程方法。

發明背景

無核心封裝體基板是用於現代化電子裝置，例如，積體電路晶模之重要構件。無核心封裝體基板互連積體電路晶模至電路板並且協助減低全部的封裝體組件高度。通常，積體電路晶模直接地架置在封裝體基板上。因此，封裝體基板是需要匹配於積體電路晶模之精細接觸排列。最近的技術進展已開發封裝體基板，其是匹配於積體電路晶模之精細接觸排列。

依據本發明之一實施例，係特地提出一種封裝體基 板，其包括：一堆積結構，其包括至少一絕緣層、至少一通孔、及至少一導電層；在該堆積結構之一第一面上的第一複數個接觸墊；在相對於該第一面的該堆積結構之一第二面上的第二複數個接觸墊；在該第一面上之一第一阻焊層；以及在該第二面上之一第二阻焊層，該等第一和第二阻焊層分別地覆蓋該堆積結構之該等第一和第二面的所有曝露表面。

100A‧‧‧無核心封裝體基板

100B‧‧‧無核心封裝體基板

102‧‧‧堆積結構

104A-D‧‧‧絕緣層

106‧‧‧導電層

108‧‧‧通孔

110‧‧‧底面

112‧‧‧頂面

114‧‧‧底部阻焊層

116‧‧‧頂部阻焊層

117‧‧‧頂部表面

118A‧‧‧第一底部表面修飾

118B‧‧‧第二底部表面修飾

120A‧‧‧第一頂部表面修飾

120B‧‧‧第二頂部表面修飾

122A‧‧‧寬接觸墊

122B‧‧‧窄接觸墊

124A‧‧‧頂部接觸墊

124B‧‧‧頂部接觸墊

126‧‧‧嵌入式裝置

202‧‧‧裝置構件

204‧‧‧主動/被動裝置構件

206‧‧‧SLI結構

208A-208C‧‧‧互連

302‧‧‧暫時基板

304‧‧‧多層結構

304A‧‧‧底部層

304B‧‧‧中間層

304C‧‧‧頂部層

304X‧‧‧寬多層結構

304Y‧‧‧窄多層結構

306‧‧‧樣型化乾膜阻止層

308‧‧‧開孔

314‧‧‧開孔

316‧‧‧開孔

318‧‧‧凹袋

401‧‧‧其餘結構

402‧‧‧頂部表面

403‧‧‧平坦化結構

404‧‧‧開孔

500‧‧‧無核心封裝體基板

502‧‧‧暫時保護層

504‧‧‧暫時保護層

600‧‧‧計算系統

602‧‧‧電路板

604‧‧‧處理器

606‧‧‧通訊晶片

700‧‧‧無核心封裝體基板

702‧‧‧無核心封裝體基板

704‧‧‧底面

706‧‧‧頂面

708‧‧‧單一阻焊層

710‧‧‧接觸墊

712‧‧‧接觸墊

714‧‧‧絕緣層

716‧‧‧通孔

718‧‧‧導電層

圖1A例示依據本發明一實施例之一無核心封裝體基板的剖視圖。

圖1B例示依據本發明一實施例，在無核心封裝體基板之各面上具有不同寬度的接觸墊之一無核心封裝體基板的剖視圖。

圖2例示依據本發明一實施例，包含一無核心封裝體基板之一封裝體組件的剖視圖。

圖3A-3I例示依據本發明一實施例，在移除一暫時基板之前藉由形成一底部阻焊層而形成一無核心封裝體基板之方法的剖視圖。

圖4A-4H例示依據本發明一實施例，在移除一暫時基板之後藉由形成一底部阻焊層而形成一無核心封裝體基板之方法的剖視圖。

圖5A-5G例示依據本發明一實施例，形成一厚的表面修飾於具有一嵌入式矽橋接之一無核心封裝體基板的接觸墊上之方法的剖視圖。

圖6例示藉由本發明一實行例而實行之一計算系 統。

圖7例示一習見的無核心封裝體基板。

較佳實施例之詳細說明

具有雙阻焊層之無核心封裝體基板及其製程方法被揭示。本發明之實施例係對於特定細節而說明，以便提供本發明之完全的了解。一般熟習本技術者應了解，本發明實施例可實行而不需這些特定細節。在其它情況下，習知的半導體處理程序不被說明特定細節，以免非必要地混淆本發明之實施例。另外地，展示於圖形中之各種實施例是例示之代表並且是不必定得依其尺度而繪製。

本發明實施例是針對具有雙阻焊層之無核心封裝體基板及其製程方法。在本發明一實施例中，該無核心封裝體基板包含一堆積結構以及頂部和底部接觸墊。該等頂部接觸墊係形成在該無核心封裝體基板之一頂面上，並且該等底部接觸墊係形成在該無核心封裝體基板之一底面上。在一實施例中，頂部和底部表面修飾係分別地形成在該頂部和該底部接觸墊上。該無核心封裝體基板進一步地包含係配置在該頂面上之一頂部阻焊層、以及係配置在該底面上之一底部阻焊層。因此，該無核心封裝體基板具有在該等頂部和底面兩者上之一阻焊層。

該等頂部和底部阻焊層藉由允許主動/被動裝置構件之整合於無核心封裝體基板之兩面上，而增強裝置性能。另外地，該等頂部和底部阻焊層將藉由最小化在無核 心封裝體基板之兩面上的焊料殘渣之形成而減低墊對墊橋接之發生。進一步地，該等頂部和底部阻焊層藉由致能將形成在安置於無核心封裝體基板上之接觸墊上的不同表面修飾厚度，而允許有選擇性之表面修飾電鍍厚度的調整。

習見的無核心封裝體基板之一範例係例示於圖7中。一習見的無核心封裝體基板700包含一無核心封裝體基板702和一單一阻焊層708。該單一阻焊層708係配置在無核心封裝體基板702之一頂面706上。習見的無核心封裝體基板700不具有在一底面704上之一阻焊層。該阻焊層708致能配置在頂面706上之接觸墊被形成具有窄寬度以耦合至精細間距裝置構件。因此，一習見的無核心封裝體基板700僅有一面可與精細間距裝置構件整合。

圖1A例示依據本發明實施例而具有雙阻焊層之一無核心封裝體基板100A。為清楚之目的，於圖1A中之例示展示一整個無核心封裝體基板100A之一部份的一特寫圖。該無核心封裝體基板100A包含一堆積結構102，其含有絕緣層104和導電層106之一交錯排列。導電層106係可以藉由通孔108穿透絕緣層104而電氣地彼此耦合。在實施例中，該堆積結構102不包含由不同於堆積結構102之絕緣層104和導電層106之材料所形成的一加強核心。

在一實施例中，該堆積結構102具有一頂面112以及相對於該頂面112之一底面110。該頂面112可以是堆積結構102之一控制式崩潰晶片連接(C4)面，其構成與一裝置構件(例如，一積體電路晶模)之電氣連接。在一實施 例中，該底面110可以是堆積結構102之一第二位準互連(SLI)面，其構成與至少一第二位準互連之電氣連接，例如，一插入物以及一印刷電路板(PCB)。

無核心封裝體基板100A進一步包含頂部接觸墊124和底部接觸墊122。該等頂部接觸墊124是配置在堆積結構102之頂面112上，並且該等底部接觸墊122是配置在堆積結構102之底面110上。該等頂部和底部接觸墊124和122可以電氣地耦合無核心封裝體基板100A至裝置構件及/或第二位準互連。在實施例中，該等頂部接觸墊124是藉由堆積結構102之導電層106和通孔108而電氣地耦合至該等底部接觸墊122。

在實施例中，表面修飾是配置在頂部和底部接觸墊124和122之曝露表面上。該表面修飾可以鈍化該等接觸墊之曝露表面以防止該等接觸墊之氧化。在一實施例中，一頂部表面修飾120係可以配置在該等頂部接觸墊124上，並且一底部表面修飾118係可以配置在該等底部接觸墊122上。在實施例中，該等頂部和底部表面修飾120和118是由實質上不妨礙電氣信號分別地流動進入和流出頂部和底部接觸墊124和122之一導電材料所形成。例如，表面修飾120和118可以是由一金屬所形成，例如，鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、以及其組合。在一實施例中，表面修飾120和118是由一Ni層以及在Ni層頂部上之一金鈀合金(PdAu)層所形成。

依據本發明實施例，無核心封裝體基板100A進 一步地包含一頂部阻焊層116和一底部阻焊層114。在一實施例中，該頂部阻焊層116係配置在頂面112上，並且該底部阻焊層114係配置在底面110上。該等阻焊層116和114可以在互連結構形成的期間藉由驅除焊料為基礎之材料以及阻止殘渣(例如，焊料凸起)餘留在阻焊表面上而防止墊對墊橋接。阻止焊料殘渣之形成允許較窄接觸墊之形成以供用於電氣耦合至具有精細間距接觸排列之主動/被動構件。窄接觸墊致能具有精細間距之接觸排列的形成。因此，該等頂部和底部阻焊層116和114可以允許精細間距接觸排列分別地形成於該等頂部和底面112和110之兩者上。

例如，如展示於圖1A中，底部接觸墊122可以包含寬接觸墊122A和窄接觸墊122B。該等寬接觸墊122A係可以形成而具有接觸間距以適當地用於與具有寬接觸間距之SLI結構(例如，一PCB或一插入物)的互連。該等窄接觸墊122B係可以形成而具有一接觸間距以適當地供用於與裝置構件(例如，一積體電路晶模)之互連。間距需求實質上可能支配接觸墊寬度之限制。因此，寬和窄接觸墊122A和122B之寬度可依據間距需求而變化。在一實施例中，該等寬接觸墊122A之寬度是至少3倍地較寬於該等窄接觸墊122B之寬度。在一實施例中，該等寬接觸墊122A之寬度範圍是自300至400μm並且該等窄接觸墊122B之寬度範圍是自80至100μm。在一實施例中，該等寬接觸墊122A之間距範圍是自600至800μm並且該等窄接觸墊122B之間距範圍是自160至200μm。

頂部接觸墊124也可以包含寬接觸墊124A和窄接觸墊124B，如展示於圖1B中之無核心封裝體基板100B的範例。為清楚之目的，圖1B中之例示展示一整個無核心封裝體基板100B之一部份的特寫圖。該等寬接觸墊124A可以具有適當地供用於耦合至裝置構件(例如，積體電路晶模)之一寬度和一接觸間距。在一實施例中，該等寬接觸墊124A之接觸間距對應於標準中央處理單元(CPU)凸起間距。例如，在一實施例中，該等寬接觸墊124A之一間距是在120至130μm範圍並且一對應的寬度是在80至90μm之範圍。

無核心封裝體基板100B可以包含在堆積結構102內之一嵌入式裝置126。該嵌入式裝置126可以是由一矽材料、一有機材料、或一玻璃材料所形成之一嵌入式互連橋接。將一矽橋接嵌入在該堆積結構102之內可以致能該無核心封裝體基板100B適用於高帶寬應用。在一實施例中，該嵌入式裝置126互連一CPU至一精細間距裝置，例如，一記憶體晶片。該等窄接觸墊124B可以具有對應於記憶體晶片之精細接觸間距需求的一間距。在一實施例中，該等窄接觸墊124B具有在30至40μm之範圍的一寬度以及在50至60μm之範圍的一間距。

雖然圖1B例示在一無核心封裝體基板100B內之一嵌入式裝置126，本發明之實施例同樣也是可應用至核心封裝體基板。例如，本發明之實施例是可應用至具有一嵌入式裝置126之一核心封裝體基板而在頂面112上具有寬 和窄接觸墊124A和124B以及在底面110上具有寬和窄接觸墊122A和122B。該等頂部和底部阻焊層116和114係分別地形成在該等頂部和底面112、110上。核心封裝體基板包含配置在堆積結構102之內的一加強核心。

應了解，雖然圖1A和1B例示在無核心封裝體基板之各面上具有二個不同寬度的接觸墊，但實施例是不因而受此限定。例如，第一及/或第二接觸墊122、124可以包含三組或更多組的接觸墊，其中各組接觸墊具有一不同寬度。各組接觸墊可以包含係排列以對應於一特定接觸間距的一個或多個接觸墊。

圖2例示依據本發明實施例而包含無核心封裝體基板100B的一封裝體組件200。該無核心封裝體基板100B包含堆積結構102以及頂部和底部阻焊層116和114。在一實施例中，裝置構件202是耦合至無核心封裝體基板100B之頂面112。該等頂部接觸墊124可以藉由互連208A而電氣地耦合至裝置構件202。該裝置構件202可以是一積體電路晶模、一CPU、一記憶體晶片、及/或一圖形處理器。在一實施例中，至少一裝置構件202是一積體電路晶模，其是結合至無核心封裝體基板100B之覆晶基板。嵌入式裝置126係可以包含於無核心封裝體基板100B之堆積結構102中。在一實施例中，該裝置構件202是藉由窄接觸墊124B而電氣地耦合至該嵌入式裝置126。在一實施例中，頂部阻焊層116是配置在該裝置構件202和該堆積結構102之間。在一實施例中，該頂部阻焊層116係配置在各裝置構 件202的一整個晶模陰影區域之內(亦即，該等區域直接下面)。

在一實施例中，一SLI結構206係耦合至無核心封裝體基板100B之底面110。例如，該SLI結構206可以是任何適當的結構，但是不受限定於，一插入物或一電路板。無核心封裝體基板100B之寬接觸墊122A可以藉由互連208B而電氣地耦合至SLI結構206。依據本發明實施例，主動/被動裝置構件204也可耦合至無核心封裝體基板100B之底面110。無核心封裝體基板100B之窄接觸墊122B可以藉由互連208C而電氣地耦合至主動/被動裝置構件204。在一實施例中，該底部阻焊層114是配置在主動/被動裝置構件204和堆積結構102之間。該底部阻焊層114係可以配置在各主動/被動裝置構件204的一整個晶模陰影區域之內。該等互連208A-208C可以是由任何適當的互連材料所形成之任何適當的互連結構。在一實施例中，該等互連208A-208C是焊接凸起。

圖3A-3I例示依據本發明一實施例，在移除一暫時基板之前藉由形成一底部阻焊層之形成一無核心封裝體基板的方法。於圖3A中，一樣型化乾膜阻止(DFR)層306是啟始地形成於一暫時基板302上。在一實施例中，該暫時基板302是一堅硬載體基板。該暫時基板302依照何種結構可能形成而提供一堅硬基底。在一實施例中，該暫時基板302是包含多數個封裝體基板之一面板。例如，該暫時基板302可以是包含一NxN陣列的封裝體基板之一面板。 該暫時基板302係可以由任何習知的加強核心而形成。例如，該暫時基板302可以由配置在一對釋放層以及在該等釋放層之頂部上的一對金屬箔片層之間的一加固絕緣層所形成。

在實施例中，樣型化DFR層306曝露暫時基板302之一頂部表面303的部份。頂部表面303之曝露部份允許結構形成在暫時基板302上。樣型化DFR層306係可以藉由首先在暫時基板302上壓層一DFR層並且隨後樣型化該DFR層以形成開孔308而形成。在一實施例中，該等開孔308係藉由任何習見的曝露和處理程序而形成，其中曝露至電磁輻射交互鏈接該DFR膜以及一處理器移除該DFR膜之未曝露區域。

接著，於圖3B中，多層結構304係形成於暫時基板302上之開孔308內。在一實施例中，各個多層結構304是由三個層所形成：一底部層304A、一中間層304B、以及一頂部層304C。在實施例中，各個多層結構304之頂部層304C稍後被使用以形成底部接觸墊122。在一實施例中，該頂部層304C是由設計以供使用作為底部接觸墊122之一導電材料所形成。例如，該頂部層304C係可以由一金屬所形成，例如銅。在一實施例中，該底部層304A是由如在暫時基板302中金屬箔片之一相同材料所形成。例如，該底部層304A係可以由銅而形成。在一實施例中，該底部層304A和該頂部層304C是由相同導電材料所形成。於一特定實施例中，該底部層304A和該頂部層304C是由銅所 形成。在實施例中，該中間層304B是配置在該等底部和頂部層304A和304C之間。該中間層304B係可以由不同於該等底部和頂部層304A和304C的一材料所形成。在一實施例中，該中間層304B可以是由相對於第一和第三層304A和304C而選擇性地被移除之一材料所形成。例如，該中間層304B係可以由鎳而形成。

多層結構304係可以藉由一序列之任何適當的沉積技術，例如，化學蒸氣沉積(CVD)或物理蒸氣沉積(PVD)而形成。在一實施例中，該等多層結構304係藉由啟始地沈積第一層304A在暫時基板302的頂部上以及樣型化之DFR層306而形成。接著，該第二層304B被沈積在第一層304A的頂部上。隨後，第三層304C係沈積在第二層304B之頂部上。一旦所有的三個層被沈積，接著DFR層306係與配置在DFR層306的頂部上之第一、第二、和第三層304A、304B、和304C之部份一起被移除。因此，如例示於圖3B中，該等多層結構304保持在暫時基板302上。

各個多層結構304係可以設計以具有一特定寬度和間距。在實施例中，多層結構304之寬度界定底部接觸墊122之寬度。該等多層結構304之間距也可以界定該等底部接觸墊122之間距。因此，該多層結構304之間距可以被設計而匹配於一電路板或一裝置構件之接觸間距。因此，各個多層結構304可以被設計而具有如於圖3B展示之寬或窄寬度。

於圖3B中，多層結構304包含寬多層結構304X 和窄多層結構304Y。在一實施例中，寬多層結構304X被形成以具有一寬度W1和一間距P1。寬度W1和間距P1可以對應於一SLI結構(例如，一PCB)之接觸排列。因此，在一實施例中，寬多層結構304X具有範圍300至400μm之寬度W1以及範圍600-800μm之間距P1。依據本發明實施例，窄多層結構304Y係可以被形成以具有對應於主動/被動裝置構件(例如，記憶體晶片或磁感應器)之精細間距的寬度W2。此等裝置構件可能需要顯著地較窄於電路板之接觸間距的接觸間距。在一實施例中，各個窄多層結構304Y具有至少3倍較窄於各寬多層結構304X之寬度W2。於一特定實施例中，各個窄多層結構304Y具有80至100μm範圍之寬度W2和具有160至200μm範圍之間距P2。

於圖3C中，一底部阻焊層114接著藉由任何適當的疊層技術而形成在暫時核心302和多層結構304上之曝露表面，例如，但是不受限定於，絲網、噴塗、或真空壓層。在一實施例中，底部阻焊層114完全地覆蓋暫時核心302和多層結構304之曝露表面。在一實施例中，底部阻焊層114係形成至實質上足以電氣地隔離底部接觸墊122之各接觸墊的一厚度。例如，該底部阻焊層114係形成25至45μm範圍之一厚度。該底部阻焊層114係可以由一絕緣材料而形成，該絕緣材料對漿糊材料具有不良可濕性，亦即，排除或不與漿糊材料結合，例如，焊料漿糊。在一實施例中，該底部阻焊層114是由一聚合物所形成。在一實施例中，該底部阻焊層114是由一聚合物所形成，例如， 一環氧樹脂。進一步地，在一實施例中，該底部阻焊層114係形成如一光敏層，以至於該底部阻焊層114可以藉由光學平版印刷術而樣型化。於此一實施例中，該底部阻焊層114是由包含一感光性封裝體之一材料所形成。於一特定實施例中，該底部阻焊層114是由液體可光成像的焊料遮罩(LPSM)或乾膜可光成像的焊料遮罩(DFSM)所形成。

接著，於圖3D中，一最底部絕緣層104A係沈積在底部阻焊層114上，因而開始堆積結構102之形成。該最底部絕緣層104A係可以藉由任何適當的疊層技術(例如，真空疊層)而形成。在一實施例中，該最底部絕緣層104A不構成與堆疊結構304之頂部層304C的接觸。該最底部絕緣層104A係可以被形成以具有實質上足以防止在結構上面和最底部絕緣層104A下面之間的電氣干擾的一厚度t1。在一實施例中，該最底部絕緣層104A可以具有自35至55μm範圍之一厚度t1。在一實施例中，該最底部絕緣層104A是由具有一矽填料之一環氧樹脂為基礎的樹脂所形成以提供符合無核心封裝體基板之可靠度需求之適當的機械性質。於一特定實施例中，該最底部絕緣層104A是由味素(Ajinomoto)堆積膜(ABF)所形成。

隨後，於圖3E中，開孔314係可以形成於最底部絕緣層104A和底部阻焊層114中以曝露各個多層結構304之頂部層304C。該等開孔314係可以藉由任何適當的蝕刻技術(例如，雷射熔損)而形成。在一實施例中，如於圖3E之展示，藉由雷射熔損形成該等開孔314移除頂部層304C之 一部份。各開孔314允許一導電結構，例如，一通孔108，如展示於圖3F中，以連接至頂部層304C。

接著，於圖3F中，通孔108和一導電層106被形成。為了形成通孔108和導電層106，一DFR層係可以啟始地樣型化於最底部絕緣層104A之頂部上。該樣型化DFR層可以界定導電層106之橫向界線。隨後，一導電材料可以藉由一單一沉積處理程序而沈積在開孔314中和在該等DFR層之間。在一實施例中，導電材料係藉由無電式電鍍而沈積。一旦該導電材料沈積，則該DFR層被移除。配置在該DFR層之間和在該等開孔314之內的其餘導電材料可以形成該等通孔108和導電層106。

通孔108係可以形成在該開孔314之內，以至於各個多層結構304之頂部層304C係電氣地耦合至導電層106。該導電層106可以是用以引導電流經由堆積結構102的許多重新分配層之一者，如於圖3G之展示。該導電層106和通孔108係可以由任何導電材料所形成，例如，一金屬。在一實施例範例中，導電層106和通孔108是由銅所形成。

在上面圖3D-3F中所說明之步驟例示一半加成處理程序(SAP)。該SAP可以重複許多次以形成至少展示於圖3G中之堆積結構102。例示於圖3G中之堆積結構102是由四個SAP所形成。但是，替代之實施例可以使用較多或較少之SAP的疊代以依據本發明實施例而形成用於一無核心封裝體基板之堆積結構102。雖然圖3G未例示在堆積結 構102之內的一嵌入式裝置(例如，圖1B中之126)，其中一嵌入式裝置是形成在堆積結構102之內的實施例被仔細考慮。該嵌入式裝置126係可以形成在任何SAP疊代之前或之後的堆積結構102之內。在實施例中，該堆積結構102不包含一加強核心。

堆積結構102具有一頂面112和一底面110。導電層106可以是允許在頂部接觸墊124和底部接觸墊122之間之各種互連之重新分配層(亦即，多層結構304之頂部層304C)。在一實施例中，堆積結構102僅包含使用於形成堆積結構之唯一目的之材料。例如，堆積結構102可以包含用於屏障層、種子層之材料、以及使用以形成絕緣層104、導電層106、以及通孔108之任何其它相似材料。使用於加強堆積結構102的目的之其它材料是不包含於該堆積結構102中。例如，由玻璃纖維加固之預浸漬或任何其它適當的加強材料所形成之一加強結構，是不包含於堆積結構102中。在一實施例中，該堆積結構102是完全地僅由二種材料所形成：使用以形成絕緣層104之材料以及使用以形成導電層106和通孔108之材料。因此，在一特定實施例中，堆積結構102僅包含ABF和銅。

在實施例中，一最後的SAP形成頂部接觸墊124。該等頂部接觸墊124係可以配置在最頂部絕緣層104D之頂部上，以至於該等頂部接觸墊124是整體地在最頂部絕緣層104D之上面。該等頂部接觸墊124係耦合至通孔108和導電層106，因而電流可以流進和流出頂部接觸墊124。 在實施例中，堆積結構102之頂面112構成與裝置構件之電氣連接。因此，該等頂部接觸墊124可以被設計以具有匹配於裝置構件之精細接觸間距的寬度以及間距。例如，該等頂部接觸墊124可以具有在80至90μm之間的寬度以及在120至130μm之間的間距。雖然僅展示一頂部接觸寬度和間距，該等頂部接觸墊124可以包含如討論於圖1B中之寬和窄接觸墊。例如，該等頂部接觸墊124可以具有窄接觸墊，其具有30至40μm範圍之寬度以及50至60μm範圍之間距。該等頂部接觸墊124係可以由任何適當的導電材料而形成。在一實施例中，該等頂部接觸墊124是由一金屬所形成，例如，銅。

接著，於圖3H中，一頂部阻焊層116係形成於堆積結構102之頂面112上。頂部阻焊層116之形成可以是依據如底部阻焊層114之相同材料、技術以及厚度。在一實施例中，頂部阻焊層116是啟始地形成於最頂部絕緣層104D和頂部接觸墊124之曝露表面上。開孔316是隨後地形成於頂部阻焊層116中以藉由習知技術中之任何適當的曝露和發展技術而曝露頂部接觸墊124。開孔316允許互連結構，例如，焊接凸起，形成於該等開孔316之內。因此，該等互連結構可以允許該等頂部接觸墊124耦合至裝置構件，例如，圖2中之裝置構件202。頂部阻焊層116之其餘部份可以電氣地隔離頂部接觸墊124之各個接觸墊並且可以抵制在頂部接觸墊124之各個接觸墊之間的焊料殘渣之形成。

接著，依據本發明一實施例，於圖3I中，展示於圖3H中之暫時基板302，以及多層結構304之第一和第二層304A和304B被移除，因而形成具有雙阻焊層之一無核心封裝體基板300。在一實施例中，暫時基板302藉由相對於金屬箔片之釋放層以及暫時基板302之加固絕緣層選擇性地蝕刻而被移除。接著，該金屬箔片與多層結構304之第一層304A一起被移除。在一實施例中，該金屬箔片和該第一層304A是由相同材料所構成，例如，銅。因此，該金屬箔片和該第一層304A可以藉由選擇銅的一蝕刻劑而移除。在一實施例中，第二層304B防止蝕刻劑之進一步的蝕刻。因此，在一實施例中，第二層304B是一蝕刻停止層。第二層304B可以由鎳所形成。隨後，第二層304B是相對於第三層304C和底部阻焊層114而選擇性地被移除。因此，第三層304C可以保持作為在凹袋318之一底部的底部接觸墊122。該等凹袋318可以允許互連結構，例如，焊接凸起，以電氣地耦合至底部接觸墊122。該等互連結構可以耦合底部接觸墊122至裝置構件及/或電路板。

如於圖3I之展示，無核心封裝體基板300包含堆積結構102、底部阻焊層114、以及頂部阻焊層116。在一實施例中，該底部阻焊層114之一部份配置在底部接觸墊122的各個接觸墊和最底部絕緣層104A之間。該底部阻焊層114可以配置於該等底部接觸墊122和該最底部絕緣層104A之間之一整個距離。在一實施例中，該最底部絕緣層104A不與底部接觸墊122構成接觸。底部阻焊層114係可以 配置在底部複數個接觸墊122之壁面上。更進一步地，該底部阻焊層114也可以配置在底部接觸墊122之內部表面上。在一實施例中，底部阻焊層114是不形成於底部接觸墊122之外表面上。

圖4A-4H例示依據本發明一實施例，而在移除一暫時基板之後藉由形成一底部阻焊層以形成一無核心封裝體基板之方法。於圖4A-4H中使用以形成該無核心封裝體基板之技術和材料是相似於那些在上面圖3A-3I中所討論者。因此，技術和材料不是徹底地說明於圖4A-4H中例示之方法之討論。如果需要的話，此等材料和技術之詳細說明可以參考圖3A-3I所討論者。

於圖4A中，一樣型化DFR層306形成於一暫時基板302上。該樣型化DFR層306曝露暫時基板302的一頂部表面303之部份。頂部表面303之曝露部份允許結構形成於暫時基板302上。接著，如於圖4B之展示，底部接觸墊122係形成於暫時基板302之曝露部份上。各個接觸墊122可以設計以具有依據一電路板或一裝置構件之接觸間距的寬度。在一實施例中，底部接觸墊122包含寬接觸墊122A和窄接觸墊122B。該等寬接觸墊122A係可以形成以具有對應至一電路板(例如，一PCB)之寬接觸間距的一寬度W1。因此，在一實施例中，各寬接觸墊122A具有300至400μm範圍之寬度W1。依據本發明實施例，窄接觸墊122B係可以形成以具有匹配於主動/被動裝置構件(例如，記憶體晶片或磁感應器)之寬度W2。在一實施例中，各個窄接觸墊 122B具有較小於各寬接觸墊122A至少有5倍之寬度W2。於一特定實施例中，各個窄接觸墊122B具有40至60μm範圍之寬度W2。

接著，如於圖4C之展示，堆積結構102藉由疊代SAP而形成。堆積結構102是由通孔108、導電層106、以及絕緣層104A、104B、和104C所形成。一頂部和底部接觸墊124和122可以個別地形成於堆積結構之一頂部和底面112和110上。頂部接觸墊124可以形成於一最頂部絕緣層104C之一頂部表面上。

隨後，於圖4D中，一頂部阻焊層116被壓層於堆積結構102之一頂面112上。頂部阻焊層116具有一頂部表面402。開孔316隨後地被形成於頂部阻焊層116中以曝露頂部接觸墊124。在一實施例中，開孔316允許互連結構，例如，焊接凸起，形成於開孔316中。互連結構可以電氣地耦合該等頂部接觸墊124至裝置構件，例如，圖2中之裝置構件202。該頂部阻焊層116可以在互連結構形成的期間藉由排除焊料為基礎之材料而阻止在接觸墊124之間的橋接。

接著，於圖4E中，暫時基板302自堆積結構102被移除以曝露堆積結構102之底面110和底部接觸墊122。在一實施例中，其中暫時基板302是一NxN陣列之封裝體的一面板，該堆積結構102是自暫時基板302去鑲板化。一旦暫時基板302被移除，由於缺乏一加強結構(亦即，該暫時基板302)，其餘結構401可以是非常柔韌的。對於依序 處理發生，其餘結構401需要放置於一堅硬結構上。例如，如於圖4F之展示，堆積結構102可以被反轉並且藉由一平坦化結構403而平坦化。在一實施例中，頂部阻焊層116之頂部表面402是放置在平坦化結構403之上以使堆積結構102之底面110向上曝露。平坦化結構403實質上使堆積結構102平坦化以及提供用於進一步地處理之一堅硬基底。在一實施例中，平坦化結構403是一真空夾具。平坦化結構403可以藉由平坦化結構403所施加之抽吸力以拖引堆積結構102進入一平坦化位置。

於圖4G中，底部阻焊層114接著被壓層於堆積結構102之底面110上，並且開孔404隨後地被形成於底部阻焊層114中以曝露底部接觸墊122。在一實施例中，開孔404允許互連結構，例如焊接凸起，形成於開孔404之內。互連結構可以電氣地耦合底部接觸墊122至裝置構件(例如，圖2中之主動/被動裝置構件204)及/或一電路板(例如，圖2中之SLI結構206)。

隨後，依據本發明一實施例，於圖4H中，堆積結構102自平坦化結構403被移除以形成無核心封裝體基板400。該無核心封裝體基板400接著可以實行於一封裝體組件中。如例示於圖4H中，該無核心封裝體基板400被反轉返回至其放置於平坦化結構403上之前的方位。在實施例中，底部接觸墊122之各個接觸墊不延伸於最底部絕緣層104A之上面。在一實施例中，底部阻焊層114之一部份是於底部接觸122之一部份的頂部上。在一實施例中，頂部 阻焊層116之一部份直接地配置而橫向鄰接於頂部接觸墊124之各個接觸墊。另外地，在一實施例中，沒有底部阻焊層114之部份直接地配置而橫向鄰接於底部接觸墊122之各個接觸墊。該等頂部和底部阻焊層116和114分別地防止在頂部和底部接觸墊124和122的二個鄰接接觸墊之間的橋接受到焊接漿糊殘渣之影響。因此，阻焊層114和116允許窄接觸墊形成於無核心封裝體基板之兩面上以與精細間距裝置構件耦合。

圖5A-5G例示依據本發明一實施例，在安置於一無核心封裝體基板之兩面上的接觸墊上而形成表面修飾之方法。在一無核心封裝體基板之兩面上具有阻焊層允許在無核心封裝體基板之底面上的一表面修飾具有一不同於無核心封裝體基板之頂面上的一表面修飾之厚度。

於圖5A中，一無核心封裝體基板500被提供。封裝體基板500可以藉由如圖3A-3I中和圖4A-4H所述之任一方法而形成，但是，其展示如藉由圖4A-4H中所述之方法而形成。該無核心封裝體基板500包含一堆積結構102與一頂部和底部接觸墊124和122。頂部接觸墊124配置於堆積結構102之一頂面112上，並且底部接觸墊122配置於堆積結構102的一底面110上。在一實施例中，該等頂部接觸墊124包含寬接觸墊124A以及窄接觸墊122B，並且底部接觸墊122包含寬接觸墊122A以及窄接觸墊122B。該等頂部接觸墊124之該等窄接觸墊124B係可以電氣地耦合至安置於堆積結構102之內的一嵌入式裝置126。一頂部阻焊層 116係配置於堆積結構102的頂面112上，並且一底部阻焊層114係配置於堆積結構102的底面110上。

接著，於圖5B中，無核心封裝體基板500之一面是覆蓋著一暫時保護層502。在圖5B中展示之實施例中，頂面112是覆蓋著暫時保護層502。該暫時保護層502可以覆蓋頂面112上之結構的所有曝露表面以僅曝露底面110上之結構。該暫時保護層502可以防止一表面修飾沉積於頂部接觸墊124上。在一實施例中，該暫時保護層502是在一表面修飾之沉積的期間，由抗化學反應之任何適當的絕緣材料所形成。於一特定實施例中，該暫時保護層502是由聚乙烯苯二甲酸乙二醇酯(PET)所形成。

隨後，於圖5C中，一底部表面修飾118形成於底部接觸墊122之曝露表面上。底部表面修飾118鈍化該等底部接觸墊122以防止該等底部接觸墊122之氧化。在一實施例中，該底部表面修飾118是由二個層所形成：一第一底部表面修飾118A以及一第二底部表面修飾118B。在一實施例中，該第一底部表面修飾118A是形成於該等底部接觸墊122上，並且該第二底部表面修飾118B是形成於該第一底部表面修飾118A上。該第一和該第二底部表面修飾118A和118B可以藉由任何適當的沉積技術而形成，例如，無電式電鍍。在一實施例中，該第一底部表面修飾118A是形成足以固著第二底部表面修飾118B至底部接觸墊122之一厚度。於一特定實施例中，該第一底部表面修飾118A是形成自6至8μm範圍的一厚度。在一實施例中， 該第二底部表面修飾118B是形成足以防止該第一底部表面修飾118A之氧化的一厚度。於一特定實施例中，該第二底部表面修飾118B是形成自2至4μm範圍的一厚度。在一實施例中，該第一和該第二底部表面修飾118A和118B是由一導電材料所形成，例如，包含鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、以及其組合之一金屬。於一特定實施例中，該第一底部表面修飾118A是由鎳(Ni)所形成，並且該第二底部表面修飾118B是由金鈀合金(PdAu)所形成。

在底部表面修飾118形成之後，暫時保護層502被移除，如圖5D中之例示。移除該暫時保護層502曝露頂部阻焊層116以及頂部接觸墊124之部份。在實施例中，該底部表面修飾118保持於底部接觸墊122上。

接著，於圖5E中，一暫時保護層504形成於底面110上以覆蓋底部阻焊層114和底部表面修飾118之曝露表面。該暫時保護層504可以覆蓋底面110上之結構的所有曝露表面以僅曝露頂面112上之結構。在一實施例中，該暫時保護層504是由任何適當的化學抗絕緣材料所形成，例如，聚乙烯苯二甲酸乙二醇酯(PET)。該暫時保護層504可以防止一表面修飾沉積於底部表面修飾118上。

隨後，於圖5F中，一頂部表面修飾120形成於頂部接觸墊124之曝露表面上。該頂部表面修飾120可以使用以電氣地耦合該等頂部接觸墊124至展示於圖2中之裝置構件202。在一實施例中，該頂部表面修飾120是由二個層所形成：一第一頂部表面修飾120A和一第二頂部表面修飾 120B。在一實施例中，該第一頂部表面修飾120A是形成於該等頂部接觸墊124上以及形成於該頂部阻焊層116之一部份上，並且該第二頂部表面修飾120B是形成於該第一頂部表面修飾120A上。該第一和該第二頂部表面修飾120A和120B可以藉由任何適當的沉積技術而形成，例如，無電式電鍍。

在一實施例中，第一頂部表面修飾120A是形成至較大於第一底部表面修飾118A厚度之至少三至四倍的一厚度。於一特定實施例中，第一頂部表面修飾120A是形成自25至30μm範圍的一厚度。在一實施例中，第二頂部表面修飾120B是形成足以防止第一頂部表面修飾120B之氧化的一厚度。於一特定實施例中，第二頂部表面修飾120B是形成自2至4μm範圍的一厚度。

在一實施例中，第一和第二頂部表面修飾120A和120B是由一導電材料所形成，例如，一金屬鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、以及其組合。於一特定實施例中，該第一頂部表面修飾120A是由鎳(Ni)所形成並且該第二頂部表面修飾120B是由金鈀合金(PdAu)所形成。在一實施例中，該第一頂部表面修飾120A是形成足以電氣地耦合該等頂部接觸墊124A和124B至裝置構件的一厚度。該第一頂部表面修飾120A係可以形成至一厚度，以至於該第一頂部表面修飾120A延伸超越頂部阻焊層116之一頂部表面117。在一實施例中，該第一頂部表面修飾120A延伸於頂部表面117上面以構成與裝置構件202之接觸的電氣連接， 例如，一記憶體晶片或任何其它積體電路裝置。微型凸起可能因此不是形成在該裝置構件202和該等頂部接觸墊124之間的一電氣連接所需要者。

在頂部表面修飾120形成之後，暫時保護層504被移除，如於圖5G中之例示，因而形成具有頂部和底部表面修飾120和118之一無核心封裝體基板500。具有無核心封裝體基板的兩個面上之阻焊層致能圖5A-5G中之上述方法形成具有不同的厚度之表面修飾。

雖然在上面圖5A-5G中所討論的方法說明底部接觸墊122上之底部表面修飾118的施用而隨後接著頂部接觸墊124上之頂部表面修飾120的施用，這方法同樣也是可以相反順序而執行。例如，該頂部表面修飾120可以施用至該等底部接觸墊122上，其後接著底部表面修飾118施用至該等頂部接觸墊124。

圖6例示藉由本發明之一實行例而實行的一計算系統600。該計算裝置600外罩著一電路板602。該電路板602可以包含一些構件，其包含，但是不受限定於一處理器604以及至少一通訊晶片606。該處理器604是實體地且電氣地耦合至該電路板602。在一些實行例中，該至少一通訊晶片606也是實際地和電氣地耦合至該電路板602。在進一步的實行例中，該通訊晶片606是處理器604之部件。

取決於其之應用，計算裝置600可以包含其它構件，其可以是或可能不是實際地和電氣地耦合至該電路板602。這些其它構件包含，但是是不受限定於，依電性記 憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、一圖形處理器、一數位信號處理器、一密碼處理器、一晶片組、一天線、一顯示器、一觸控屏幕顯示器、一觸控屏幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一加速器、一迴旋儀、一擴音機、一攝影機、以及一大量儲存裝置(例如，硬碟驅動器、小型碟片(CD)、數位多功能碟片(DVD)、以及其它者)。

通訊晶片606致能用於至和自計算裝置600之資料轉移的無線通訊。該詞語“無線”以及其之衍生詞可以使用以說明電路、裝置、系統、方法、技術、通訊頻道、等等，其可以經由一非固態媒體透過調變電磁輻射之使用而通訊資料。該詞語並非喻指不包含任何電線之相關聯的裝置，雖然在一些實施例中，它們可能不包含。該通訊晶片606可以實行一些無線標準或協定的任一者，其包含，但是不受限定於，Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物件、以及係指定作為3I、4G、5G、與以後者的任何其它無線協定。該計算裝置600可以包含複數個通訊晶片606。例如，第一通訊晶片606可以是專用於較短範圍無線通訊，例如Wi-Fi和藍芽，並且第二通訊晶片606可以是專用於較長範圍之無線通訊，例如，GPS、EDGE、GPRS、CDMA、WiMAX、 LTE、EV-DO、以及其他者。

計算裝置600之處理器604包含封裝在處理器604之內的一積體電路晶模。在一些本發明實行例中，該積體電路晶模是裝設在一封裝體基板上，例如，依據本發明實行例而形成之具有雙面阻焊層的一無核心封裝體基板。詞語“處理器”可以涉及處理來自暫存器及/或記憶體之電子資料的任何裝置或一裝置之部份，以轉換電子資料成為可以儲存於暫存器及/或記憶體中之其他電子資料。

通訊晶片606也包含封裝在通訊晶片606之內的一積體電路晶模。依據本發明另一實行例，該積體電路晶模是裝設在於一封裝體基板上，例如，依據本發明實行例而形成之具有雙面阻焊層的一無核心封裝體基板。

在進一步的實行例中，在計算裝置600之內的另一構件外罩可以包含一積體電路晶模，該積體電路晶模是裝設在一封裝體基板上的一積體電路晶模，例如，依據本發明實行例而形成之具有雙面阻焊層的一無核心封裝體基板。

在各種實行例中，計算裝置600可以是一膝上型電腦、一隨身型易網機、一記事本電腦、一超輕薄型筆電、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超級行動個人電腦、一移動式電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一數位攝影機、一輕便型音樂播放器、或一數位視訊記錄器。在進一步的實施例中，計算 裝置600可以是處理資料之任何其他電子裝置。

在一實施例中，一封裝體基板包含一堆積結構，(其包括至少一絕緣層、至少一通孔、以及至少一導電層)；在該堆積結構之一第一面上的第一複數個接觸墊；在相對於該第一面的該堆積結構之一第二面上的第二複數個接觸墊；在該第一面上之一第一阻焊層；以及在該第二面上之一第二阻焊層，該等第一和第二阻焊層分別地覆蓋該堆積結構之該等第一和第二面的所有曝露表面。

堆積結構可以不包含一加強核心。在一實施例中，第一阻焊層係配置在第一複數個接觸墊與至少一絕緣層之一最底部絕緣層之間的一整個距離。該第一阻焊層係可以配置在該等第一複數個接觸墊之側壁上。該第一阻焊層係可以配置在該等第一複數個接觸墊之一內部面上。在一實施例中，該第一阻焊層係不配置在該等第一複數個接觸墊之一外部面上。另外地，在一實施例中，該等第一複數個接觸墊包含第一寬接觸墊與第一窄接觸墊，該等第一寬接觸墊具有較大於該等第一窄接觸墊的一間距。該封裝體基板也可以包含嵌入在該無核心封裝體基板之內的一裝置。在一實施例中，該封裝體基板也包含配置在該堆積結構之內的一加強核心。該等第二複數個接觸墊可以包含第二寬接觸墊和第二窄接觸墊，該等第二寬接觸墊具有較大於該等第二窄接觸墊的一間距。在一實施例中，該第一阻焊層不是直接地橫向鄰接於該等第一複數個接觸墊，並且其中該第二阻焊層是直接地橫向鄰接於該等第二複數個接 觸墊之一部份。另外地，在一實施例中，該第一阻焊層是在該等第一複數個接觸墊之一部份上。該第二阻焊層係可以配置在該等至少一絕緣層的一最頂部絕緣層之所有曝露的頂部表面上。

在一實施例中，形成一封裝體基板之方法包含形成複數個多層結構於一暫時基板之一頂部表面上；形成一第一阻焊層於該暫時基板與該等複數個多層結構之曝露表面上；形成一堆積結構在該第一阻焊層上，該堆積結構包括至少一絕緣層、複數個通孔、以及至少一導電層，其中一頂部導電層形成第二複數個接觸墊於一最頂部絕緣層之一頂部表面上；形成一第二阻焊層在該最頂部絕緣層之一頂部表面上，曝露該等第二複數個接觸墊之至少一部份；移除該暫時基板和該等複數個多層結構之各多層結構的一部份，各多層結構之一其餘部份形成第一複數個接觸墊。

形成堆積結構可以包含一半加成處理程序。在一實施例中，形成該堆積結構進一步地包含置放一裝置在該等至少一絕緣層和該等至少一導電層之內，以至於該裝置嵌入在該堆積結構之內。形成該堆積結構也可以進一步地包含蝕刻穿透該第一阻焊層之一部份以曝露該等複數個多層結構。在一實施例中，形成該等複數個多層結構包含形成一樣型化乾膜阻層於該暫時基板之頂部上；沉積一第一層於該樣型化乾膜電阻器上和於該暫時基板之一頂部表面上；沉積一第二層於該第一層頂部上；沉積一第三層於 該第二層頂部上；並且一起移除該樣型化乾膜阻層與配置於該樣型化乾膜阻層頂部上之該等第一、第二、以及第三層的部份。隨著該乾膜阻層的移除之後，第三層可以保持作為該等第一複數個接觸墊。

在一實施例中，形成一封裝體基板之方法包含下列步驟：提供一暫時基板；形成第一複數個接觸墊於該暫時基板之一頂部表面上；形成至少一絕緣層和至少一導電層於該等第一複數個接觸墊上，其中一頂部導電層形成第二複數個接觸墊於一最頂部絕緣層之一頂部表面上；形成一第一阻焊層於該最頂部絕緣層之該頂部表面上，曝露該等第二複數個接觸墊之至少一部份；移除該暫時基板以曝露該最底部絕緣層之一底部表面；暫時平面化中級結構；以及形成一第二阻焊層於該最底部絕緣層之該底部表面上，曝露該等第一複數個接觸墊之至少一部份。

形成第一複數個接觸墊可以包含形成一樣型化乾膜阻層於該暫時基板之頂部上；沉積一導電層在該樣型化乾膜電阻器上和在該暫時基板的一頂部表面上；以及一起移除該樣型化乾膜阻層與配置在該樣型化乾膜阻層頂部上的該導電層之部份，以至於在該導電層之殘留部份保持形成該等第一複數個接觸墊。在一實施例中，暫時平面化該中級結構包括反轉該中級結構且置放該中級結構於一真空夾具上。在一實施例中，反轉該中級結構導致最底部絕緣層之底部表面向上曝露。

在一實施例中，形成表面修飾於一封裝體結構 上之方法包含下列步驟：提供具有一第一面與相對於該第一面之一第二面的一無核心封裝體基板，該無核心封裝體基板包括一單一堆積結構，該單一堆積結構包括至少一絕緣層、至少一通孔、及至少一導電層；在該第一面上之第一複數個接觸墊；在該第二面上之第二複數個接觸墊；在該第一面上之一第一阻焊層；以及在該第二面上之一第二阻焊層；形成一第一保護層於該無核心封裝體基板之該第一面上且沉積一底部表面修飾於該等第二複數個接觸墊上，該底部表面修飾具有一第一厚度；自該無核心封裝體基板之該第一面移除該第一保護層以曝露配置在該第一面上之一個或多個接觸墊；形成一第二保護層於該無核心封裝體基板之該第二面上且沉積一頂部表面修飾於該等第一複數個接觸墊上，該頂部表面修飾具有不同於該第一厚度之一第二厚度；以及自該無核心封裝體基板之該第二面移除該第二保護層。

底部表面修飾和該頂部表面修飾之至少一者可以分別地延伸於該第一阻焊層和該第二阻焊層之一頂部表面的上面。在一實施例中，沉積一底部表面修飾和一頂部表面修飾包含直接地沉積一第一導電材料和一第二導電材料在該第一導電材料上。在一實施例中，沉積該等第一和第二導電材料包含無電式電鍍。該第一導電材料可以包含鎳。該第二導電材料可以包含金和鈀。在一實施例中，第二厚度是第一厚度之三至四倍大小的厚度。

當利用這發明之各種論點時，一熟習本技術者 應明白，用以形成具有雙阻焊層之一無核心封裝體基板的上面實施例之組合或變化是可能的。雖然本發明之實施例已以特定於結構特點及/或方法動作之語言來說明，應了解，界定於附加申請專利範圍中之本發明是不必定得受限定於上述之特定特點或動作。應了解，所揭示之特定特點和動作尤其是應視為有用於例示本發明實施例的本發明之請求專利權益的適度實行例。

114‧‧‧底部阻焊層

116‧‧‧頂部阻焊層

117‧‧‧頂部表面

118A‧‧‧第一底部表面修飾

118B‧‧‧第二底部表面修飾

120A‧‧‧第一頂部表面修飾

120B‧‧‧第二頂部表面修飾

122A‧‧‧寬接觸墊

122B‧‧‧窄接觸墊

124A‧‧‧寬接觸墊

124B‧‧‧窄接觸墊

500‧‧‧無核心封裝體基板

Claims (19)

1. 一種封裝體基板，其包括：一堆積結構，其包括至少一絕緣層、至少一通孔、及至少一導電層；在該堆積結構之一第一面中的第一複數個接觸墊，該等第一複數個接觸墊各具有一外表面與該堆積結構之該第一面共平面；在相對於該第一面的該堆積結構之一第二面上的第二複數個接觸墊；在該堆積結構的該第一面上之一第一阻焊層；以及在該堆積結構的該第二面上之一第二阻焊層，該等第一和第二阻焊層分別地覆蓋該堆積結構之該等第一和第二面，其中該第一阻焊層係配置在該等第一複數個接觸墊之側壁上且不被形成在該等第一複數個接觸墊之該等外表面上，並且該第二阻焊層被形成在該堆積結構的該第二面上之該等第二複數個接觸墊的一部分上。
2. 如請求項1之封裝體基板，其中該堆積結構不包含一加強核心。
3. 如請求項1之封裝體基板，其中該第一阻焊層係配置在該等第一複數個接觸墊與該等至少一絕緣層之一最底部絕緣層之間的一整個距離。
4. 如請求項1之封裝體基板，其中該第一阻焊層係配置在該等第一複數個接觸墊之一內部面上。
5. 如請求項1之封裝體基板，其中該等第一複數個接觸墊包括一第一組接觸墊與一第二組接觸墊，該第一組接觸墊具有較大於該第二組接觸墊的一間距。
6. 如請求項1之封裝體基板，進一步地包括嵌入在該封裝體基板之內的一裝置。
7. 如請求項1之封裝體基板，進一步地包括配置在該堆積結構之內的一加強核心。
8. 如請求項6之封裝體基板，其中該等第二複數個接觸墊包含一第三組接觸墊和一第四組接觸墊，該第三組接觸墊具有較大於該第四組接觸墊的一間距。
9. 如請求項1之封裝體基板，其中該第二阻焊層是直接地橫向鄰接於該等第二複數個接觸墊之一部份。
10. 如請求項1之封裝體基板，其中該第二阻焊層係配置在該等至少一絕緣層的一最頂部絕緣層之所有曝露的頂部表面上。
11. 一種封裝體基板，其包含：一堆積結構，其包含至少一絕緣層、至少一通孔、及至少一導電層；在該堆積結構之一第一面中的第一複數個接觸墊，該等第一複數個接觸墊各具有一外表面與該堆積結構之該第一面共平面；在相對於該第一面的該堆積結構之一第二面上的第二複數個接觸墊；在該堆積結構的該第一面上之一第一阻焊層；以及在該堆積結構的該第二面上之一第二阻焊層，該等第一 和第二阻焊層分別地覆蓋該堆積結構之該等第一和第二面，其中該第一阻焊層係配置在該等第一複數個接觸墊與該等至少一絕緣層之一最底部絕緣層之間的一整個距離且不被形成在該等第一複數個接觸墊之該等外表面上，並且該第二阻焊層被形成在該堆積結構的該第二面上之該等第二複數個接觸墊的一部分上。
12. 一種封裝體基板，其包含：一堆積結構，其包含至少一絕緣層、至少一通孔、及至少一導電層；在該堆積結構之一第一面中的第一複數個接觸墊，該等第一複數個接觸墊各具有一外表面與該堆積結構之該第一面共平面；在相對於該第一面的該堆積結構之一第二面上的第二複數個接觸墊；在該堆積結構的該第一面上之一第一阻焊層；以及在該堆積結構的該第二面上之一第二阻焊層，該等第一和第二阻焊層分別地覆蓋該堆積結構之該等第一和第二面，其中該第一阻焊層係配置在該等第一複數個接觸墊之一內部面上且不被形成在該等第一複數個接觸墊之該等外表面上，並且該第二阻焊層被形成在該堆積結構的該第二面上之該等第二複數個接觸墊的一部分上。
13. 如請求項11或12之封裝體基板，其中該堆積結構不包括一加強核心。
14. 如請求項11或12之封裝體基板，其中該等第一複數個接觸墊 包含一第一組接觸墊與一第二組接觸墊，該第一組接觸墊具有較大於該第二組接觸墊的一間距。
15. 如請求項11或12之封裝體基板，其進一步地包含嵌入在該封裝體基板之內的一裝置。
16. 如請求項11或12之封裝體基板，其進一步地包含配置在該堆積結構之內的一加強核心。
17. 如請求項11或12之封裝體基板，其中該等第二複數個接觸墊包含一第三組接觸墊和一第四組接觸墊，該第三組接觸墊具有較大於該第四組接觸墊的一間距。
18. 如請求項11或12之封裝體基板，其中該第二阻焊層是直接地橫向鄰接於該等第二複數個接觸墊之一部份。
19. 如請求項11之封裝體基板，其中該第二阻焊層係配置在該等至少一絕緣層的一最頂部絕緣層之所有曝露的頂部表面上。