[go: up one dir, main page]

TWI581340B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI581340B
TWI581340B TW105133306A TW105133306A TWI581340B TW I581340 B TWI581340 B TW I581340B TW 105133306 A TW105133306 A TW 105133306A TW 105133306 A TW105133306 A TW 105133306A TW I581340 B TWI581340 B TW I581340B
Authority
TW
Taiwan
Prior art keywords
semiconductor
fin
air gap
dielectric
gate
Prior art date
Application number
TW105133306A
Other languages
English (en)
Other versions
TW201714225A (zh
Inventor
張哲誠
林志翰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201714225A publication Critical patent/TW201714225A/zh
Application granted granted Critical
Publication of TWI581340B publication Critical patent/TWI581340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/687—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having cavities, e.g. porous gate dielectrics having gasses therein
    • H10P14/6334—
    • H10W10/021—
    • H10W10/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及其製造方法
本揭露是關於半導體裝置及其製造方法，特別是關於鰭式場效電晶體的隔離結構及其製造方法。
當半導體裝置(例如：金氧半場效電晶體(MOSFETs))經過多個技術世代的尺度縮小時，裝置填充密度及裝置效能受到元件佈局及隔離的挑戰。為了避免介於相鄰裝置(單元)的漏電電流(leakage)，標準單元佈局採用形成在氧化定義區(oxide definition，OD)(例如：標準單元的主動區)之邊緣的虛擬多晶矽(poly)部分，例如：多晶矽在氧化定義區邊緣(poly-on-OD-edge，PODE)。
當半導體積體電路產業已進入奈米科技製程節點以追求更高的元件密度、更高效能及較低成本時，來自製程及設計的挑戰導致如鰭式場效電晶體之三維裝置的發展。鰭式場效電晶體裝置的優勢包括減少短通道效應及較高的電流。然而，習知的鰭式場效電晶體裝置及其製造方法已無法完全滿足對於採用PODE以分隔二相鄰裝置(單元)的製程。
本揭露的一態樣係在提供一種半導體裝置，其包含半導體基材、在半導體基材上的半導體鰭片及在半導體鰭片上彼此相鄰接的二單元，其中半導體鰭片在二單元所共有之共同邊界上具有鰭片隔離結構。鰭片隔離結構具有空氣間隙，此空氣間隙從半導體鰭片之頂部延伸至半導體基材之一部分，其中空氣間隙將半導體鰭片分離成二部分之半導體鰭片，鰭片隔離結構包含遮蓋住空氣間隙之頂部的介電覆蓋層。
本揭露的另一態樣係在提供一種半導體裝置，其包含半導體基材及在半導體基材上的半導體鰭片，其中半導體鰭片之二相對端之每一者具有一鰭片隔離結構。鰭片隔離結構具有空氣間隙，此空氣間隙從半導體鰭片之頂部延伸至半導體基材的一部分，空氣間隙將半導體鰭片分離成二部分之半導體鰭片，鰭片隔離結構包含遮蓋住空氣間隙之頂部的介電覆蓋層。
本揭露的再一態樣係提供一種半導體裝置的製造方法。此製造方法中，首先形成半導體鰭片在半導體基材上。接著，形成彼此相鄰接的二單元在半導體鰭片上。然後，形成閘極導體在半導體鰭片之頂部上，其中半導體鰭片係在二單元所共有之共同邊界上。接著，形成周邊地包圍閘極導體的閘極間隙壁。接著，蝕刻閘極導體及半導體鰭片，以形成空氣間隙，藉以將半導體鰭片分離成二部分之半導體鰭 片。然後，沉積介電覆蓋層在空氣間隙內，以遮蓋住空氣間隙的頂部。
100‧‧‧半導體裝置
110‧‧‧半導體基材
120‧‧‧半導體鰭片
120a/120b‧‧‧半導體鰭片部分
122a/122b‧‧‧磊晶層
130a/130b‧‧‧閘極結構
140a/140b/140c‧‧‧虛擬閘極結構
142a/142b‧‧‧虛擬閘極介電質
144a/144b‧‧‧虛擬閘極間隙壁
146a/146b‧‧‧介電層
150‧‧‧鰭片隔離結構
152‧‧‧空氣間隙
154‧‧‧介電覆蓋層
200‧‧‧半導體裝置
210‧‧‧半導體基材
220‧‧‧半導體鰭片
220a/220b‧‧‧半導體鰭片部分
222a/222b‧‧‧磊晶層
230a/230b/230c/230d/230e‧‧‧閘極結構
242‧‧‧閘極介電質
244‧‧‧閘極間隙壁
244a/244b‧‧‧虛擬閘極間隙壁
246a/246b‧‧‧介電層
248‧‧‧閘極導體
250‧‧‧光阻
252‧‧‧空氣間隙
254‧‧‧介電覆蓋層
310‧‧‧形成半導體鰭片在半導體基材上
320‧‧‧形成彼此相鄰接的單元在半導體鰭片上
330‧‧‧形成閘極導體在二單元所共有之共同邊界上的半導體鰭片之頂部上
340‧‧‧形成周邊地包圍閘極導體的閘極間隙壁
350‧‧‧蝕刻閘極導體及半導體鰭片以形成空氣間隙
360‧‧‧沉積介電覆蓋層至空氣間隙內以遮蓋住空氣間隙之頂部
370‧‧‧形成磊晶層在每一個半導體鰭片部分的一側
D1‧‧‧距離
H1‧‧‧高度
L1‧‧‧深度
T1‧‧‧厚度
根據以下詳細說明並配合附圖閱讀最能理解本揭露的態樣。需注意的是，如同業界的標準作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。
[圖1A]係繪示根據本揭露一些實施例之半導體裝置的三維示意圖；[圖1B]係圖1A所示之半導體裝置的上視示意圖；[圖1C]係由圖1A之A1-A1’線觀之的半導體裝置之剖面示意圖；[圖2A]至[圖2B]係繪示根據本揭露一些實施例之半導體裝置的製造方法之中間階段的三維示意圖；[圖2C]至[圖2G]係繪示根據本揭露一些實施例中，由圖2B之B1-B1’線觀之的半導體裝置的製造方法之中間階段的剖面示意圖；以及[圖3]係繪示根據本揭露一些實施例之半導體裝置的製造方法之流程圖。
以下揭露提供許多不同實施例，或例示，以建置所提供之標的物的不同特徵。以下敘述之成份和排列方式 的特定例示是為了簡化本揭露。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接接觸的實施例。
本文此處的用語其目的僅是為了描述特定實施例，非用以限制申請專利範圍。例如：除非被另外限制，單數形式的「一」或「該」用語也可用來表示複數形式。另外，本揭露可能會在各種具體例中重複元件符號及/或字母。此重複是為了簡化和明確的目的，其本身並不表示所討論的各種實施例及/或配置之間有任何關係。空間相對性用語的使用是為了說明元件在使用或操作時的不同方位，而不只限於圖示所繪示的方向。元件也可以其他方式定向(旋轉90度或在其他方向)，而在此使用的空間相對性的描述語也可以如此解讀。
本揭露實施例係針對介於設置為多晶矽在氧化定義區邊緣(poly-on-OD-edge，PODE)的鰭片隔離結構之間的鰭式場效電晶體(Fin-like field-effect transistor，FinFET)裝置，其中PODE係用以防止介於相鄰裝置(單元)間的漏電電流。PODE有助於達到更佳的裝置效能及更好的多晶矽輪廓(poly profile)控制。鰭片隔離結構具有空氣間隙及介電覆蓋層，其中空氣間隙係在半導體鰭片內以分開二相鄰單元，而介電覆蓋層係在如金屬接著(Metal Landing)的後續製程中遮蓋住空氣間隙的頂部。空氣間隙具有相當低 的介電常數，且為極佳的電隔離體。由於空氣間隙係形成在半導體鰭片之內，不需要額外的區域形成鰭片隔離結構，因此可縮小裝置尺寸。
請參閱圖1A及圖1B，圖1A係繪示根據本揭露一些實施例之半導體裝置100的三維示意圖，而圖1B係圖1A所示之半導體裝置100的上視示意圖。半導體裝置100包含半導體基材110、半導體鰭片120、跨越過半導體鰭片120之閘極結構130a和閘極結構130b，以及跨越過半導體鰭片120之虛擬閘極結構140a、虛擬閘極結構140b和虛擬閘極結構140c。半導體基材110定義為任何包含半導體材料的結構，其中半導體材料包含但不限於主體矽、半導體晶圓或矽鍺基材。亦可使用其他包含III族、IV族、V族元素的半導體材料。半導體鰭片120從半導體基材110突出。閘極結構130a和閘極結構130b在此可稱為有功能性或操作性的閘極結構。如圖1B所示，單元A和與單元A相鄰接的單元B係設在半導體鰭片120上。在製程中，虛擬閘極結構140a和虛擬閘極結構140b係用以覆蓋並保護單元A之半導體鰭片120的末端，而虛擬閘極結構140b和虛擬閘極結構140c係用以覆蓋並保護單元B之半導體鰭片120的末端，藉以在製程處理中提供額外的可靠度。換言之，虛擬閘極結構140a、虛擬閘極結構140b和虛擬閘極結構140c並未電性連接成FinFET裝置的閘極，且在電路中並不具有功能。每一個虛擬閘極結構140a、虛擬閘極結構140b和虛擬閘極結構140c具有鰭片隔離結構150。單元A是以虛擬閘極結構140b的鰭 片隔離結構150與單元B電性隔離，其中虛擬閘極結構140b的鰭片隔離結構150係做為PODE，以防止單元A和單元B之間的漏電電流。在一些實施例中，其他單元可透過虛擬閘極結構140a與單元A連接，且其他單元可透過虛擬閘極結構140c與單元B連接。
須注意的是，本揭露實施例也可應用在只有單元A或單元B，即只有單元A或單元B的半導體鰭片，其中半導體鰭片之二相對端分別具有鰭片隔離結構。
由於虛擬閘極結構140a、虛擬閘極結構140b和虛擬閘極結構140c具有相同的結構，在此以虛擬閘極結構140b為例，詳細說明鰭片隔離結構150。請參閱圖1C，圖1C係由圖1A之A1-A1’線觀之的半導體裝置之剖面示意圖。如圖1B所示，在虛擬閘極結構140b的半導體鰭片120在單元A和單元B所共有之共同邊界上具有鰭片隔離結構150。如圖1C所示，鰭片隔離結構150的空氣間隙將半導體鰭片120分離成二部分120a和120b之半導體鰭片120(以下稱為半導體鰭片部分120a和120b)。空氣間隙152從二半導體鰭片部分120a和120b的頂部向半導體基材110的一部分延伸深度L1。愈大的深度L1可在單元A和單元B的漏電電流這方面達到愈高的性能。空氣間隙152具有相當低的介電常數，且為極佳的電性隔離體，因此可藉由空氣間隙152的較小寬度避免單元A和單元B之間的漏電電流。在一些實施例中，半導體鰭片部分120a和120b相隔的距離D1(空氣間隙152的寬度)之範圍為約5nm至約50nm，而本揭露的申請 專利範圍不以此為限。由於空氣間隙152係形成在半導體鰭片120之內，不需額外的區域來形成鰭片隔離結構150，因此可縮小裝置的尺寸。
鰭片隔離結構150包含在半導體鰭片部分120a上的虛擬閘極介電質142a、在半導體鰭片部分120b上的虛擬閘極介電質142b、在虛擬閘極介電質142a上的虛擬閘極間隙壁144a、在虛擬閘極介電質142b上的虛擬閘極間隙壁144b及夾在虛擬閘極間隙壁144a和虛擬閘極間隙壁144b之間的介電覆蓋層154，且介電覆蓋層154遮蓋住空氣間隙152的頂部。介電覆蓋層154係做為如金屬接著之後續製程的支撐。只需要相對較小厚度T1的介電覆蓋層154，且只要介電覆蓋層154堅固到足以支撐將於後續製程中所建置的元件即可。由於空氣間隙152占據介於二半導體鰭片部分120a和120b間的大部分區域，因此，盡可能地保持介於二半導體鰭片部分120a和120b間的區域之介電常數於一小值。在一些實施例中，介電覆蓋層154具有從虛擬閘極間隙壁144a和虛擬閘極間隙壁144b之上表面向半導體基材110延伸之厚度T1，其中厚度T1係小於每一個虛擬閘極間隙壁144a和虛擬閘極間隙壁144b的高度H1。介電覆蓋層154可包含氮化矽(SiN)、氮氧化物、碳化矽(SiC)、氮氧化矽(SiON)、氧化物及其類似物。除此之外，介電覆蓋層154的上表面可為平坦的，且與虛擬閘極間隙壁144a和虛擬閘極間隙壁144b的上表面為共平面，藉以促進後續製程。
在一些實施例中，每一個虛擬閘極間隙壁144a 和虛擬閘極間隙壁144b包含介電材料，例如氮化矽、碳化矽、氮氧化矽、其他合適的材料及/或上述之任意組合，但本揭露實施例不以此為限。在一些實施例中，每一個虛擬閘極介電質142a和虛擬閘極介電質142b可由一或多種如氧化矽、氮化矽、低介電常數介電材料(例如：碳摻雜氧化物)、極低介電常數介電材料(例如：多孔碳摻雜二氧化矽)、高分子(例如：聚乙醯胺)、類似物或上述任意組合等合適的介電材料組成。在其他實施例中，虛擬閘極介電質142包含具有高介電常數(k值)的介電材料，例如k值大於3.9。材料可包含氮化矽、氮氧化物、例如HfO2、HfZrOx、HfSiOx、HfTiOx、HfAlOx、其類似物或上述任意組合及多層的金屬氧化物。
半導體裝置100更包含在半導體基材110上的磊晶層122a和磊晶層122b。磊晶層122a係位於二半導體鰭片部分120a和120b的一側，且為單元A的源/汲極部分。磊晶層122b係位於二半導體鰭片部分120a和120b的另一側，且為單元B的源/汲極部分。磊晶層122a和磊晶層122b可藉由佈植製程植入適當的摻質進行摻雜，以補充半導體鰭片120的摻質。在一些實施例中，磊晶層122a和磊晶層122b可藉由在半導體鰭片120內形成凹陷(圖未繪示)，並在凹陷內磊晶成長材料而形成。磊晶層122a和磊晶層122b可如上述之以佈植法摻雜，或在材料成長時原位摻雜。半導體裝置100更包含分別在磊晶層122a和磊晶層122b上的介電層146a和介電層146b，其中介電層146a和介電層146b包夾 虛擬閘極間隙壁144a和虛擬閘極間隙壁144b和介電覆蓋層154。介電層146a和介電層146b包含氮化矽(SiN)、氮氧化物、碳化矽(SiC)、氮氧化矽(SiON)、氧化物及其類似物。
請參閱圖2A至圖2G，圖2A及圖2B係繪示根據本揭露一些實施例之半導體裝置200的製造方法之中間階段的三維示意圖，而圖2C至圖2G係繪示根據本揭露一些實施例中，由圖2B之B1-B1’線觀之的半導體裝置200的製造方法之中間階段的剖面示意圖。
如圖2A所示，提供半導體基材210，並利用光微影技術將半導體基材210圖案化並蝕刻，以形成半導體鰭片220。半導體基材210係定義為包含半導體材料的任何結構，其中半導體材料包括但不限於主體矽、半導體晶圓或矽鍺基材。亦可使用其他包含III族、IV族、V族元素的半導體材料。在一些實施例中，光阻材料層(圖未繪示)係沉積在半導體基材210上，並根據所要的圖案進行照射(曝光)，並進行顯影以移除光阻材料的一部分。剩下的光阻材料保護下方的材料免於後續的製程步驟，例如蝕刻。應注意的是，蝕刻製程也可利用其他罩幕，例如：氧化物或氮化矽罩幕。在其他實施例中，半導體鰭片220可為磊晶成長。舉例而言，可在磊晶製程中利用下方材料暴露的部分(例如半導體基材210暴露的部分)來形成半導體鰭片220。在磊晶成長製程中，可利用一罩幕來控制半導體鰭片220的形狀。
如圖2B所示，閘極結構230a、閘極結構230b、閘極結構230c、閘極結構230d和閘極結構230e係形成為跨 越過半導體鰭片220，其中閘極結構230b和閘極結構230d是功能性或操作性閘極結構，而閘極結構230a、閘極結構230c和閘極結構230e會在後續處理以形成虛擬閘極結構。單元A和與單元A相鄰接的單元B係限定為在半導體鰭片220上。在製程中，虛擬閘極結構(閘極結構230a和閘極結構230c)係用以覆蓋並保護單元A的半導體鰭片220之末端，而虛擬閘極結構(閘極結構230c和閘極結構230e)係用以覆蓋並保護單元B的半導體鰭片220之末端，藉以在製程中提供額外的可靠度。換言之，(虛擬)閘極結構230a、(虛擬)閘極結構230c和(虛擬)閘極結構230e會在後續處理，以使其在電路中不具功能。在此階段，閘極結構230a、閘極結構230b、閘極結構230c、閘極結構230d和閘極結構230e具有相同結構，因此，利用閘極結構230c為例做詳細說明。
如圖2C所示，閘極介電質242係形成在半導體鰭片220上。防止電子空乏(electron depletion)的閘極介電質242可包含，舉例而言，如金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽或上述之任意組合的高介電常數介電材料。一些實施例可包含氧化鉿(HfO2)、矽氧化鉿(HfSiO)、矽氮氧化鉿(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、氧化鑭(LaO)、氧化鋯(ZrO)、氧化鈦(TiO2)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3，STO)、鈦酸鋇(BaTiO3，BTO)、氧化鋇鋯(BaZrO)、氧化 鉿鑭(HfLaO)、氧化鑭矽(LaSiO)、氧化鋁矽(AlSiO)、氧化鋁(Al2O3)、氮化矽(Si3N4)、氮氧化矽(SiON)及上述之任意組合。閘極介電質242可具有如一層氧化矽(例如：界面層)及其他高介電材料層的多層結構，閘極介電質242可利用化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化、臭氧氧化、其他合適的製程或上述之任意組合。
如圖2C所示，閘極導體248和閘極間隙壁244係形成在閘極介電質242上，其中閘極間隙壁244係周邊地包圍閘極導體248。閘極導體248可由導體材料所形成，且可選自於由多晶矽(poly-Si)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬、上述任意組合及其類似物所組成的族群。金屬氮化物例如包含氮化鎢、氮化鉬、氮化鈦及氮化鉭或上述任意組合。金屬矽化物例如包含矽化鎢、矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺或上述任意組合。金屬氧化物例如包含氧化釕、氧化銦錫或上述任意組合。金屬例如包含鎢、鈦、鋁、銅、鉬、鎳、鉑等。可藉由化學氣相沉積、濺鍍沉積或其他本領域用於沉積導體材料的習知技術沉積閘極導體248。
如圖2C所示，磊晶層222a及磊晶層222b係形成在半導體基材210上。磊晶層222a係形成在半導體鰭片220之一側，且為單元A的源/汲極部分。磊晶層222b係形成在半導體鰭片220之另一側，且為與單元A相鄰接之另一 單元的源/汲極部分。磊晶層222a及磊晶層222b可藉由佈植製程以植入適合的摻質進行摻雜，以補充半導體鰭片220的摻質。在一些實施例中，磊晶層222a及磊晶層222b可藉由在半導體鰭片220內形成凹陷(圖未繪示)，並在凹陷內磊晶成長材料而形成。可透過如上所述之佈植方法摻雜磊晶層222a及磊晶層222b，或在材料成長時做原位摻雜。介電層246a及介電層246b係分別形成在磊晶層222a及磊晶層222b上，其中介電層246a及介電層246b包夾閘極間隙壁244。介電層246a及介電層246b可包含氮化矽(SiN)、氮氧化物、碳化矽(SiC)、氮氧化矽(SiON)、氧化物及類似物，且可藉由用來形成層的方法而形成，例如化學氣相沉積、電漿增強CVD、濺鍍、及其他本領域中的習知方法。
然後，當利用閘極結構230b和閘極結構230d做為單元A和單元B的功能性或操作性閘極結構，在後續步驟中，再處理閘極結構230a、閘極結構230c、閘極結構230e，以成為虛擬閘極結構，其中每一者具有隔離單元A和單元B的鰭片隔離結構。
如圖2D所示，光阻250係形成並圖案化在閘極導體248、閘極間隙壁244、介電層246a和介電層246b上。在一些實施例中，光阻250係藉由沉積、曝光、及顯影光阻材料層而形成。將光阻250圖案化，以暴露出閘極導體248。閘極導體248可藉合適的濕式蝕刻或乾式蝕刻製程而移除。舉例而言，蝕刻溶液可利用例如NH4OH、稀釋HF及/或其他合適的蝕刻劑。接著，移除光阻250以製得如圖2E 所示之結構。
然後，如圖2F所示，利用閘極間隙壁244做為罩幕，蝕刻閘極介電質242的暴露部分及下方的半導體鰭片220，以形成空氣間隙(開口)252。利用反應性離子蝕刻(Reactive Ion Etch，RIE)及/或其他合適的製程，蝕刻閘極介電質242和半導體鰭片220。許多其他形成空氣間隙(開口)252之實施例的方法皆適合。空氣間隙252將半導體鰭片220分離成二個半導體鰭片部分220a和220b。空氣間隙252從半導體鰭片部分220a和220b的頂部延伸至半導體基材210的一部分。進入半導體基材210的深度愈大，則可在單元A和單元B的漏電電流這方面達到愈高的性能。空氣間隙252具有相當低的介電常數，且為極佳的電隔離體，因此可藉由較小寬度的空氣間隙252避免單元A和單元B之間的漏電電流。在一些實施例中，半導體鰭片部分220a和220b相隔的距離範圍為約5nm至約50nm，但本揭露的申請專利範圍不以此為限。由於空氣間隙252係形成在半導體鰭片220之內，不需額外的區域來形成鰭片隔離結構，因此可縮小裝置的尺寸。
如圖2G所示，介電覆蓋層254係形成在介於虛擬閘極間隙壁244a和虛擬閘極間隙壁244b。介電覆蓋層254遮蓋住空氣間隙252的頂部，且可利用介電覆蓋層254做為如金屬接著之後續製程的支撐。僅需要相對較小厚度的介電覆蓋層254，只要介電覆蓋層254堅固到足以支撐將於後續製程中建置的元件即可。因此，由於空氣間隙252占據 介於二半導體鰭片部分220a和220b間的大部分區域，故盡可能地保持介於二半導體鰭片部分220a和220b間的區域之介電常數於一小值。介電覆蓋層254可包含氮化矽(SiN)、氮氧化物、碳化矽(SiC)、氮氧化矽(SiON)、氧化物及其類似物，且可藉由用來形成層的方法而形成，例如化學氣相沉積、電漿增強化學氣相沉積(plasma enhanced CVD)、濺鍍及其他本領域中的習知方法。
請參閱圖3及圖2A至圖2F，圖3係繪示根據本揭露一些實施例之半導體裝置200的製造方法之流程圖。上述方法首先進行步驟310，在半導體基材210上形成半導體鰭片220，如圖2A所示。進行步驟320，在半導體鰭片220上形成彼此相鄰接的二單元A和B，如圖2B所示。形成閘極結構230a、閘極結構230b、閘極結構230c、閘極結構230d和閘極結構230e為跨越過半導體鰭片220。閘極結構230b係做為單元A的功能性或操作性閘極結構，且在步驟350和步驟360中，處理閘極結構230a和閘極結構230c，以成為虛擬閘極結構，其中虛擬閘極結構係在製程中做為保護單元A的半導體鰭片220之末端的PODE。閘極結構230d係做為單元B的功能性或操作性閘極結構，且在步驟350和步驟360中，處理閘極結構230c和閘極結構230e，以成為虛擬閘極結構，其中虛擬閘極結構係在製程中做為保護單元B之半導體鰭片220之末端的PODE。閘極結構230c做為PODE以防止單元A和單元B之間的漏電電流。
步驟330中，在單元A和單元B所共有之共同邊 界上之半導體鰭片220的頂部上形成閘極結構230c的閘極導體248，如圖2C所示。步驟340中，在半導體鰭片220上形成周邊地包圍閘極導體248的閘極間隙壁244，如圖2C所示。在步驟350中，蝕刻閘極導體248和半導體鰭片220，以形成空氣間隙252，藉以將半導體鰭片220分離成二半導體鰭片部分220a和220b，如圖2G所示。介電覆蓋層254可包含氮化矽(SiN)、氮氧化物、碳化矽(SiC)、氮氧化矽(SiON)、氧化物及其類似物，且可藉由用來形成層的方法而形成，例如化學氣相沉積、電漿增強化學氣相沉積(plasma enhanced CVD)、濺鍍及其他本領域中的習知方法。利用介電覆蓋層254做為如金屬接著之後續製程中的支撐。利用具有介電覆蓋層254的空氣間隙252防止單元A和單元B之間的漏電電流。在步驟370中，在每一個半導體鰭片部分220a和220b的一側形成磊晶層222a或磊晶層222b，如圖2G所示。磊晶層222a為單元A的源/汲極部分，而磊晶層222b為與單元A相鄰接的其他單元的源/汲極部分。
根據本揭露一實施例，本揭露係揭露一種半導體裝置，其包含半導體基材、在半導體基材上的半導體鰭片及在半導體鰭片上彼此相鄰接的二單元，其中半導體鰭片在二單元所共有之共同邊界上具有鰭片隔離結構。鰭片隔離結構具有空氣間隙，此空氣間隙從半導體鰭片之頂部延伸至半導體基材的一部分，其中空氣間隙將半導體鰭片分離成二部分之半導體鰭片，且鰭片隔離結構包含遮蓋住空氣間隙之頂 部的介電覆蓋層。
根據本揭露的另一實施例，本揭露係揭露一種半導體裝置，其包含半導體基材及在半導體基材上的半導體鰭片，其中半導體鰭片之二相對端之每一者具有鰭片隔離結構。鰭片隔離結構具有空氣間隙，此空氣間隙從半導體鰭片之頂部延伸至半導體基材的一部分，空氣間隙將半導體鰭片分離成二部分之半導體鰭片，鰭片隔離結構包含遮蓋住空氣間隙之頂部的介電覆蓋層。
根據本揭露的再一實施例，本揭露係揭露一種半導體裝置的製造方法。此製造方法中，首先形成半導體鰭片在半導體基材上。接著，形成彼此相鄰接的二單元在半導體鰭片上。然後，形成閘極導體在半導體鰭片之頂部上，其中半導體鰭片係在二單元所共有之共同邊界上。接著，形成周邊地包圍閘極導體的閘極間隙壁。接著蝕刻閘極導體及半導體鰭片，以形成空氣間隙，藉以將半導體鰭片分離成二部分之半導體鰭片。然後，沉積介電覆蓋層在空氣間隙內，以遮蓋住空氣間隙的頂部。
上述摘要許多實施例的特徵，因此本領域具有通常知識者可更了解本揭露的態樣。本領域具有通常知識者應理解利用本揭露為基礎可以設計或修飾其他製程和結構以實現和所述實施例相同的目的及/或達成相同優勢。本領域具有通常知識者也應了解與此同等的架構並沒有偏離本揭露的精神和範圍，且可以在不偏離本揭露的精神和範圍下做出各種變化、交換和取代。
110‧‧‧半導體基材
120‧‧‧半導體鰭片
120a/120b‧‧‧半導體鰭片部分
122a/122b‧‧‧磊晶層
142a/142b‧‧‧虛擬閘極介電質
144a/144b‧‧‧虛擬閘極間隙壁
146a/146b‧‧‧介電層
150‧‧‧鰭片隔離結構
152‧‧‧空氣間隙
154‧‧‧介電覆蓋層
D1‧‧‧距離
H1‧‧‧高度
L1‧‧‧深度
T1‧‧‧厚度

Claims (10)

  1. 一種半導體裝置，包含：一半導體基材；一半導體鰭片，在該半導體基材上；以及彼此相鄰接之二單元，在該半導體鰭片上，其中該半導體鰭片在該些單元所共有之一共同邊界上具有一鰭片隔離結構，該鰭片隔離結構具有一空氣間隙，該空氣間隙從該半導體鰭片之一頂部延伸至該半導體基材之一部分，該空氣間隙將該半導體鰭片分離成二部分之半導體鰭片，該鰭片隔離結構包含一介電覆蓋層，該介電覆蓋層遮蓋住該空氣間隙之一頂部。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該介電覆蓋層包含氧化矽或氮化矽。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該鰭片隔離結構更包含：二虛擬閘極間隙壁，分別在該些部分之半導體鰭片上，並包夾該介電覆蓋層，且該介電覆蓋層具有從該些虛擬閘極間隙壁向該半導體基材延伸之一厚度，該厚度係小於每一該些虛擬閘極間隙壁之一高度。
  4. 如申請專利範圍第1項所述之半導體裝置，更包含：一磊晶層，在每一該些部分之半導體鰭片的一側上。
  5. 一種半導體裝置，包含：一半導體基材；以及一半導體鰭片，在該半導體基材上，其中該半導體鰭片之二相對端之每一者具有一鰭片隔離結構，該鰭片隔離結構具有一空氣間隙，該空氣間隙從該半導體鰭片之一頂部延伸至該半導體基材之一部分，且該空氣間隙將該半導體鰭片分離成二部分之半導體鰭片，該鰭片隔離結構包含一介電覆蓋層，該介電覆蓋層遮蓋住該空氣間隙之一頂部。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該鰭片隔離結構更包含：二虛擬閘極間隙壁，分別在該些部分之半導體鰭片上，並包夾該介電覆蓋層，且該空氣間隙延伸在介於部分之該些虛擬閘極間隙壁之間。
  7. 如申請專利範圍第5項所述之半導體裝置，更包含：一閘極結構，跨越過該半導體鰭片。
  8. 一種半導體裝置的製造方法，該方法包含：形成一半導體鰭片在一半導體基材上；形成彼此相鄰接之二單元在該半導體鰭片上；形成一閘極導體在該半導體鰭片之一頂部上，其中該半導體鰭片係位於該些單元所共有之一共同邊界上； 形成周邊地包圍該閘極導體之一閘極間隙壁；蝕刻該閘極導體及該半導體鰭片，以形成一空氣間隙，藉以將該半導體鰭片分離成二部分之半導體鰭片；以及沉積一介電覆蓋層至該空氣間隙內，以遮蓋住該空氣間隙之一頂部。
  9. 如申請專利範圍第8項所述之方法，其中沉積該介電覆蓋層之操作形成具有一厚度之該介電覆蓋層，該厚度實質小於該閘極間隙壁之一高度。
  10. 如申請專利範圍第8項所述之方法，更包含：形成一磊晶層在每一該些部分之半導體鰭片的一側上。
TW105133306A 2015-10-14 2016-10-14 半導體裝置及其製造方法 TWI581340B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/883,445 US9496363B1 (en) 2015-10-14 2015-10-14 FinFET isolation structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201714225A TW201714225A (zh) 2017-04-16
TWI581340B true TWI581340B (zh) 2017-05-01

Family

ID=57235061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133306A TWI581340B (zh) 2015-10-14 2016-10-14 半導體裝置及其製造方法

Country Status (3)

Country Link
US (3) US9496363B1 (zh)
CN (1) CN106601814B (zh)
TW (1) TWI581340B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876115B2 (en) 2015-11-06 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9577036B1 (en) 2015-11-12 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9679887B1 (en) 2016-06-02 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Over-voltage protection circuit
US10354997B2 (en) 2017-04-28 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device with replacement gates
US10276445B2 (en) * 2017-08-31 2019-04-30 Taiwan Semiconductor Manfacturing Co., Ltd. Leakage reduction methods and structures thereof
US10546937B2 (en) * 2017-11-21 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for noise isolation in semiconductor devices
CN107958843A (zh) * 2017-11-22 2018-04-24 上海华力微电子有限公司 一种鳍式场效晶体管及其制作方法
US11404431B2 (en) * 2018-12-04 2022-08-02 Sunrise Memory Corporation Methods for forming multilayer horizontal NOR-type thin-film memory strings
US11114419B2 (en) * 2019-09-11 2021-09-07 Jade Bird Display (shanghai) Limited Multi-color LED pixel unit and micro-LED display panel
DE102020123264B4 (de) 2020-03-30 2022-11-10 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren zu dessen Herstellung
CN113764503B (zh) * 2020-06-03 2025-03-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115692415A (zh) * 2021-07-28 2023-02-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217420A1 (en) * 2003-04-30 2004-11-04 Yee-Chia Yeo Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20140001572A1 (en) * 2012-06-29 2014-01-02 Mark T. Bohr Through gate fin isolation
US20140021524A1 (en) * 2012-07-18 2014-01-23 Samsung Electronics Co., Ltd. Non-volatile memory devices having air gaps and methods of manufacturing the same
US20150162247A1 (en) * 2013-12-11 2015-06-11 Samsung Electronics Co., Ltd. Semiconductor device, electronic device including the same and manufacturing methods thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269283B2 (en) * 2009-12-21 2012-09-18 Intel Corporation Methods and apparatus to reduce layout based strain variations in non-planar transistor structures
KR20120057794A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8609510B1 (en) * 2012-09-21 2013-12-17 Globalfoundries Inc. Replacement metal gate diffusion break formation
US20140103452A1 (en) * 2012-10-15 2014-04-17 Marvell World Trade Ltd. Isolation components for transistors formed on fin features of semiconductor substrates
US9379106B2 (en) * 2013-08-22 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels
CN107818943B (zh) * 2013-11-28 2019-03-29 中国科学院微电子研究所 半导体装置及其制造方法
US9293459B1 (en) * 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
US9299835B1 (en) * 2014-12-04 2016-03-29 International Business Machines Corporation Vertical field effect transistors
US9660022B2 (en) * 2015-08-20 2017-05-23 United Microelectronics Corp. Semiconductive device with a single diffusion break and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217420A1 (en) * 2003-04-30 2004-11-04 Yee-Chia Yeo Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US20140001572A1 (en) * 2012-06-29 2014-01-02 Mark T. Bohr Through gate fin isolation
US20140021524A1 (en) * 2012-07-18 2014-01-23 Samsung Electronics Co., Ltd. Non-volatile memory devices having air gaps and methods of manufacturing the same
US20150162247A1 (en) * 2013-12-11 2015-06-11 Samsung Electronics Co., Ltd. Semiconductor device, electronic device including the same and manufacturing methods thereof

Also Published As

Publication number Publication date
US20180182866A1 (en) 2018-06-28
US9917176B2 (en) 2018-03-13
US10205004B2 (en) 2019-02-12
US20170110557A1 (en) 2017-04-20
TW201714225A (zh) 2017-04-16
US9496363B1 (en) 2016-11-15
CN106601814B (zh) 2020-04-17
CN106601814A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
TWI581340B (zh) 半導體裝置及其製造方法
TWI614793B (zh) 半導體裝置及其製造方法
US10868012B2 (en) Semiconductor device and manufacturing method thereof
CN115621319B (zh) 半导体元件及其制作方法
CN107017286B (zh) 半导体元件及其制造方法
TWI524434B (zh) 積體電路及其製作方法
US11637204B2 (en) FinFET isolation structure
US10930740B2 (en) Multi-direction channel transistor and semiconductor device including the multi-direction channel transistor
CN106206434A (zh) 半导体结构及其制造工艺
CN111081767A (zh) 晶体管
US9947594B2 (en) Semiconductor device and manufacturing method thereof
US9799566B1 (en) Semiconductor device and manufacturing method thereof
US9922976B1 (en) Semiconductor device and manufacturing method thereof
CN103390584A (zh) 半导体器件的制造方法
TWI406325B (zh) 半導體結構的製造方法