[go: up one dir, main page]

TWI578074B - Thin film transistor substrate and display device - Google Patents

Thin film transistor substrate and display device Download PDF

Info

Publication number
TWI578074B
TWI578074B TW102131109A TW102131109A TWI578074B TW I578074 B TWI578074 B TW I578074B TW 102131109 A TW102131109 A TW 102131109A TW 102131109 A TW102131109 A TW 102131109A TW I578074 B TWI578074 B TW I578074B
Authority
TW
Taiwan
Prior art keywords
insulating layer
inorganic insulating
layer
organic insulating
film
Prior art date
Application number
TW102131109A
Other languages
English (en)
Other versions
TW201415148A (zh
Inventor
近間義雅
中田幸伸
山下徹也
西村淳
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201415148A publication Critical patent/TW201415148A/zh
Application granted granted Critical
Publication of TWI578074B publication Critical patent/TWI578074B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/60—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體基板及顯示裝置
本發明係關於一種薄膜電晶體基板及顯示裝置。更具體而言，本發明係關於一種適於包括有機絕緣層之薄膜電晶體基板之薄膜電晶體基板、及包括該薄膜電晶體基板之顯示裝置。
於薄膜電晶體基板(以下亦稱為陣列基板)中，通常針對每個作為圖像之最小單位之像素，設置薄膜電晶體(TFT)作為開關元件。
於陣列基板，通常除設置有TFT以外，亦設置有各種配線、用以使該等配線間絕緣之絕緣層、及用以連接其他電子零件之端子。例如有如下情況：於陣列基板，使用各向異性導電膜(以下亦稱為ACF(Anisotropic Conductive Film))等各向異性導電構件，而連接(安裝)有半導體積體電路及可撓性印刷基板(以下亦稱為FPC(Flexible Printed Circuit)基板)。
而且，最近提出有使用有機材料形成絕緣層之技術。例如揭示有一種主動矩陣(active matrix)基板，該主動矩陣基板包括：閘極電極；閘極絕緣層，其以覆蓋閘極電極之方式設置；氧化物半導體層，其設置於閘極絕緣層上且包括通道區域；層間絕緣膜，其覆蓋設置於氧化物半導體層上之源極電極及汲極電極；以及平坦化膜，其設置於層間絕緣膜上；且於平坦化膜之位於通道區域上方之部分，形成有到達至層間絕緣膜之開口部(例如參照專利文獻1)。
又，揭示有一種液晶顯示裝置，其係包括包含氧化物半導體層 之薄膜電晶體之液晶顯示裝置，且於至少覆蓋氧化物半導體層之層間膜中使用彩色之透光性樹脂層(例如參照專利文獻2)。
先前技術文獻 專利文獻
專利文獻1：國際公開2011/104791號
專利文獻2：日本專利特開2010-156960號公報
於高溫高濕下對本發明者等人製作之比較形態1之液晶顯示面板進行蝕刻，結果有於端子附近ACF變色之情況。該面板包括陣列基板，該陣列基板係於由無機材料形成之絕緣層(以下亦稱為無機絕緣層)上積層有由有機材料形成之絕緣層(以下亦稱為有機絕緣層)。當更詳細地觀察該面板時，於變色部附近，陣列基板之一部分被剝離，該剝離產生於無機絕緣層與有機絕緣層之間之界面。再者，於變色部附近，設置有由銅(Cu)形成之端子及配線，但該等端子及配線本身未變色(腐蝕)。
圖30係比較形態1之液晶顯示面板中所含之陣列基板之剖面模式圖，表示端子之周邊部。
如圖30所示，比較形態1之陣列基板係於端子(未圖示)之周邊部，具備玻璃基板130、玻璃基板130上之配線143、覆蓋配線143之無機絕緣層131、無機絕緣層131上之無機絕緣層132、無機絕緣層132上之保護層133、保護層133上之無機絕緣層134、無機絕緣層134上之有機絕緣層135、有機絕緣層135上之透明導電層144、以及透明導電層144上之無機絕緣層136。無機絕緣層131、136係由氮化矽(SiNx)形成，有機絕緣層135係由感光性丙烯酸系樹脂形成，透明導電層144係由銦錫氧化物(ITO，Indium Tin Oxide)形成。又，TFT(未圖示)之半導 體層係由氧化物半導體形成，且就減少氧化物半導體之氧缺陷之觀點而言，無機絕緣層132、134及保護層133係由二氧化矽(SiO2)形成。
認為於比較形態1之陣列基板中，由於有機絕緣層135之側面露出，故而水分自該部分侵入，而產生上述剝離。又，與由氮化矽(SiNx)形成之無機絕緣膜相比，由氧化矽形成之無機絕緣膜對有機絕緣膜之密接性較差。因此，認為促進了比較形態1之液晶顯示面板中剝離之產生。
本發明係鑒於上述現狀而完成者，其目的在於提供一種可抑制剝離之產生之薄膜電晶體基板及顯示裝置。
本發明之一態樣可為一種薄膜電晶體基板，其包括：絕緣基板；薄膜電晶體；第1無機絕緣層；有機絕緣層，其積層於上述第1無機絕緣層上；以及第2無機絕緣層，其積層於上述有機絕緣層上；且上述有機絕緣層可具有由上述第2無機絕緣層覆蓋之側面。
以下，亦將該薄膜電晶體基板稱為本發明之薄膜電晶體基板。
以下，對本發明之薄膜電晶體基板之較佳實施形態進行說明。再者，以下之較佳實施形態可適當相互組合，將以下之2種以上之較佳實施形態相互組合而成之實施形態亦為較佳實施形態之一。
本發明之薄膜電晶體基板亦可進而包括：排列有複數個像素區域之顯示區域、及上述顯示區域之周圍之周邊區域，且上述有機絕緣層之上述側面亦可配置於上述周邊區域內。
本發明之薄膜電晶體基板亦可進而包括設置於上述絕緣基板上 之端子，且上述有機絕緣層之上述側面亦可配置於上述端子之周邊部。
上述有機絕緣層之上述側面亦可配置於上述薄膜電晶體基板之端面之周邊部。
上述第1無機絕緣層亦可於上述有機絕緣層之上述側面之下具有側面，上述第2無機絕緣層亦可覆蓋上述有機絕緣層之上述側面、及上述第1無機絕緣層之上述側面，上述第2無機絕緣層亦可接觸於上述絕緣基板。
上述第1無機絕緣層亦可於上述有機絕緣層之上述側面之下具有側面，上述第2無機絕緣層亦可覆蓋上述有機絕緣層之上述側面、及上述第1無機絕緣層之上述側面，且本發明之薄膜電晶體基板亦可進而包括設置於上述絕緣基板及上述第1無機絕緣層之間之第3無機絕緣層，上述第3無機絕緣層亦可包括自上述第1無機絕緣層伸出之部分，上述第2無機絕緣層亦可接觸於自上述第1無機絕緣層伸出之上述部分之上表面，上述第3無機絕緣層亦可包含氮化矽。
本發明之薄膜電晶體基板亦可進而包括排列有複數個像素區域之顯示區域，且上述有機絕緣層之上述側面亦可配置於上述顯示區域內。
本發明之薄膜電晶體基板亦可進而包括第1透明導電層、及第2透明導電層，上述薄膜電晶體亦可包括汲極電極，且 上述第1無機絕緣層亦可積層於上述汲極電極上，上述第1透明導電層亦可積層於上述有機絕緣層上，上述第2透明導電層亦可積層於上述第2無機絕緣層上，亦可於上述有機絕緣層設置有開口，上述有機絕緣層之上述側面亦可為，以包圍上述開口之方式配置，亦可於上述第1及第2無機絕緣層，分別於上述有機絕緣層之上述開口內設置有開口，上述第2透明導電層亦可通過上述第1及第2無機絕緣層之上述開口而連接於上述汲極電極。
上述第1無機絕緣層亦可於上述有機絕緣層之上述側面之下具有側面，且上述第2無機絕緣層亦可覆蓋上述有機絕緣層之上述側面、及上述第1無機絕緣層之上述側面。
上述第1無機絕緣層亦可包括自上述有機絕緣層伸出之部分，且上述第2無機絕緣層亦可接觸於自上述有機絕緣層伸出之上述部分之上表面。
上述第1無機絕緣層亦可包含氧化矽，且上述有機絕緣層亦可包含感光性樹脂。
上述第2無機絕緣層亦可包含氮化矽。
上述薄膜電晶體亦可包括包含金屬氧化物之半導體層，且上述金屬氧化物亦可包含選自由銦、鎵、鋁、銅、鋅、鎂及鎘所組成之群中之至少一種元素、及氧。
上述金屬氧化物亦可包含銦、鎵、鋅及氧。
本發明之其他態樣亦可為包括本發明之薄膜電晶體基板之顯示裝置。
根據本發明，可實現能夠抑制剝離之產生之薄膜電晶體基板及顯示裝置。
1‧‧‧液晶顯示器
10‧‧‧液晶面板
11‧‧‧陣列基板
11a‧‧‧端面
12‧‧‧彩色濾光片基板(CF基板)
13‧‧‧液晶層
14‧‧‧密封件
15‧‧‧顯示部
16‧‧‧突出區域
17~19、43、45、52、143‧‧‧配線
20~23‧‧‧端子
24‧‧‧顯示區域
25‧‧‧周邊區域
26‧‧‧像素
30‧‧‧絕緣基板
30e、31e、34c、34e、34g‧‧‧上表面
31、32、34、36、131、132、134、136‧‧‧無機絕緣層
33、133‧‧‧保護層
34a、35a、36a‧‧‧開口
34d、34f、35b、35d、35f‧‧‧側面
35、135‧‧‧有機絕緣層
37‧‧‧閘極電極
38‧‧‧半導體層
39‧‧‧源極電極
40‧‧‧汲極電極
41、42、44、144‧‧‧透明導電層
46‧‧‧第1絕緣膜
47‧‧‧第2絕緣膜
48‧‧‧第4絕緣膜
49‧‧‧TFT
50‧‧‧可撓性配線基板(FPC基板)
51‧‧‧絕緣膜
53‧‧‧IC晶片
54‧‧‧凸塊
55、58‧‧‧熱固性樹脂
56、59‧‧‧導電性粒子
57、60‧‧‧各向異性導電構件
130‧‧‧玻璃基板
圖1係表示實施形態1之液晶顯示器之平面模式圖，表示IC(integrated circuit，積體電路)晶片及FPC基板搭載後之狀態。
圖2係圖1中之A1-A2線之剖面模式圖。
圖3係表示實施形態1~3之液晶顯示器之平面模式圖，表示IC晶片及FPC基板搭載前之狀態。
圖4(a)~(c)係實施形態1之陣列基板之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖5(a)~(c)係實施形態1之陣列基板之製造步驟(閘極層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖6(a)~(c)係實施形態1之陣列基板之製造步驟(第1及第2絕緣膜之成膜步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖7(a)~(c)係實施形態1之陣列基板之製造步驟(半導體層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖8(a)~(c)係實施形態1之陣列基板之製造步驟(無機絕緣層及保護層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖9(a)~(c)係實施形態1之陣列基板之製造步驟(源極層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖10(a)~(c)係實施形態1之陣列基板之製造步驟(第4絕緣膜之成膜步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖11(a)~(c)係實施形態1之陣列基板之製造步驟(有機絕緣層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖12(a)~(c)係實施形態1之陣列基板之製造步驟(透明導電層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖13(a)~(c)係實施形態1之陣列基板之製造步驟(無機絕緣層之形成步驟)中之各構件之剖面模式圖，(a)表示TFT部，(b)表示端子之周邊部，(c)表示陣列基板之端面之周邊部。
圖14係實施形態2之陣列基板之剖面模式圖，表示端子之周邊部。
圖15係實施形態2之陣列基板之製造步驟(閘極層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖16係實施形態2之陣列基板之製造步驟(第1及第2絕緣膜之成膜步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖17係實施形態2之陣列基板之製造步驟(無機絕緣層及保護層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖18係實施形態2之陣列基板之製造步驟(第4絕緣膜之成膜步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖19係實施形態2之陣列基板之製造步驟(有機絕緣層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖20係實施形態2之陣列基板之製造步驟(透明導電層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖21係實施形態2之陣列基板之製造步驟(無機絕緣層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖22係實施形態3之陣列基板之剖面模式圖，表示端子之周邊部。
圖23係實施形態3之陣列基板之製造步驟(閘極層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖24係實施形態3之陣列基板之製造步驟(第1及第2絕緣膜之成膜步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖25係實施形態3之陣列基板之製造步驟(無機絕緣層及保護層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖26係實施形態3之陣列基板之製造步驟(第4絕緣膜之成膜步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖27係實施形態3之陣列基板之製造步驟(有機絕緣層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖28係實施形態3之陣列基板之製造步驟(透明導電層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖29係實施形態3之陣列基板之製造步驟(無機絕緣層之形成步驟)中之各構件之剖面模式圖，表示端子之周邊部。
圖30係比較形態1之液晶顯示面板中所含之陣列基板之剖面模式圖，表示端子之周邊部。
以下揭示實施形態，以圖式為參照，進而詳細說明本發明，但本發明並不僅限定於該等實施形態。
(實施形態1)
參照圖1~圖13，對實施形態1之液晶顯示器進行說明。首先，參照圖1~圖3，對實施形態1之液晶顯示器之整體之構造進行說明。 圖1係表示實施形態1之液晶顯示器之平面模式圖，表示IC晶片及FPC基板搭載後之狀態。圖2係圖1中之A1-A2線之剖面模式圖。圖3係表示實施形態1~3之液晶顯示器之平面模式圖，表示IC晶片及FPC基板搭載前之狀態。
本實施形態之液晶顯示器1為主動矩陣驅動方式且透過型之液晶顯示器，且為作為水平配向模式之一種之邊緣場切換(FFS：Fringe Field Switching)方式之液晶顯示器。如圖1及2所示，液晶顯示器1包括液晶面板10、背光源(未圖示)、分別安裝於液晶面板10上之IC晶片53及可撓性配線基板(FPC基板)50、設置於液晶面板10及IC晶片53之間之各向異性導電構件57、以及設置於液晶面板10及FPC基板50之間之各向異性導電構件60。
如圖2及3所示，液晶面板10包括相互對向之陣列基板11及彩色濾光片基板(CF基板)12、設置於基板11、12之間之液晶層13、及將液晶層13密封於基板11、12之間之密封件14。於基板11、12相互對向之區域內設置有顯示部15。
於顯示部15，配置有複數個像素26。像素26係於列方向及行方向呈矩陣狀配置。各像素26包括複數種顏色(例如紅色、綠色及藍色之三種顏色)之子像素。陣列基板11包含對應於顯示部15之區域(以下亦稱為顯示區域)24、及顯示區域24之周圍之周邊區域(邊框區域)25。
陣列基板11包括形成於絕緣基板30上之各種構件。具體而言，於顯示區域24內包括以相互交叉之方式設置之複數條源極匯流排線及複數條閘極匯流排線(均未圖示)。亦可平行於閘極匯流排線而設置複數條共用匯流排線。各子像素與由源極匯流排線、與閘極匯流排線或共用匯流排線區劃之區域大致一致。陣列基板11包括作為開關元件發揮功能之複數個TFT(未圖示)、及連接於各TFT之透明之像素電極(未圖示)。TFT及像素電極係設置於與各子像素對應之區域(以下亦稱為子 像素區域)。各TFT係連接於對應之源極匯流排線及閘極匯流排線。
密封件14係以包圍顯示部15之方式形成。又，密封件14係將基板11及50相互接著，並且將液晶層13密封於基板11及50之間。
密封件14之材料(密封材)之種類並無特別限定，可使用通常之密封材，例如可列舉不具有光硬化性而具有熱固性之密封材(以下亦稱為熱固型密封材)、不具有熱固性而具有光硬化性(例如紫外線硬化性)之密封材(以下亦稱為光硬化型密封材)、及具有光硬化性(例如紫外線硬化性)及熱固性之密封材(以下亦稱為光熱併用型密封材)。作為液晶材料之注入方法，於採用滴下注入法(ODF(One Drop Fill)法)之情形時，較佳為光硬化型密封材及光熱併用型密封材，於採用真空注入法之情形時，較佳為熱固型密封材。一般而言，密封材包含丙烯酸系樹脂及/或環氧樹脂。作為光熱併用型密封材之具體例，例如可列舉以環氧丙烯酸系樹脂為主成分之Photolec S series(積水化學工業公司製造)。
陣列基板11於周邊區域25內包括不與CF基板12對向之突出區域16，IC晶片53及FPC基板50係於突出區域16內，安裝(搭載)於陣列基板11上。再者，亦可於突出區域16內，於陣列基板11上搭載有電阻、陶瓷電容器等電子零件(以下亦將此種電子零件稱為被動元件)。
陣列基板11於突出區域16內包括複數個端子20，複數個端子20包含IC晶片連接用之複數個端子21、22、及FPC基板連接用之複數個端子23。又，陣列基板11於周邊區域25內包括複數條配線19，配線19包含將端子22連接於對應之端子23之連接配線18、及將端子21連接於對應之源極匯流排線或閘極匯流排線之引出配線17。
再者，各端子20之連接目標並無特別限定，可適當設定。例如端子20亦可包含被動元件連接用端子。
IC晶片53係包括作為端子發揮功能之複數個凸塊54之裸晶(bare chip)，且藉由COG(Chip On Glass，玻璃覆晶)方式而安裝於陣列基板11上。於IC晶片53內形成有用以驅動閘極匯流排線及源極匯流排線之驅動電路。再者，驅動電路之至少一部分、例如閘極匯流排線用驅動電路亦可於陣列基板11上形成為單一積體電路。又，IC晶片53亦可為LSI(Large Scale Integration，大型積體電路)晶片。
FPC基板50為可彎折之印刷基板，包含由聚醯亞胺等樹脂形成之可撓性之絕緣膜51、及分別形成於膜51上之複數條配線52。各配線52之端部作為端子而發揮功能。再者，亦可於FPC基板50上，搭載有被動元件。
IC晶片53及FPC基板50分別藉由介隔各向異性導電構件57及60熱壓接(固定)於液晶面板10，而電性連接於液晶面板10。各向異性導電構件57係以覆蓋端子21、22之方式設置，各向異性導電構件60係以覆蓋端子23之方式設置。各向異性導電構件57及60分別包含熱固性樹脂(例如環氧樹脂)55及58、以及熱固性樹脂55及58中之多個導電性粒子56及59。各向異性導電構件57及60可一方面於縱方向(基板11之法線方向)表現出導電性，另一方面則於橫方向(基板11之平面方向)表現出絕緣性。各向異性導電構件57及60較佳為分別使用ACF而形成，但該材料並無特別限定，亦可使用各向異性導電膏形成。ACF等各向異性導電材料能夠以如下方式將電子零件彼此電性連接，即：一方面保持相互對向之端子(電極)間之導通狀態，另一方面則保持鄰接之端子(電極)間之絕緣。又，可將電子零件彼此機械性地固著。
參照圖4(a)~圖4(c)，對像素內之TFT部、端子20之周邊部、及陣列基板11之端面(切割面)之周邊部之各構造進行詳細敍述。圖4(a)~圖4(c)係實施形態1之陣列基板之剖面模式圖，圖4(a)表示TFT部，圖4(b)表示端子之周邊部，圖4(c)表示陣列基板之端面之周邊部。
如圖4(a)所示，於TFT部，設置有具有底部閘極構造之TFT49。 又，設置有絕緣基板30上之閘極電極37、覆蓋閘極電極37之無機絕緣層31、無機絕緣層31上之無機絕緣層32、於無機絕緣層32上以與閘極電極37重合之方式形成為島狀之半導體層38、半導體層38及無機絕緣層32上之保護層33、保護層33上之源極電極39及汲極電極40、源極電極39及汲極電極40上之無機絕緣層34、無機絕緣層34上之有機絕緣層35、有機絕緣層35上之透明導電層41、透明導電層41上之無機絕緣層36、以及無機絕緣層36上之透明導電層42。於陣列基板11之液晶層13側之表面，形成有配向膜(未圖示)。
TFT49包括閘極電極37、無機絕緣層31、32、半導體層38、保護層33、源極電極39及汲極電極40。閘極電極37連接於閘極匯流排線，源極電極39連接於源極匯流排線。無機絕緣層31、32係於TFT部作為閘極絕緣膜而發揮功能。保護層33係於TFT部作為蝕刻終止層(ES(Etching Stopper)層)而發揮功能，且覆蓋半導體層38之通道區域。源極電極39及汲極電極40分別通過形成於保護層33之開口而連接於半導體層38。
於汲極電極40上，於有機絕緣層35、無機絕緣層34及36分別形成有開口35a、34a及36a，透明導電層42係通過該等開口而連接於汲極電極40。開口35a較開口34a及36a大，開口34a及36a係形成於開口35a內。鄰接於開口34a之無機絕緣層34之側面與鄰接於開口36a之無機絕緣層36之側面成為同一平面。於透明導電層42，形成有相互平行之狹縫(細長之開口，未圖示)，另一方面，透明導電層41係於除開口35a以外之區域以覆蓋子像素區域整體之方式形成。
對於閘極匯流排線及閘極電極37，自IC晶片53以特定之時序以脈衝形式供給掃描信號，掃描信號係藉由線序(line sequential)方式而施加至各TFT49。TFT49係藉由掃描信號之輸入而僅於固定期間內成為接通狀態。透明導電層42係作為所謂像素電極發揮功能。於TFT49 為接通狀態期間，對透明導電層42，自IC晶片53經由源極匯流排線及TFT49供給圖像信號。另一方面，對透明導電層41供給作為對所有像素共同施加之信號之共用信號。因此，當對透明導電層42施加圖像信號時，於透明導電層42及透明導電層41之間呈抛物線狀產生電力線，且於液晶層13產生與圖像信號相應之邊緣場。而且，藉由該邊緣場而控制液晶分子(通常具有正介電常數各向異性之向列液晶分子)之配向，其結果，得以控制各子像素之透光率。以如此之方式，多個子像素分別獨立地被驅動，而於顯示部15顯示出圖像。透明導電層41與透明導電層42成為一對，作為驅動液晶層13之對向電極而發揮功能。
又，透明導電層42係重疊於透明導電層41，在該等層之間介置有無機絕緣層36。進而，對透明導電層41施加有共用信號。因此，當對透明導電層42施加圖像信號時，藉由該等透明之構件而形成保持電容。如此，透明導電層41、42亦可作為保持電容用電極而發揮功能。又，無機絕緣層36係於包含TFT部之顯示區域內，作為使透明導電層41與透明導電層42之間絕緣之絕緣體而發揮功能，並且亦可作為形成保持電容之介電質而發揮功能。
一般而言，與有機絕緣膜相比，無機絕緣膜對水分具有更優異之阻隔性。而且，於本實施形態中，鄰接於開口35a之有機絕緣層35之側面35b係由無機絕緣層36覆蓋。因此，可抑制水分自側面35b侵入至有機絕緣層35。其結果，可抑制於TFT部產生剝離。
又，無機絕緣層34之一部分係自有機絕緣層35伸出，且無機絕緣層36接觸於該伸出之部分之上表面34c。藉此，可藉由無機絕緣層36而確實地覆蓋有機絕緣層35之側面35b。
再者，於陣列基板11上存在液晶層13，液晶層13係由密封件14密封於陣列基板11及CF基板12之間，但於陣列基板11之製造階段，不存在液晶層13，而使水分可能會侵入至有機絕緣層35。因此，於TFT 部中採用上述構造之技術性意義較大。
如圖4(b)所示，於周邊區域25、其中端子20之周邊部(例如圖3中之由虛線之圓包圍之部分)，在絕緣基板30上設置有配線43。配線43係由上述無機絕緣層31、32及保護層33覆蓋。於保護層33上，依序積層有上述無機絕緣層34及有機絕緣層35。於有機絕緣層35上，設置有透明導電層44。於透明導電層44上設置有上述無機絕緣層36。於端子20之周邊部，無機絕緣層34之側面亦與無機絕緣層36之側面成為同一平面。再者，配線43及透明導電層44各自之用途並無特別限定，可適當選擇，例如配線43亦可被用作上述配線19或檢查用配線。又，亦可不設置配線43及/或透明導電層44。
而且，有機絕緣層35之側面35d由無機絕緣層36覆蓋。因此，可抑制水分自側面35d侵入至有機絕緣層35。其結果，可抑制於端子20之周邊部產生剝離。
又，無機絕緣層34之一部分係自有機絕緣層35伸出，且無機絕緣層36接觸於該伸出之部分之上表面34e。藉此，可藉由無機絕緣層36而確實地覆蓋有機絕緣層35之側面35d。
上述構造可露出於空氣中，亦可由各向異性導電構件57或60覆蓋。即便於由各向異性導電構件57或60覆蓋之情形時，在將IC晶片53及FPC基板50安裝於陣列基板11上之前，水分亦可能會侵入至有機絕緣層35。因此，於此情形時採用上述構造之技術性意義亦較大。
如圖4(c)所示，於周邊區域25、其中陣列基板11之端面11a之周邊部(例如圖3中之由一點鏈線之圓包圍之區域內)，於絕緣基板30上依序積層有上述之無機絕緣層31、32及保護層33。再者，端面11a之具體位置並無特別限定，可位於陣列基板11之4邊中之任一邊。於保護層33上，設置有配線45。於保護層33及配線45上，依序積層有上述無機絕緣層34、有機絕緣層35及無機絕緣層36。於陣列基板11之端面 11a之周邊部，無機絕緣層34之側面34f亦與無機絕緣層36之側面成為同一平面。陣列基板11之端面11a包含絕緣基板30、無機絕緣層31、32及保護層33之側面。再者，配線45之用途並無特別限定，可適當設定，例如亦可用作為引出線。又，配線45亦可配置於絕緣基板30及無機絕緣層31之間。進而，亦可不設置配線45。
而且，有機絕緣層35之側面35f由無機絕緣層36覆蓋。因此，可抑制水分自側面35f侵入至有機絕緣層35。其結果，可抑制於陣列基板11之端面11a之周邊部產生剝離。
又，無機絕緣層34之一部分係自有機絕緣層35伸出，且無機絕緣層36接觸於該伸出之部分之上表面34g。藉此，可藉由無機絕緣層36而確實地覆蓋有機絕緣層35之側面35f。再者，有機絕緣層35之側面35f及無機絕緣層34之側面34f亦可與陣列基板11之端面11a為同一平面。即，端面11a亦可包含側面34f、35f。
上述構造可露出於空氣中，亦可由密封件14覆蓋。即便於由密封件14覆蓋之情形時，在將CF基板12貼合於陣列基板11之前，水分亦可能會侵入至有機絕緣層35。因此，於此情形時採用上述構造之技術性意義亦較大。又，上述構造亦可由各向異性導電構件57或60覆蓋。
陣列基板11之端面11a可包含作為絕緣基板30之玻璃基板之側面、作為無機絕緣層31之SiNx層之側面、作為無機絕緣層32之SiO2層之側面、及作為保護層33之SiO2層之側面，亦可進而包括作為無機絕緣膜34之SiO2層之側面、及作為無機絕緣膜36之SiNx層之側面。
如圖4(a)~圖4(c)所示，於各部分，有機絕緣層35之上表面係由無機絕緣層36覆蓋，故而亦可抑制水分自上表面侵入。又，於各部分，有機絕緣層35之側面相對於絕緣基板30傾斜，有機絕緣層35具有正錐形狀。
以下，對本實施形態之液晶顯示器之製造方法進行說明。
首先，準備具有絕緣性表面之絕緣基板30。作為絕緣基板30，可使用通常用於顯示器用途之絕緣基板，如玻璃基板、矽基板、具有耐熱性之塑膠基板等。作為上述塑膠基板之材料，例如可列舉聚對苯二甲酸乙二酯樹脂、聚萘二甲酸乙二酯樹脂、聚醚碸樹脂、丙烯酸系樹脂及聚醯亞胺樹脂等。
圖5(a)~圖5(c)係實施形態1之陣列基板之製造步驟(閘極層之形成步驟)中之各構件之剖面模式圖，圖5(a)表示TFT部，圖5(b)表示端子之周邊部，圖5(c)表示陣列基板之端面之周邊部。
其次，藉由濺鍍法於絕緣基板30之整個面成膜第1導電膜，藉由光微影法於第1導電膜上形成第1光阻，以第1光阻為掩膜對第1導電膜進行濕式蝕刻，繼而，將第1光阻剝離。其結果，如圖5(a)~圖5(c)所示，形成包含閘極電極37、配線43、閘極匯流排線、共用匯流排線等之層(以下亦稱為閘極層)。閘極電極37係與閘極匯流排線一體地形成。作為第1導電膜，例如可使用包含鉬(Mo)、鈦(Ti)、鋁(Al)、銅(Cu)、鎢(W)、鉭(Ta)、鉻(Cr)、或者其等之合金或氮化物之膜。第1導電膜亦可為積層複數種膜而成之積層膜。又，第1導電膜亦可為於膜厚30nm之Ti膜上積層膜厚200nm之Cu膜而成之積層膜。
圖6(a)~圖6(c)係實施形態1之陣列基板之製造步驟(第1及第2絕緣膜之成膜步驟)中之各構件之剖面模式圖，圖6(a)表示TFT部，圖6(b)表示端子之周邊部，圖6(c)表示陣列基板之端面之周邊部。
繼而，如圖6(a)~圖6(c)所示，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法，於形成有閘極層之基板之整個面成膜無機絕緣層31用之第1絕緣膜46後，繼而，於第1絕緣膜46之整個面成膜無機絕緣層32用之第2絕緣膜47。作為第1絕緣膜46，例如可使用氮化矽(SiNx)膜、及氮氧化矽(SiNxOy，x>y)膜等，其中較佳為氮化矽 (SiNx)膜。作為第2絕緣膜47，例如可使用氧化矽膜(例如SiO2膜)、及氧氮化矽(SiOxNy，x>y)膜等，但於半導體層38包含氧化物半導體之情形時，就減少氧缺陷之觀點而言，第2絕緣膜47較佳為包含氧化矽、特別是SiO2。然而，與含有氮之矽膜(例如氮化矽膜)相比，氧化矽膜對水分之阻隔性(以下亦稱為阻水性)較差，故而由第2絕緣膜47形成之無機絕緣層32為於阻水性方面不利之層。另一方面，由第1絕緣膜46形成之無機絕緣層31為於阻水性方面有利之層。第1絕緣膜46亦可為膜厚400nm之SiNx膜，第2絕緣膜47亦可為膜厚50nm之SiO2膜。
繼而，藉由濺鍍法、CVD法等方法，於形成有第2絕緣膜47之基板之整個面成膜半導體膜。亦可於半導體膜之成膜後進行退火。
作為半導體膜之材料，例如可列舉矽等第14族元素之半導體、氧化物半導體等，其中較佳為氧化物半導體。氧化物半導體較佳為包含選自由銦(In)、鎵(Ga)、鋁(Al)、銅(Cu)、鋅(Zn)、鎂(Mg)及鎘(Cd)所組成之群中之至少一種元素、及氧(O)，更佳為包含銦(In)、鎵(Ga)、鋅(Zn)及氧(O)。於使用氧化物半導體之情形時，與使用非晶矽之情形相比，可提高TFT49之遷移率。因此，即便精細度變高，即，即便平均每個子像素之TFT49之接通時間變短，亦可對液晶層13充分地施加電壓。又，於使用氧化物半導體之情形時，與使用非晶矽之情形相比，可減少TFT49之斷開狀態下之漏電流。因此，無論為高精細度之情形或為非高精細度之情形，均可採用低頻驅動、設定停止期間之驅動等驅動，其結果，可減少耗電。
又，於使用氧化物半導體(特別是包含銦(In)、鎵(Ga)、鋅(Zn)及氧(O)之氧化物半導體)形成半導體層38且使用氧化矽(例如SiO2)形成無機絕緣層34之情形時，無機絕緣層34與有機絕緣層35之密接性容易變差。因此，本實施形態適於半導體層38包含氧化物半導體之情形， 更適於半導體層38包含選自由銦(In)、鎵(Ga)、鋁(Al)、銅(Cu)、鋅(Zn)、鎂(Mg)及鎘(Cd)所組成之群中之至少一種元素、及氧(O)之情形，尤其適於包含銦(In)、鎵(Ga)、鋅(Zn)及氧(O)之情形。
作為氧化物半導體之具體例，可列舉In-Ga-Zn-O(氧化銦鎵鋅)、InGaO3(ZnO)5、MgxZn1-xO、CdxZn1-xO、及CdO等。又，亦可使用添加有第1族元素、第13族元素、第14族元素、第15族元素及第17族元素所組成之群中之至少一種元素(雜質元素)之非晶質狀態、多晶狀態或微晶狀態之ZnO，或者未添加有上述雜質元素之非晶質狀態、多晶狀態或微晶狀態之ZnO。再者，所謂微晶狀態係指非晶質與多晶混合之狀態。
圖7(a)~圖7(c)係實施形態1之陣列基板之製造步驟(半導體層之形成步驟)中之各構件之剖面模式圖，圖7(a)表示TFT部，圖7(b)表示端子之周邊部，圖7(c)表示陣列基板之端面之周邊部。
於半導體膜之退火後，藉由光微影法在半導體膜上形成第2光阻，以第2光阻為掩膜對半導體膜進行濕式蝕刻，繼而，將第2光阻剝離。其結果，如圖7所示，形成半導體層38。
圖8(a)~圖8(c)係實施形態1之陣列基板之製造步驟(無機絕緣層及保護層之形成步驟)中之各構件之剖面模式圖，圖8(a)表示TFT部，圖8(b)表示端子之周邊部，圖8(c)表示陣列基板之端面之周邊部。
繼而，藉由CVD法，於形成有半導體層38之基板之整個面成膜保護層33用之第3絕緣膜後，藉由光微影法於第3絕緣膜上形成第3光阻，以第3光阻為掩膜對第1~第3絕緣膜進行乾式蝕刻，繼而，將第3光阻剝離。其結果，如圖8所示，形成無機絕緣層31、32及保護層33。又，於半導體層38上在保護層33形成有開口。進而，為了將源極層連接於閘極層，於閘極層上之特定之位置形成貫通無機絕緣層31、32及保護層33之開口(未圖示)。作為第3絕緣膜，例如可使用氧化矽 膜(例如SiO2膜)、氮化矽(SiNx)膜、及氧氮化矽(SiOxNy，x>y)膜等。第3絕緣膜亦可為膜厚100nm之SiO2膜。
再者，根據半導體層38之材料亦可不形成保護層33。然而，於半導體層38包含氧化物半導體之情形時，較佳為形成保護層33，保護層33較佳為包含氧化矽(更佳為SiO2)。其原因在於可有效地減少半導體層38之氧缺陷。然而，如上所述，氧化矽膜之阻水性並不優異，故而保護層33為於阻水性方面不利之層。
圖9(a)~圖9(c)係實施形態1之陣列基板之製造步驟(源極層之形成步驟)中之各構件之剖面模式圖，圖9(a)表示TFT部，圖9(b)表示端子之周邊部，圖9(c)表示陣列基板之端面之周邊部。
繼而，藉由濺鍍法，於形成有保護層33之基板之整個面成膜第2導電膜，藉由光微影法於第2導電膜上形成第4光阻，以第4光阻為掩膜對第2導電膜進行濕式蝕刻，繼而，將第4光阻剝離。其結果，如圖9所示，形成包含源極電極39、汲極電極40、源極匯流排線、及配線45等之層(以下亦稱為源極層)。源極電極39係與源極匯流排線一體地形成。作為第4導電膜，例如可使用包含鉬(Mo)、鈦(Ti)、鋁(Al)、銅(Cu)、鎢(W)、鉭(Ta)、鉻(Cr)、或者其等之合金或氮化物之膜。第1導電膜亦可為積層複數種膜而成之積層膜。又，第2導電膜亦可為於膜厚30nm之Ti膜上積層膜厚200nm之Cu膜而成之積層膜。於第2導電膜之蝕刻時，保護層33作為蝕刻終止層(ES層)發揮功能，保護半導體層38之通道區域。
圖10(a)~圖10(c)係實施形態1之陣列基板之製造步驟(第4絕緣膜之成膜步驟)中之各構件之剖面模式圖，圖10(a)表示TFT部，圖10(b)表示端子之周邊部，圖10(c)表示陣列基板之端面之周邊部。
繼而，如圖10所示，藉由CVD法，於形成有源極層之基板之整個面成膜無機絕緣層34用之第4絕緣膜(鈍化膜)48。亦可於第4絕緣膜 48之成膜後進行退火。
無機絕緣層34(第4絕緣膜48)之材料可適當選擇，例如可使用氧化矽(例如SiO2)、氮化矽(SiNx)、氮氧化矽(SiNxOy，x>y)、及氧氮化矽(SiOxNy，x>y)等。然而，如上所述，認為於無機絕緣層34包含氧化矽(例如SiO2)之情形時，無機絕緣層34與有機絕緣層35之密接性容易變差，故而容易產生剝離。因此，本實施形態適於無機絕緣層34包含氧化矽、特別是SiO2之情形。該情況於半導體層38包含氧化物半導體之情形時就減少氧缺陷之觀點而言亦較佳。第4絕緣膜亦可為膜厚200nm之SiO2膜。然而，如上所述，氧化矽膜之阻水性並不優異，故而無機絕緣層34為於阻水性方面不利之層。
無機絕緣層34之膜厚並無特別限定，可適當設定，但較佳為50nm~500nm，更佳為100nm~300nm。若無機絕緣層34過薄，則就阻水性、通道區域之保護方面而言可能會產生問題。相反，若過厚，則就密接性、或錐形部之覆蓋率、生產性(成膜時間、蝕刻時間)之方面而言可能會產生問題。
繼而，藉由旋轉塗佈法、狹縫式塗佈法等方法，於形成有第4絕緣膜48之基板之整個面塗佈有機絕緣層35之材料，並使塗膜乾燥，形成具有平坦之表面之有機絕緣膜。其後，將有機絕緣膜圖案化。
作為有機絕緣膜，例如可使用感光性或非感光性之樹脂膜等。作為樹脂之具體例，例如可列舉丙烯酸系樹脂、感光性聚醯亞胺等。有機絕緣膜亦可為膜厚3μm之正型感光性丙烯酸系樹脂膜。於使用感光性樹脂膜作為有機絕緣膜之情形時，不形成光阻而藉由對有機絕緣膜進行曝光及顯影來實現有機絕緣膜之圖案化。
圖11(a)~(c)係實施形態1之陣列基板之製造步驟(有機絕緣層之形成步驟)中之各構件之剖面模式圖，圖11(a)表示TFT部，圖11(b)表示端子之周邊部，圖11(c)表示陣列基板之端面之周邊部。
於有機絕緣膜之圖案化後，進行退火並對經圖案化之有機絕緣膜進行煅燒。其結果，如圖11所示，形成有機絕緣層35。又，於有機絕緣層35形成有開口35a及側面35b、35d、35f。藉由上述退火，各側面35b、35d、35f具有光滑之曲面。退火例如以200℃進行1小時。
有機絕緣層35之膜厚並無特別限定，可適當設定，但較佳為1μm~5μm，更佳為2μm~4μm。若有機絕緣層35過薄，則可能會無法充分地達成平坦化之目的，又，會使有機絕緣層35之上層與下層之間之電容增加。相反若過厚，則可能會產生開孔等製程上之問題(例如因塞孔、曝光量提高而導致之生產性降低)、或透過率降低之問題。
圖12(a)~(c)係實施形態1之陣列基板之製造步驟(透明導電層之形成步驟)中之各構件之剖面模式圖，圖12(a)表示TFT部，圖12(b)表示端子之周邊部，圖12(c)表示陣列基板之端面之周邊部。
繼而，藉由濺鍍法，於形成有有機絕緣層35之基板之整個面成膜第1透明導電膜，藉由光微影法於第1透明導電膜上形成第5光阻，以第5光阻為掩膜對第1透明導電膜進行濕式蝕刻，繼而，將第5光阻剝離。於第1透明導電膜之圖案化後，進行退火而使第1透明導電膜多晶化。其結果，如圖12所示，形成透明導電層41、44。
作為第1透明導電膜之材料，可使用具有透光性之導電材料，具體而言，例如可使用銦錫氧化物(ITO)、銦鋅氧化物(IZO，Indium Zinc Oxide)、含有氧化矽之銦錫氧化物(ITSO，Indium Tin Silicon Oxide)、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、及氮化鈦(TiN)等。第1透明導電膜亦可為積層複數種膜而成之積層膜。第1透明導電膜亦可為膜厚100nm之ITO膜。
圖13(a)~圖13(c)係實施形態1之陣列基板之製造步驟(無機絕緣層之形成步驟)中之各構件之剖面模式圖，圖13(a)表示TFT部，圖 13(b)表示端子之周邊部，圖13(c)表示陣列基板之端面之周邊部。
繼而，藉由CVD法，於形成有透明導電層41、44之基板之整個面成膜無機絕緣層36用之第5絕緣膜(鈍化膜)後，藉由光微影法於第5絕緣膜上形成第6光阻，以第6光阻為掩膜對第4、第5絕緣膜進行乾式蝕刻，繼而，將第6光阻剝離。其結果，如圖13所示，形成無機絕緣層34、36。於該階段，有機絕緣層35之側面由無機絕緣層36覆蓋。又，於無機絕緣層34及36，分別形成有開口34a、36a。進而，第4、第5絕緣膜係被統一蝕刻，故而無機絕緣層34之側面與無機絕緣層36之側面成為同一平面。
無機絕緣層36(第5絕緣膜)之材料可適當選擇，例如可使用氧化矽(例如SiO2)、氮化矽(SiNx)、氮氧化矽(SiNxOy，x>y)、及氧氮化矽(SiOxNy，x>y)等，其中較佳為氮化矽(SiNx)。其原因在於：與氧化矽膜相比，氮化矽膜與樹脂膜之密接性優異，又，具有優異之阻水性。進而，就提高無機絕緣層36之介電常數之觀點而言，氮化矽亦較佳。如此，無機絕緣層36為於阻水性方面有利之層。第5絕緣膜亦可為膜厚300nm之SiNx膜。
無機絕緣層36之膜厚並無特別限定，可適當設定，但較佳為50nm~500nm，更佳為100nm~300nm。若無機絕緣層36過薄，則就阻水性、通道區域之保護之方面而言可能會產生問題。相反若過厚，則就密接性、或錐形部之覆蓋率、生產性(成膜時間、蝕刻時間)之方面而言，可能會產生問題。
繼而，藉由濺鍍法，於形成有無機絕緣層36之基板之整個面成膜第2透明導電膜，藉由光微影法於第2透明導電膜上形成第7光阻，以第7光阻為掩膜對第2透明導電膜進行濕式蝕刻，繼而，將第7光阻剝離。作為第2透明導電膜之材料，可使用具有透光性之導電材料，具體而言，例如可使用銦錫氧化物(ITO)、銦鋅氧化物(IZO)、含有氧 化矽之銦錫氧化物(ITSO)、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、及氮化鈦(TiN)等。第2透明導電膜亦可為積層複數種膜而成之積層膜。第2透明導電膜亦可為膜厚100nm之ITO膜。於第2透明導電膜之圖案化後，進行退火而使第2透明導電膜多晶化。其結果，如圖4(a)所示，形成透明導電層42。
經過以上之步驟，完成陣列基板。然而，於該階段中，於一片絕緣基板30上形成複數個面板用電路圖案。
其後，於單元組裝步驟中，於陣列基板及另外製作之CF基板之各表面上塗佈形成包含聚醯亞胺等有機樹脂之配向膜。繼而，使用摩擦處理、光配向處理等方法，以使液晶分子朝特定之方向配向之方式對各配向膜實施配向處理。
繼而，於陣列基板及CF基板中之任一者上以包圍顯示區域之方式塗佈密封材，將液晶材料滴下至陣列基板及CF基板中之任一者上之後，使陣列基板與CF基板以彼此之配向膜對向之方式重合。繼而，使密封材硬化而將兩基板相互貼合。其結果，於兩基板之間形成液晶層。
其後，經過面板之切割步驟以及偏光板及相位板(任意)之貼附步驟，完成液晶面板。繼而，若於液晶面板上連接IC晶片及FPC基板，並安裝控制部及背光單元，且將其等收納於殼體中，則實施形態1之液晶顯示器完成。
(實施形態2)
除無機絕緣層之被覆構造、及陣列基板之製造步驟不同以外，本實施形態與實施形態1實質上相同。因此，於本實施形態中，主要說明本實施形態特有之特徵，對與實施形態1重複之內容省略說明。又，於本實施形態與實施形態1中，對同一構件或具有同樣功能之構件(包括其部分)標註同一符號，於本實施形態中，省略該構件之說 明。
參照圖3及圖14，對本實施形態之端子之周邊部之構造進行說明。圖14為實施形態2之陣列基板之剖面模式圖，表示端子之周邊部。
如圖3及圖14所示，於周邊區域25、其中端子20之周邊部(例如圖3中之由虛線之圓包圍之部分)，於絕緣基板30上設置有配線43。於配線43上，依序積層有無機絕緣層31、32及保護層33。以覆蓋配線43、無機絕緣層31、32及保護層33之方式設置有無機絕緣層34。於無機絕緣層34上設置有有機絕緣層35，於有機絕緣層35上設置有透明導電層44，於透明導電層44上設置有無機絕緣層36。無機絕緣層34於有機絕緣層35之側面35d之下具有側面34d，側面34d與側面35d成為同一平面。再者，亦可不設置配線43及/或透明導電層44。
而且，有機絕緣層35之側面35d係由無機絕緣層36覆蓋。因此，可抑制水分自側面35d侵入至有機絕緣層35。其結果，可抑制於端子20之周邊部產生剝離。
又，無機絕緣層34之側面34d係配置於有機絕緣層35之側面35d之下，無機絕緣層36不僅覆蓋側面35d亦覆蓋側面34d，故而可不使於阻水性不利之無機絕緣層34之側面34d露出。進而，無機絕緣層36接觸於絕緣基板30、尤其接觸於其上表面30e，故而可不使於阻水性不利之無機絕緣層32及保護層33露出。
另一方面，於實施形態1中，於阻水性不利之無機絕緣層34之側面未被於阻水性有利之無機絕緣層36覆蓋。又，如圖4(b)所示，於端子20之周邊部，保護層33之一部分未被無機絕緣層36覆蓋。進而，於陣列基板之端面，於阻水性不利之無機絕緣層32之側面露出。
根據以上，於本實施形態中，與實施形態1相比，可更有效地抑制水分侵入至有機絕緣層35。
再者，上述被覆構造亦可設置於本實施形態之陣列基板之端面之周邊部。於此情形時，本實施形態之陣列基板之端面可包含作為絕緣基板30之玻璃基板之側面，亦可進而包含作為無機絕緣膜36之SiO2層之側面。
又，於本實施形態之陣列基板之TFT部，無機絕緣層34亦可於有機絕緣層35之側面之下具有側面，該等側面亦可成為同一平面，且該等側面亦可由無機絕緣層36覆蓋。
以下，對本實施形態之陣列基板之製造方法進行說明。圖15~圖21係實施形態2之陣列基板之製造步驟中之各構件之剖面模式圖，表示端子之周邊部。圖15表示閘極層之形成步驟，圖16表示第1及第2絕緣膜之成膜步驟，圖17表示無機絕緣層及保護層之形成步驟，圖18表示第4絕緣膜之成膜步驟，圖19表示有機絕緣層之形成步驟，圖20表示透明導電層之形成步驟，圖21表示無機絕緣層之形成步驟。
以與實施形態1相同之方式，進行以下之步驟。首先，準備絕緣基板30，如圖15所示，形成包含配線43之閘極層。其次，如圖16所示，依序進行第1絕緣膜46及第2絕緣膜47之成膜、半導體層之形成、及第3絕緣膜之成膜。繼而，將第1~第3絕緣膜圖案化，如圖17所示，進行無機絕緣層31、32及保護層33之形成。繼而，進行源極層之形成。繼而，如圖18所示，依序進行第4絕緣膜48之成膜、退火。繼而，依序進行有機絕緣膜之圖案化、退火，形成有機絕緣層35。
繼而，以有機絕緣層35為掩膜對第4絕緣膜48進行乾式蝕刻。其結果，如圖19所示，形成無機絕緣層34。又，有機絕緣層35之側面35d與無機絕緣層34之側面34d成為同一平面。
繼而，如圖20所示，以與實施形態1相同之方式，形成透明導電層44。
繼而，藉由CVD法，於形成有透明導電層44之基板之整個面成 膜無機絕緣層36用之第5絕緣膜(鈍化膜)後，藉由光微影法於第5絕緣膜上形成第6光阻，以第6光阻為掩膜對第5絕緣膜進行乾式蝕刻，繼而，將第6光阻剝離。其結果，如圖21所示，形成無機絕緣層36。
其後，以與實施形態1相同之方式，依序進行第2透明導電膜之圖案化及退火，藉此，完成本實施形態之陣列基板。
(實施形態3)
除無機絕緣層之被覆構造、及陣列基板之製造步驟不同以外，本實施形態與實施形態1實質上相同。因此，於本實施形態中，主要說明本實施形態特有之特徵，對與實施形態1重複之內容省略說明。又，於本實施形態與實施形態1中，對同一構件或具有同樣功能之構件(包括其部分)標註同一符號，於本實施形態中，省略該構件之說明。
參照圖3及圖22，對本實施形態之端子之周邊部之構造進行說明。圖22係實施形態3之陣列基板之剖面模式圖，表示端子之周邊部。
如圖3及圖22所示，於周邊區域25、其中端子20之周邊部(例如圖3中之由虛線之圓包圍之部分)，於絕緣基板30上設置有配線43。配線43由無機絕緣層31覆蓋。於無機絕緣層31上，依序積層有無機絕緣層32及保護層33。以覆蓋無機絕緣層32及保護層33之方式設置有無機絕緣層34。於無機絕緣層34上設置有機絕緣層35，於有機絕緣層35上設置有透明導電層44，於透明導電層44上設置有無機絕緣層36。無機絕緣層34於有機絕緣層35之側面35d之下具有側面34d，側面34d與側面35d成為同一平面。再者，亦可不設置配線43及/或透明導電層44。
而且，有機絕緣層35之側面35d係由無機絕緣層36覆蓋。因此，可抑制水分自側面35d侵入至有機絕緣層35。其結果，可抑制於端子20之周邊部產生剝離。
又，無機絕緣層34之側面34d係配置於有機絕緣層35之側面35d之下，無機絕緣層36不僅覆蓋側面35d亦覆蓋側面34d，故而可不使於阻水性不利之無機絕緣層34之側面34d露出。進而，於阻水性有利之無機絕緣層31係設置於絕緣基板30及無機絕緣層34之間，無機絕緣層31之一部分係自無機絕緣層34伸出，且無機絕緣層36接觸於該伸出之部分之上表面31e。因此，可不使於阻水性不利之無機絕緣層32及保護層33露出。
另一方面，於實施形態1中，於阻水性不利之無機絕緣層34之側面未被於阻水性有利之無機絕緣層36覆蓋。又，如圖4(b)所示，於端子20之周邊部，保護層33之一部分未被無機絕緣層36覆蓋。進而，於陣列基板之端面，於阻水性不利之無機絕緣層32之側面露出。
根據以上，於本實施形態中，與實施形態1相比，可更有效地抑制水分侵入至有機絕緣層35。
再者，上述被覆構造亦可設置於本實施形態之陣列基板之端面之周邊部。於此情形時，本實施形態之陣列基板之端面亦可包含作為絕緣基板30之玻璃基板之側面、及作為無機絕緣層31之SiNx層之側面，亦可進而包含作為無機絕緣膜36之SiO2層之側面。
又，於本實施形態之陣列基板之TFT部，無機絕緣層34亦可於有機絕緣層35之側面之下具有側面，該等側面亦可成為同一平面，且該等側面亦可由無機絕緣層36覆蓋。
以下，對本實施形態之陣列基板之製造方法進行說明。圖23~圖29係實施形態3之陣列基板之製造步驟中之各構件之剖面模式圖，表示端子之周邊部。圖23表示閘極層之形成步驟，圖24表示第1及第2絕緣膜之成膜步驟，圖25表示無機絕緣層及保護層之形成步驟，圖26表示第4絕緣膜之成膜步驟，圖27表示有機絕緣層之形成步驟，圖28表示透明導電層之形成步驟，圖29表示無機絕緣層之形成步驟。
以與實施形態1相同之方式，進行以下之步驟。首先，準備絕緣基板30，如圖23所示，形成包含配線43之閘極層。其次，如圖24所示，進行第1絕緣膜46及第2絕緣膜47之成膜。繼而，依序進行半導體層之形成、及第3絕緣膜之成膜。
繼而，藉由光微影法於第3絕緣膜上形成光阻，以該光阻為掩膜對第2、第3絕緣膜一併進行乾式蝕刻，繼而，將光阻剝離。其結果，如圖25所示，形成無機絕緣層32及保護層33。於該階段中，第1絕緣膜未被蝕刻。
繼而，視需要形成追加之絕緣膜後，依序進行光阻之製作、第1絕緣膜(及追加之絕緣膜)之乾式蝕刻、及光阻之剝離。其結果，形成無機絕緣層31。再者，如圖22所示，於端子20之周邊部，第1絕緣膜未被去除，存在無機絕緣層31。
繼而，進行源極層之形成。繼而，如圖26所示，依序進行第4絕緣膜48之成膜及退火。繼而，依序進行有機絕緣膜之圖案化及退火，而形成有機絕緣層35。該等步驟可與實施形態1同樣地進行。
繼而，以有機絕緣層35為掩膜對第4絕緣膜48進行乾式蝕刻。其結果，如圖27所示，形成無機絕緣層34。又，有機絕緣層35之側面35d與無機絕緣層34之側面34d成為同一平面。
繼而，如圖28所示，以與實施形態1相同之方式，形成透明導電層44。
繼而，藉由CVD法，於形成有透明導電層44之基板之整個面成膜無機絕緣層36用之第5絕緣膜(鈍化膜)後，藉由光微影法於第5絕緣膜上形成光阻，以該光阻為掩膜對第5絕緣膜進行乾式蝕刻，繼而，將光阻剝離。其結果，如圖29所示，形成無機絕緣層36。
其後，以與實施形態1相同之方式，依序進行第2透明導電膜之圖案化及退火，藉此完成本實施形態之陣列基板。
以上，於實施形態1~3中，對以絕緣基板與半導體層之間配置有閘極電極之所謂底部閘極型之TFT為前提之構造進行了說明，但於各實施形態中，TFT之類型並無特別限定，可適當設定。例如亦可設置如下之所謂平面型之TFT，其係於絕緣基板與閘極電極之間配置有半導體層，且於閘極電極上介隔層間絕緣膜配置有源極電極及汲極電極。
又，各實施形態之液晶顯示器亦可為單色液晶顯示器，於此情形時，無需將各像素分割為複數個子像素。
又，於各實施形態中，主要對液晶顯示器進行了說明，但本發明之顯示裝置之種類並未特別限定於液晶顯示器。例如亦可為微膠囊(microcapsule)型電泳方式之電子紙、或者有機或無機EL(Electro Luminescence，電致發光)顯示器等。
又，於實施形態1~3中，對FFS方式之液晶顯示器進行了說明，但於各實施形態中液晶顯示器之顯示方式並無特別限定，可適當設定。例如亦可為TN(Twisted Nematic，扭轉向列)方式、MVA(Multi-Domein Vertical Alignment，多域垂直配向)方式、使用有分別具有梳齒構造之共用電極及像素電極之橫向電場效應(IPS：In-Plane Switching)方式、以及TBA(Transverse Bend Alignment，橫向彎曲配向)方式等顯示方式。再者，於TBA方式中，液晶層包含具有負介電常數各向異性之向列型液晶分子，於未施加電壓時，該液晶分子係垂直配向，陣列基板包括一對電極(例如分別具有梳齒構造之共用電極及像素電極)，藉由於該電極之間產生之橫向電場使液晶分子呈彎曲狀配向。其中，作為液晶顯示器之顯示方式，較佳為如下之顯示方式，即，陣列基板包括透明之共用電極、透明之像素電極、及兩電極間之介電質(以下亦將此種構造稱為透明Cs構造)，藉由該等構件而形成保持電容，作為此種顯示方式，例如可列舉包括透明Cs構造之 CPA(Continuous Pinwheel Alignment，連續焰火狀配向)方式。再者，於具備透明Cs構造之CPA方式中，液晶層包括具有負介電常數各向異性之向列型液晶分子，於未施加電壓時，該液晶分子係垂直配向，陣列基板包括透明之共用電極、該共用電極上之層間絕緣膜、及該層間絕緣膜上之透明之像素電極，對向基板包括與像素電極對向之透明之對向電極、及設置於該對向電極上之點狀之突起(鉚釘)，藉由於該像素電極與該對向電極之間產生之縱向電場，使液晶分子以突起為中心呈放射狀配向。再者，亦可代替形成點狀之突起(鉚釘)，於對向電極形成圓形、十字形、多邊形等形狀之開口，藉此，使液晶分子以該開口為中心呈放射狀配向。
又，於實施形態1~3中，對透過型之液晶顯示器進行了說明，但各液晶顯示器之液晶面板亦可包括藉由反射外部光而進行顯示之反射顯示部。
進而，上述實施形態亦可於不脫離本發明之主旨之範圍內進行適當組合。又，各實施形態之變化例亦可與其他實施形態組合。
11a‧‧‧端面
30‧‧‧絕緣基板
31、32、34、36‧‧‧無機絕緣層
33‧‧‧保護層
34a、35a、36a‧‧‧開口
34c、34e、34g‧‧‧上表面
34f‧‧‧側面
35‧‧‧有機絕緣層
35b、35d、35f‧‧‧側面
37‧‧‧閘極電極
38‧‧‧半導體層
39‧‧‧源極電極
40‧‧‧汲極電極
41、42、44‧‧‧透明導電層
43、45‧‧‧配線
49‧‧‧TFT

Claims (10)

  1. 一種薄膜電晶體基板，其包括：絕緣基板；薄膜電晶體；第1無機絕緣層；有機絕緣層，其積層於上述第1無機絕緣層上；第2無機絕緣層，其積層於上述有機絕緣層上；排列有複數個像素區域之顯示區域；上述顯示區域之周圍之周邊區域；及設置於上述絕緣基板上之端子；且上述有機絕緣層具有由上述第2無機絕緣層覆蓋之側面；上述有機絕緣層之上述側面係配置於上述周邊區域內；上述有機絕緣層之上述側面係配置於上述端子之周邊部；上述第1無機絕緣層包括自上述有機絕緣層伸出之部分；上述第2無機絕緣層與自上述有機絕緣層伸出之上述部分之上表面相接；於上述第1無機絕緣層之自上述有機絕緣層伸出之上述部分，上述第1無機絕緣層及上述第2無機絕緣層之積層部分包括與上述絕緣基板平行地延伸之部分；於上述第1無機絕緣層、上述有機絕緣層及上述第2無機絕緣層之積層部分之下方配置有配線，上述第1無機絕緣層、上述有機絕緣層及上述第2無機絕緣層之上述積層部分於上述配線之寬度方向覆蓋上述配線。
  2. 如請求項1之薄膜電晶體基板，其中上述有機絕緣層之上述側面係配置於上述薄膜電晶體基板之端面之周邊部。
  3. 一種薄膜電晶體基板，其包括：絕緣基板；薄膜電晶體；第1無機絕緣層；有機絕緣層，其積層於上述第1無機絕緣層上；第2無機絕緣層，其積層於上述有機絕緣層上；排列有複數個像素區域之顯示區域；及上述顯示區域之周圍之周邊區域；且上述有機絕緣層具有由上述第2無機絕緣層覆蓋之側面；上述有機絕緣層之上述側面係配置於上述周邊區域內；上述有機絕緣層之上述側面係配置於上述薄膜電晶體基板之端面之周邊部；上述第1無機絕緣層包括自上述有機絕緣層伸出之部分；上述第2無機絕緣層與自上述有機絕緣層伸出之上述部分之上表面相接；於上述第1無機絕緣層之自上述有機絕緣層伸出之上述部分，上述第1無機絕緣層及上述第2無機絕緣層之積層部分包括與上述絕緣基板平行地延伸之部分。
  4. 如請求項3之薄膜電晶體基板，其進而包括設置於上述絕緣基板上之端子，且上述有機絕緣層之上述側面係配置於上述端子之周邊部。
  5. 如請求項1至4中任一項之薄膜電晶體基板，其進而包括第1透明導電層、及第2透明導電層，且上述薄膜電晶體包括汲極電極，上述第1無機絕緣層積層於上述汲極電極上，上述第1透明導電層積層於上述有機絕緣層上， 上述第2透明導電層積層於上述第2無機絕緣層上，於上述有機絕緣層設置有開口，上述有機絕緣層之上述側面係以包圍上述開口之方式配置，於上述第1及第2無機絕緣層，分別於上述有機絕緣層之上述開口內設置有開口，上述第2透明導電層係通過上述第1及第2無機絕緣層之上述開口而連接於上述汲極電極。
  6. 如請求項1至4中任一項之薄膜電晶體基板，其中上述第1無機絕緣層包含氧化矽，且上述有機絕緣層包含感光性樹脂。
  7. 如請求項1至4中任一項之薄膜電晶體基板，其中上述第2無機絕緣層包含氮化矽。
  8. 如請求項1至4中任一項之薄膜電晶體基板，其中上述薄膜電晶體包括包含金屬氧化物之半導體層，且上述金屬氧化物包含選自由銦、鎵、鋁、銅、鋅、鎂及鎘所組成之群中之至少一種元素、及氧。
  9. 如請求項8之薄膜電晶體基板，其中上述金屬氧化物包含銦、鎵、鋅及氧。
  10. 一種顯示裝置，其包括如請求項1至9中任一項之薄膜電晶體基板。
TW102131109A 2012-08-30 2013-08-29 Thin film transistor substrate and display device TWI578074B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190647 2012-08-30

Publications (2)

Publication Number Publication Date
TW201415148A TW201415148A (zh) 2014-04-16
TWI578074B true TWI578074B (zh) 2017-04-11

Family

ID=50183327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131109A TWI578074B (zh) 2012-08-30 2013-08-29 Thin film transistor substrate and display device

Country Status (3)

Country Link
US (1) US9595544B2 (zh)
TW (1) TWI578074B (zh)
WO (1) WO2014034512A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
US10269904B2 (en) * 2014-10-31 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6392149B2 (ja) 2015-03-18 2018-09-19 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
JP6486819B2 (ja) * 2015-12-25 2019-03-20 株式会社ジャパンディスプレイ 表示装置
CN105589272A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
EP3616001B1 (en) 2017-06-13 2023-01-11 Hewlett-Packard Development Company, L.P. Vapor barrier for e-paper
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
CN109597522B (zh) * 2018-10-26 2020-06-02 武汉华星光电技术有限公司 触控阵列基板及触控显示面板
WO2020188807A1 (ja) * 2019-03-20 2020-09-24 シャープ株式会社 表示装置
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN113241343A (zh) * 2021-04-30 2021-08-10 上海天马微电子有限公司 Led显示面板和显示装置
JP2023132391A (ja) * 2022-03-11 2023-09-22 イビデン株式会社 プリント配線板
CN117976675A (zh) * 2022-10-26 2024-05-03 瀚宇彩晶股份有限公司 反射式显示装置以及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105556A (ja) * 1988-10-14 1990-04-18 Seiko Epson Corp 半導体装置
JP2003218110A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
CN1871690A (zh) * 2003-10-28 2006-11-29 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011104791A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4451270B2 (ja) * 2003-10-28 2010-04-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI633371B (zh) 2008-12-03 2018-08-21 半導體能源研究所股份有限公司 液晶顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105556A (ja) * 1988-10-14 1990-04-18 Seiko Epson Corp 半導体装置
JP2003218110A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
CN1871690A (zh) * 2003-10-28 2006-11-29 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011104791A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法

Also Published As

Publication number Publication date
US20150214255A1 (en) 2015-07-30
US9595544B2 (en) 2017-03-14
TW201415148A (zh) 2014-04-16
WO2014034512A1 (ja) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI578074B (zh) Thin film transistor substrate and display device
CN102854665B (zh) 显示装置和电子设备
US11231627B2 (en) Display device
CN107479267B (zh) 液晶显示面板及具有该液晶显示面板的液晶显示装置
US8908117B2 (en) Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
US11003003B2 (en) Display device
US12016226B2 (en) Display device
US9209203B2 (en) Active matrix substrate and method for manufacturing the same
US9360726B2 (en) Liquid crystal display
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
US20170146878A1 (en) Liquid crystal display device
KR20150055436A (ko) 표시 장치 및 그것의 제조 방법
KR20210148534A (ko) 표시 장치
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
JP2017003661A (ja) アレイ基板及び当該アレイ基板を備えた表示装置
KR20170036161A (ko) 표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees