TWI574161B - 資料傳收系統 - Google Patents

Description

資料傳收系統

本發明是有關於一種資料傳收系統，且特別是有關於一種多晶胞晶片的資料傳收系統。

隨著電子科技的不斷演進，更人性化、功能性更複雜之電子產品不斷地推陳出新，人們對於電子產品的資料處理能力的要求也愈來愈高。在現行的電子技術當中，通常可在電子產品中配置多個處理晶片，並將所要處理的資料透過此些處理晶片進行分散處理，以提昇電子產品的資料處理能力。

當單一存取裝置需要針對多個處理器進行資訊傳輸時，常會因硬體所能提供的頻寬限制，而降低了資訊的傳輸效率。這種情況，在當需要進行大量的資料傳輸動作時，存取裝置就無法即時的完成資料存取的動作，造成系統效率的下降。

本發明提供一種資料傳收系統，提升與多晶胞晶片中的晶胞間進行資料傳輸的效率。

本發明的資料傳收系統包括多晶胞晶片以及存取裝置。本發明的多晶胞晶片接上所需電源及信號後是可使用的，其中多晶胞晶片可包括半導體基底、多個晶胞以及多組信號傳輸線。此些晶胞可配置在半導體基底上。此些晶胞中的任二相鄰晶胞間可具有相隔空間。此些信號傳輸線可分別配置在至少部份此些相隔空間上，並分別用以進行至少部份相鄰晶胞間的信號傳輸。上述的多晶胞晶片可透過部份此些相隔空間進行切割以切斷部份此些信號傳輸線，致使多晶胞晶片可被分割為多個子晶片，其中切割後的部份此些子晶片接上所需電源及信號後仍可使用。存取裝置耦接至晶胞中的多個介面晶胞，其中，存取裝置透過介面晶胞與信號傳輸線組中的一個或多個來與設定晶胞進行資料傳收動作。

在本發明的一實施例中，上述的介面晶胞上具有多數個銲墊。存取裝置與介面晶胞中上的銲墊相耦接。

在本發明的一實施例中，上述的各信號傳輸線組具有多數個金屬導線，且金屬導線配置在半導體基底上。

在本發明的一實施例中，當上述的存取裝置要傳輸第一資料至設定晶胞時，存取裝置區分第一資料為多個第二資料，並分別傳送第二資料至介面晶胞，介面晶胞並透過信號傳輸線組中的一個或多個來傳送第二資料至設定晶胞。

在本發明的一實施例中，上述的介面晶胞並分別依據與設定晶胞間的位置關係來分別設定多個傳輸路徑，介面晶胞分別依據傳輸路徑分別傳送第二資料至設定晶胞。

在本發明的一實施例中，當上述的存取裝置要接收設定晶胞所傳出的第一資料時，設定晶胞區分第一資料為多個第二資料，並透過信號傳輸線組中的一個或多個來分別傳送第二資料至介面晶胞，並且，存取裝置由介面晶胞獲得第二資料，並藉以獲得第一資料。

在本發明的一實施例中，上述的設定晶胞設定多個傳輸路徑以分別傳送第二資料至介面晶胞，各傳輸路徑分別依據設定晶胞以及介面晶胞的位置關係來設定。

在本發明的一實施例中，上述的各信號傳輸線組提供的傳輸資料寬度大於存取裝置與各介面晶胞間的傳輸資料寬度。

在本發明的一實施例中，上述的設定晶胞為介面晶胞的其中之一。

在本發明的一實施例中，上述的相鄰晶胞間的相隔空間提供以做為切割空間。

基於上述，本發明使多個介面晶胞耦接至存取裝置，並配合多晶胞晶片中的連繫各相鄰晶胞間的信號傳輸線組，來完成存取裝置與設定晶胞間的資料傳輸動作。藉此，資料可以區分為多個區塊來透過不同的路徑平行的進行傳輸。如此一來，存取裝置與設定晶胞間的資料傳輸動作的資料傳輸的效率可以有效的被提升。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的資料傳收系統的示意圖。資料傳收系統100包括多晶胞晶片110以及存取裝置120。多晶胞晶片110則具有半導體基底SUB，並包括多個晶胞111~116以及多個信號傳輸線組OCI1~OCI7。晶胞111~116配置並排列在半導體基底SUB上，且相鄰的晶胞間具有至少一相隔空間。另外，各信號傳輸線組OCI1~OCI7被配置在相鄰的晶胞間的相隔空間上，並作為相鄰晶胞間的資料傳輸動作的媒介。舉例來說明，信號傳輸線組OCI1配置在晶胞111及與其相鄰的晶胞112間的相隔空間上。信號傳輸線組OCI1耦接晶胞111、112並作為晶胞111、112間的資料傳輸動作的媒介。另外，相鄰晶胞間的相隔空間可以提供做為切割道而成為切割的空間。換句話說，當所需要的晶胞數量可以較少時，可以透過切割的動作使多晶胞晶片110變成多個子晶片（包括多個單個晶胞或多個晶胞），並且，切割後的部分的子晶片在接收電原電壓後仍可正常獨立運作。

各信號傳輸線組OCI1~OCI7可以包括多條導線，這些導線可以利用覆蓋半導體基底SUB的一層或多層的圖案化金屬層來形成。

另外，在本發明一實施例中，各晶胞111~116並可具有多個銲墊PAD，這些銲墊可配置在晶胞111~116的表層上。

在晶胞111~116中有多個介面晶胞（例如晶胞111~114），存取裝置120耦接至這些介面晶胞（晶胞111~114），並透過介面晶胞來與晶胞111~116中的至少任一進行資訊傳輸。

在本實施例中，存取裝置120可透過封裝打線來與介面晶胞上的銲墊PAD產生電性連接，另外，存取裝置120亦可透過例如金屬凸塊及軟性電路板與介面晶胞上的銲墊PAD產生電性連接，沒有固定的限制。

在關於資料的傳輸細節方面，請參照圖2繪示的本發明實施例的資料傳收系統100的傳輸方式的示意圖。當存取裝置120要傳送資料至晶胞115時，晶胞115為設定晶胞，存取裝置120可將要傳送的第一資料區分成四個第二資料，並將區分出的四個第二資料分別放置在資料欄位DA1~DA4中，其中，第二資料的位元數可以是第一資料的位元數的四分之一。接著，在接下來的第一時間區間中，存取裝置120透過與晶胞111、112、115、116的銲墊間的電性連接路徑PA1、PA3、PA4以及PA2將資料欄位DA1、DA4、DA3以及DA2中的第二資料分別傳送至晶胞111、112、115以及116。

並且，在第二時間區間中，晶胞111可將所接收到的資料欄位DA1中的第二資料透過信號傳輸線組OCI1傳送至晶胞112，同時，晶胞112以及116可分別透過信號傳輸線組OCI4、OCI5以分別將資料欄位DA4、DA2的第二資料傳送至晶胞115，在此同時，晶胞115可獲得資料欄位DA2、DA3以及DA4的第二資料。

在第二時間區間後的第三時間區間，晶胞112可將晶胞111所傳至的資料欄位DA1中的第二資料透過信號傳輸線組OCI4轉傳至晶胞115，如此一來，晶胞115可獲得所有的資料欄位DA1~DA4的第二資料，並透過合併所有的第二資料以獲得第一資料，完成資料的傳輸動作。

由上述的說明可以得知，一個具有較大資料寬度的資料可以被區分為多個具有較小資料寬度的資料，如此，存取裝置120可透過一次性的傳輸動作，將全部的資料傳送至多個作為介面晶胞的晶胞111、112、116、115，接著透過晶胞111、112、116、115間的信號傳輸線組OCI1、OCI4、OCI5、OCI6來將所有資料彙整至作為設定晶胞的晶胞115上以完成資料傳輸動作。值得注意的是，相對於存取裝置120與作為介面晶胞的晶胞111、112、115、116的銲墊間的連接形式，信號傳輸線組OCI1、OCI4、OCI5、OCI6是利用與晶胞111、112、115、116相同的積體電路中的圖案化金屬層來形成的金屬導線所建構，因此，信號傳輸線組OCI1、OCI4、OCI5、OCI6可以具有較小的寄生電容、電阻值，而可以提供相對高的資料傳輸速度的能力。而本實施例中，資料傳輸速度較慢的存取裝置120與晶胞間的資料傳輸次數被減少，並且，透過有效的同步傳輸多個第二資料，可有效提升資料傳輸的效率。

附帶一提的，介面晶胞傳送第二資料至設定晶胞的傳輸路徑，可以依據介面晶胞與設定晶胞間的相對位置關係來決定。舉例來說，在本實施例中，作為介面晶胞的晶胞111在決定傳輸路徑時，晶胞111可通過晶胞112或116方能到達晶胞115，因此，晶胞111可決定其第二資料的傳輸路徑為晶胞111à晶胞112à晶胞115，或者也可以設定為晶胞111à晶胞116à晶胞115。

在另一方面，當晶胞115要傳送資料至存取裝置120時，晶胞115為設定晶胞。並且，晶胞115將所有傳送的第一資料區分為四個第二資料D1~D4，其中，第一資料的位元數可以是第二資料的位元數的四分之一。

接著，在第一時間區間中，晶胞115可以將其中的兩個第二資料D1、D2透過信號傳輸線組OCI4傳送至晶胞112，並將第二資料D3透過信號傳輸線組OCI6傳送至晶胞116。接著，在第二時間區間中，晶胞112可透過信號傳輸線組OCI1將其所收到的資料D2傳送至晶胞111。

再接下來的第二時間區間中，基於晶胞111、112、115、116皆為介面晶胞，晶胞111、112、115、116可分別將所獲得的第二資料D2、D1、D4、D3，透過其銲墊分別經過電性連接路徑PA1、PA3、PA4以及PA2傳送至存取裝置120。如此一來，透過合併所接收到的第二資料D2、D1、D4、D3，存取裝置120可順利的接收到晶胞115所要傳出的第一資料。

由上述的說明可以得知，本發明實施例降低了具有較低速度的存取裝置120與晶胞間的資料傳輸動作，並透過同步傳輸多個第二資料的作法，有效提升資料傳輸的速度。

附帶一提的，設定晶胞傳送第二資料至介面晶胞的傳輸路徑，可以依據設定晶胞與介面晶胞間的相對位置關係來決定。舉例來說，在本實施例中，作為設定晶胞的晶胞115在決定傳輸第二資料至晶胞111的傳輸路徑時，晶胞115可通過晶胞112或116方能到達晶胞111，因此，晶胞115可決定其第二資料的傳輸路徑為晶胞115à晶胞112à晶胞111，或者也可以設定為晶胞115à晶胞116à晶胞111。

在本實施例中，各信號傳輸線組OCI1、OCI4、OCI5、OCI6提供的傳輸資料寬度大於存取裝置120與各作為介面晶胞的晶胞111、112、115、116間的傳輸資料寬度。其中，各信號傳輸線組OCI1、OCI4、OCI5、OCI6提供的傳輸資料寬度可以為存取裝置所提供的傳輸資料寬度N倍，N為大於1的整數。

另外，在上述的說明中，晶胞115同時作為設定晶胞以及介面晶胞，在本發明實施例中，設定晶胞未必須要是設定晶胞的其中之一。另外，介面晶胞的數量也沒有一定的限制，本領域具通常知識者可依據實際的需求設定介面晶胞的數量，前述實施例的四個設定晶胞僅只是一個說明範例，不用以限縮本發明。

以下請同步參照圖2及圖3，其中，圖3繪示本發明實施例的資料傳輸的動作流程圖。在步驟S310中，進行介面晶胞以及設定晶胞間的傳輸路徑設定。以圖2為範例，以晶胞115為設定晶胞，晶胞111、112、115、116皆為介面晶胞，晶胞115與晶胞111、112、115、116分別可設定為：晶胞115à信號傳輸線組OCI4à晶胞112à信號傳輸線組OCI1à晶胞111、晶胞115à信號傳輸線組OCI4à晶胞112、晶胞115à晶胞115、晶胞115à信號傳輸線組OCI6à晶胞116。

接著，在步驟S320中，針對通訊要求進行設定，也就是設定資訊傳輸的存取需求是由存取裝置120或是晶胞115所提出的，而這個通訊需求是提取資料或是存入資料。在步驟S330，則可以依據步驟S320的設定來判斷出資訊傳輸是由晶胞115傳送至存取裝置120，或是由存取裝置120傳送至晶胞115。當步驟S330判斷出資訊傳輸是由晶胞115傳送至存取裝置120，則執行步驟S341~S343，相對的，當步驟S330判斷出資訊傳輸是由存取裝置120傳送至晶胞115，則執行步驟S351~S354。

在步驟S341中，晶胞115可將32位元的資料分成4個8位元的資料E、A、D、B，並將其中的資料E、A以{E、X、A、X}的格式，以24位元的形式分別透過信號傳輸線組OCI4、OCI6傳送至晶胞112、116，其中的X表示該欄位中的資料可忽略（don’t care）。藉此，晶胞112、116可依據{E、X、A、X}的資料欄位次序來分別獲得資料A、E。接著，在步驟S342中，晶胞115將資料D以{X、X、D、X}的格式，以24位元的形式分別透過信號傳輸線組OCI4傳送至晶胞112，接著，晶胞112透過信號傳輸線組OCI1將資料D以{X、X、D、X}的格式傳送至晶胞111，如此一來，晶胞111可獲得資料D。

在步驟S343中，晶胞112、115、116、111將資料E、B、A、D傳送至其所屬的銲墊上，進一步，並透過銲墊與存取裝置120的連接路徑，將資料E、B、A、D傳送至存取裝置120，以完成一筆資料的傳輸動作（步驟S360），並回到步驟S330以準備進行下一筆的資料傳輸動作。

附帶一提的，在步驟S343中，晶胞112、115、116、111將資料傳輸至存取裝置120的時間可以不一定是一致的。其中，晶胞115對應的資料B最早獲得，可以先行傳輸至存取裝置120，而晶胞116、112的資料E、A較晚獲得可以較晚進行傳送。而晶胞111對應的資料D可最晚進行傳送。當然，各晶胞112、115、116、111將資料傳輸至存取裝置120的時間可以依據存取裝置120實際運作的狀態加以調整，沒有特殊的限制。

在另一方面，步驟S351中，存取裝置120將所要傳輸的資料區分為資料E、B、D、A，並透過與晶胞上的銲墊所形成的電性連接將資料E、B、D、A分別傳送至晶胞116、115、111、112。接著，在步驟S352中，晶胞112透過信號傳輸線組OCI4傳送資料A至晶胞115，晶胞116透過信號傳輸線組OCI6傳送資料E至晶胞115，並且晶胞111透過信號傳輸線組OCI1傳送資料D至晶胞115。

在步驟S353中，晶胞112進一步透過信號傳輸線組OCI4傳送資料D至晶胞115，並且，在步驟S354中，晶胞115可接收到資料E、B、D、A，並透過合併資料E、B、D、A來獲得完整的資料，且完成一筆資料的傳輸動作（步驟S360）。接著，則可回到步驟S330以準備進行下一筆的資料傳輸動作。

綜上所述，本發明透過介面晶胞與存取裝置形成的電性連接路徑，再配合設定晶胞與介面晶胞間的信號傳輸線組來進行資料傳輸動作。其中，存取裝置與介面晶胞間的資料傳輸次數可降至最低，並配合相對高速的晶胞間的信號傳輸線組進行資訊傳輸，可有效提升資料傳輸的效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧資料傳收系統
110‧‧‧多晶胞晶片
120‧‧‧存取裝置
SUB‧‧‧半導體基底
111~116‧‧‧晶胞
OCI1~OCI7‧‧‧信號傳輸線組
PAD‧‧‧銲墊
DA1~DA4‧‧‧資料欄位
PA1、PA3、PA4、PA2‧‧‧電性連接路徑
S310~S360‧‧‧資料傳輸步驟

圖1繪示本發明一實施例的資料傳收系統的示意圖。 圖2繪示的本發明實施例的資料傳收系統100的傳輸方式的示意圖。 圖3繪示本發明實施例的資料傳輸的動作流程圖。

100‧‧‧資料傳收系統

110‧‧‧多晶胞晶片

120‧‧‧存取裝置

SUB‧‧‧半導體基底

111~116‧‧‧晶胞

OCI1~OCI7‧‧‧信號傳輸線組

PAD‧‧‧銲墊

Claims (10)

1. 一種資料傳收系統，包括： 一多晶胞晶片，包括： 一半導體基底； 多個晶胞，配置在該半導體基底上，該些晶胞中的任二相鄰晶胞間具有一相隔空間；以及 多個信號傳輸線組，該些信號傳輸線組分別配置在至少部份該些相隔空間上，並分別用以進行至少部份相鄰晶胞間的信號傳輸， 其中該多晶胞晶片是可使用的，且該多晶胞晶片透過部份該些相隔空間進行切割以切斷部份該些信號傳輸線組，致使該多晶胞晶片被分割為多個子晶片，其中切割後的部份該些子晶片仍可使用；以及 一存取裝置，耦接該些晶胞中的多個介面晶胞， 其中，該存取裝置透過該些介面晶胞與該些組信號傳輸線組中的一個或多個來與一設定晶胞進行資料傳收動作。
2. 如申請專利範圍第1項所述的資料傳收系統，其中該些介面晶胞上具有多數個銲墊，該存取裝置與該些介面晶胞中上的銲墊相耦接。
3. 如申請專利範圍第1項所述的資料傳收系統，其中各該信號傳輸線組具有多數個金屬導線，且該些金屬導線配置在該半導體基底上。
4. 如申請專利範圍第1項所述的資料傳收系統，其中當該存取裝置要傳輸一第一資料至該設定晶胞時，該存取裝置區分該第一資料為多數個第二資料，並分別傳送該些第二資料至該些介面晶胞，該些介面晶胞並透過該些組信號傳輸線組中的一個或多個來傳送該些第二資料至該設定晶胞。
5. 如申請專利範圍第4項所述的資料傳收系統，其中該些介面晶胞並分別依據與該設定晶胞間的位置關係來分別設定多數個傳輸路徑，該些介面晶胞分別依據該些傳輸路徑分別傳送該些第二資料至該設定晶胞。
6. 如申請專利範圍第1項所述的資料傳收系統，其中當該存取裝置要接收該設定晶胞所傳出的一第一資料時，該設定晶胞區分該第一資料為多數個第二資料，並透過該些組信號傳輸線組中的一個或多個來分別傳送該些第二資料至該些介面晶胞，並且，該存取裝置由該些介面晶胞獲得該些第二資料，並藉以獲得該第一資料。
7. 如申請專利範圍第6項所述的資料傳收系統，其中該設定晶胞設定多數個傳輸路徑以分別傳送該些第二資料至該些介面晶胞，各該傳輸路徑分別依據該設定晶胞以及該些介面晶胞的位置關係來設定。
8. 如申請專利範圍第1項所述的資料傳收系統，其中各該組信號傳輸線組提供的傳輸資料寬度大於該存取裝置與各該介面晶胞間的傳輸資料寬度。
9. 如申請專利範圍第1項所述的資料傳收系統，其中該設定晶胞為該些介面晶胞的其中之一。
10. 如申請專利範圍第1項所述的資料傳收系統，其中相鄰晶胞間的該相隔空間提供以做為切割空間。