TWI571981B - 小尺寸貼片印跡面積的功率半導體裝置及製備方法 - Google Patents
小尺寸貼片印跡面積的功率半導體裝置及製備方法 Download PDFInfo
- Publication number
- TWI571981B TWI571981B TW103113360A TW103113360A TWI571981B TW I571981 B TWI571981 B TW I571981B TW 103113360 A TW103113360 A TW 103113360A TW 103113360 A TW103113360 A TW 103113360A TW I571981 B TWI571981 B TW I571981B
- Authority
- TW
- Taiwan
- Prior art keywords
- interconnecting
- wafer
- side edge
- sheets
- sheet
- Prior art date
Links
Classifications
-
- H10W74/00—
-
- H10W90/766—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本發明主要涉及功率半導體封裝,更確切地說,是設計一種具備小尺寸貼片印跡面積的功率半導體及其製備方法。
在功率電晶體的應用中,裝置的整體尺寸及散熱是兩個重要的參數。通常通過暴露電晶體的一部分電極來改善裝置的散熱性能,但是實現過程往往難以控制,而且散熱效果不佳。在一些開關電路,例如同步降壓變流器、半橋式變流器和逆變器中,需要兩個功率MOSFET以互補方式切換。
如第1A圖所示,美國專利US7485954B2揭露了一種層疊式的雙MOSFET封裝。該積體電路封裝包括:一個高側MOSFET晶粒230,它跟第一傳導接片210的耦合使得該高側MOSFET晶粒230的汲極電耦合到第一傳導接片210。第二傳導接片243,它以複層關係電耦合到該高側MOSFET晶粒230的源極。一個低側MOSFET晶粒250,它跟第二傳導接片243的耦合使得該低側MOSFET晶粒250的汲極電耦合到第二傳導接片243。高側MOSFET晶粒230、低側MOSFET晶粒250和第一傳導接片210、第二傳導接片243層疊設置,使得第二傳導接片243同時接觸高側MOSFET晶粒230、低側MOSFET晶粒250各自的一個電極,並且將高側MOSFET晶粒230的頂面電
極和低側MOSFET晶粒250的底面電極連接到與第一傳導接片210的底面共面的平面。
再如第1B圖,美國專利US8519520B2揭露了一種聯合封裝高側和低側晶片的半導體裝置及其製造方法,該裝置中低側晶片200和高側晶片300分別黏貼在導電的引線框架100的兩邊,使低側晶片200的底部汲極電性連接載片基座110的頂面,高側晶片300的頂部源極通過對應的一些焊錫球311,電性連接在載片基座110的底面。低側晶片200的頂面電極和底面電極都通過電連接導體連接到與高側晶片300的底面電極共面的平面。該發明中由於低側晶片200、引線框架100的載片基座110、高側晶片300是立體佈置的,能夠減小整個裝置的尺寸;將三者塑封之後,高側晶片300背面覆蓋的金屬層或導電金屬貼片320,暴露設置在該半導體裝置背面的封裝體400以外,有效改善裝置的散熱性能。
從第1A圖至第1B圖的現有技術來看,這樣的佈局並不能使散熱達到最佳,尤其是,裝置自身佔有比較大的印跡面積,例如引腳或金屬片的立體高度和平面尺寸,導致裝置在用於貼片的PCB電路板上佔用大量面積,而無法提高PCB的集成度來降低PCB整體面積,導致內置該些裝置的終端設備體積過大。
本發明揭示了一種功率半導體裝置,包括:一基座,及分別黏附於基座的正面和背面的第一、第二晶片;設於第一晶片正面的一個或多個互聯片和設於第二晶片正面的一個或多個互聯片;一包覆該第一、第二晶片、及基座和各互聯片的塑封體,其包覆方式為至少使每個互聯片的
一個側緣面從塑封體的一個側緣面中予以外露。
上述功率半導體裝置,基座的一個側緣面與每個互聯片的外露於塑封體的側緣面共面,也從塑封體的用於外露出互聯片側緣面的該側緣面中予以外露。
上述功率半導體裝置,基座被塑封體包覆在內而沒有側緣面外露。
上述功率半導體裝置,設於第一晶片正面的至少一個互聯片的一個頂面從塑封體的頂面中外露。
上述功率半導體裝置,設於第一晶片正面的每個互聯片的頂面均被塑封體包覆在內。
上述功率半導體裝置,設於第二晶片正面的至少一個互聯片的一個頂面從塑封體的底面中外露。
上述功率半導體裝置,設於第二晶片正面的每個互聯片的頂面均被塑封體包覆在內。
上述功率半導體裝置,第一、第二晶片各自正面的各個電極上分別黏附有互聯片,第一、第二晶片各自背面的電極通過導電材料分別對應黏附在基座的正面和背面。
上述功率半導體裝置,設於第一或第二晶片各自正面的兩個電極上的主、副互聯片之間的厚度不相等,主互聯片本質為矩形並藉由其一角部具有的一切口而形成L形,副互聯片設置在該切口內,主互聯片的厚度大於副互聯片的厚度。
上述功率半導體裝置,設於第一晶片正面的主互聯片的頂面
從塑封體的頂面外露,設於第二晶片正面的主互聯片的頂面從塑封體的底面外露;以及主互聯片的頂面上黏貼有一個與主互聯片形狀相適配的L形散熱片,以便與主互聯片對準重合,並在散熱片的一個側緣上延伸出一個與散熱片垂直的側翼,散熱片的該側緣與塑封體外露出互聯片的側緣面對齊。
本發明還提供一種功率半導體裝置的製備方法,包括以下步驟:提供一具多個基座的第一引線框架;在每個基座正面黏貼一個第一晶片,並翻轉第一引線框架後在每個基座背面黏貼一個第二晶片;提供一具多個互聯片的第二引線框架安裝到多個第一晶片之上,以便在每個第一晶片正面的各個電極上均對準黏附一個互聯片;提供一具多個互聯片的第三引線框架安裝到多個第二晶片之上,以便在每個第二晶片正面的各個電極上均對準黏附一個互聯片;實施塑封製程,利用塑封料包覆該第一、第二和第三引線框架,和包覆每個第一、第二晶片;切割相鄰基座之間的疊層,該疊層包括第一、第二和第三引線框架及塑封料;每個基座及其上黏附的第一、第二晶片均被一藉由塑封料切割而來的塑封體包覆住,塑封體還包覆設於該基座上第一晶片正面的一個或多個互聯片和包覆設於該基座上第二晶片正面的一個或多個互聯片,使每個互聯片的一個側緣面均從塑封體的一個切割側緣面中予以外露。
上述方法,第一、第二晶片各自背面的電極通過導電材料分別對應黏附在基座的正面和背面。
上述的方法,每個基座上的第一晶片上的互聯片各自的一個側緣面均與該基座的一側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面內;沿著該公共面切割疊層,形
成塑封體的一個切割側緣面,使得基座在公共面內的側緣面,及任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
上述方法,其特徵在於,每個基座上的第一晶片上的互聯片各自的一個側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
上述方法,塑封製程中塑封料將每個互聯片的頂面都包覆在內,切割形成塑封體之後,每個互聯片的頂面均被塑封體包覆在內。
上述方法,塑封製程中塑封料將設於第一晶片正面的至少一個互聯片的一個頂面從塑封料中裸露出來,切割形成塑封體之後,設於第一晶片正面的至少一個互聯片的一個頂面從塑封體的頂面中外露。
上述方法,塑封製程中塑封料將設於第二晶片正面的至少一個互聯片的一個頂面從塑封料中裸露出來,切割形成塑封體之後,設於第二晶片正面的至少一個互聯片的一個頂面從塑封體的底面中外露。
上述方法,設置第一或第二晶片各自正面的兩個電極上的主、副互聯片之間的厚度不相等,主互聯片本質為矩形並藉由其一角部具有的一切口而形成L形,副互聯片設置在該切口內,主互聯片的厚度大於副互聯片的厚度。
上述功率半導體裝置,設置第一晶片正面的主互聯片的頂面從塑封體的頂面外露,設置第二晶片正面的主互聯片的頂面從塑封體的底
面外露;以及在每個主互聯片的頂面上均黏貼一個與主互聯片形狀相適配的L形散熱片,以便與主互聯片對準重合,並在散熱片的一個側緣上延伸出一個與散熱片垂直的側翼,散熱片的該側緣與塑封體用於外露出互聯片的側緣面對齊。
本發明提供另一種功率半導體裝置的製備方法,包括以下步驟:提供一具多個互聯片的第二引線框架,在第二引線框架上倒裝安裝第一晶片,在每個第一晶片正面的各個電極上均對準黏附一個互聯片;將一具有多個基座的第一引線框架安裝到多個第一晶片之上,以便將每個第一晶片背面的電極對準黏附到一個基座的背面;在每個基座正面黏貼一個第二晶片;提供一具多個互聯片的第三引線框架安裝到多個第二晶片之上,以便在每個第二晶片正面的各個電極上均對準黏附一個互聯片;實施塑封製程,利用塑封料包覆該第一、第二和第三引線框架,和包覆每個第一、第二晶片;切割相鄰基座之間的疊層,該疊層包括第一、第二和第三引線框架及塑封料;每個基座及其上黏附的第一、第二晶片均被一藉由塑封料切割而來的塑封體包覆住,塑封體還包覆設於該基座上第一晶片正面的一個或多個互聯片和包覆設於該基座上第二晶片正面的一個或多個互聯片,使每個互聯片的一個側緣面均從塑封體的一個切割側緣面中予以外露。
上述方法,每個基座上的第一晶片上的互聯片各自的一個側緣面均與該基座的一側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面內;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得基座在公共面內的側緣面,及任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側
緣面中裸露出來。
上述方法,每個基座上的第一晶片上的互聯片各自的一個側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
100、400‧‧‧引線框架
101‧‧‧基座
101’、301’、401’‧‧‧側緣面
105、305、405‧‧‧定位孔
110‧‧‧載片基座
200‧‧‧低側晶片
201、202‧‧‧晶片
210、243‧‧‧傳導接片
230、HS FET‧‧‧高側MOSFET晶粒
250、LS FET‧‧‧低側MOSFET晶粒
300‧‧‧高側晶片
301、401‧‧‧互聯片單元
311‧‧‧焊錫球
320‧‧‧金屬層或導電金屬貼片
500‧‧‧塑封體
500A‧‧‧頂面
500B‧‧‧底面
500C‧‧‧側緣面
501‧‧‧塑封料
508‧‧‧公共面
554‧‧‧切割線
555‧‧‧功率半導體裝置
600、PCB‧‧‧電路板
601、603、604‧‧‧焊盤
700a‧‧‧散熱片
700b‧‧‧側翼
700c‧‧‧側緣
MOSFET‧‧‧金氧半場效電晶體
閱讀以下詳細說明並參照以下附圖之後,本發明的特徵和優勢將顯而易見:第1A圖至第1B圖是背景技術涉及的功率半導體封裝。第2A圖至第2I圖是本發明提供製備以裝置一個側緣面來貼片的步驟流程。
第3A圖至第3C圖是功率裝置安裝到PCB電路板上的方式。第4A圖至第4B圖是帶有散熱片的功率半導體裝置。
第5A圖至第5B圖是基座不從塑封體中外露的實施例。
第6A圖至第6B圖是互聯片的頂面不從塑封體中外露的實施例。
第7A圖至第7D圖是與第2A圖至第2I圖流程不同的另一種製備功率裝置的流程示意圖。
第2A圖中,引線框架100包含了多個金屬基座101,引線框架100周邊的邊框處設置有多個定位孔105(數量或方位僅僅作為示範,引
線框架100其他地方同樣也可以佈置一些未示意出的定位孔)。基座101大體是方形的平板結構,具有相對的正面和背面。由於基座101通過若干連接筋與引線框架100的邊框或支撐條的連接方式已經被本領域的技術人員熟知,所以不再進一步贅述引線框架100和基座101的具體結構。為了與後續其他的引線框架區分開,引線框架100被定義為第一引線框架。
第2B圖中,基於已有的貼片技術,譬如利用導電的黏合材料(如焊錫膏、導電銀漿等),或以共晶焊等方式,將多個第一晶片201一對一的黏貼到多個基座101上,此時第一晶片201黏貼在基座101的正面。第一晶片201是垂直式的功率MOSFET,其正面具有一些電極,背面也有電極,電流由其正面流向背面或相反,第一晶片201的具體結構在後續內容中會詳細介紹。第一晶片201背面黏附到基座101的正面,藉此第一晶片201背面的電極可以電性連接到基座101上。注意第一晶片201的貼片步驟中,引線框架100和每個基座101都是正面朝上
第2C圖中,翻轉引線框架100,使得引線框架100背面朝上而正面朝下,每個基座101及其連帶黏附的第一晶片201亦是同步翻轉。然後將多個第二晶片202也一對一的黏貼到多個基座101上,此時第二晶片202黏貼在基座101的背面。第二晶片202也是垂直式的功率MOSFET,其正面具有一些電極,背面也有電極,電流由其正面流向背面或相反,第二晶片202的結構在後續內容中會詳細介紹。第二晶片202的背面黏附到基座101的背面,藉此第二晶片202背面的電極可以電性連接到基座101上。如此一來,每個基座101正面背面均相應設置了一個第一晶片201和一個第二晶片202。
為了更詳細的理解第一晶片201、第二晶片202和基座101的
相互關係,第2D-1圖截取了一個基座101和黏附其正、背面的第一晶片201和第二晶片202進行了示範,但需要強調的是,此時僅僅是為了視覺上的觀察方便,實際上並未對引線框架100執行任何切割步驟。參見第2D-1圖,第一晶片201的正面設置有電極201a、電極201b,第一晶片201背面的電極未示意出。雖然第二晶片202被第2D-1圖的基座101擋住了,但是第2D-2圖示意出了第二晶片202的正面設置的電極202a、電極202b,注意第二晶片202背面的電極未示意出。
在第2E-1圖中,提供一個引線框架300,引線框架300包含多個互聯片單元301,每個互聯片單元301都包含一個或者多個相互之間分隔開的互聯片,例如在一個實施例中,互聯片單元301包含一個互聯片301a和另一個互聯片301b。定義尺寸較大的互聯片301a為主互聯片,定義尺寸較小的互聯片301b為副互聯片,互聯片301a本質為矩形並藉由其一角部具有的一個切口而形成L形,而互聯片301b就設置在該切口內,使得它們之間相互適配而佔有的整體尺寸最小。由於互聯片301a、301b通過若干連接筋與引線框架300的邊框或支撐條的連接方式已經被本領域的技術人員熟知,所以不再進一步贅述引線框架300和互聯片單元301的具體結構。為了與其他的引線框架區分開,引線框架300被定義為第二引線框架,引線框架300的邊框處設置有定位孔305。
在第2E-2圖中,提供一個和引線框架300結構上相似度很高的引線框架400,引線框架400包含多個互聯片單元401,每個互聯片單元401都包含一個或者多個相互之間分隔開的互聯片,例如在一個實施例中,互聯片單元401包含互聯片401a和互聯片401b。定義尺寸較大的互聯片401a為
主互聯片,定義尺寸較小的互聯片401b為副互聯片,互聯片401a本質為矩形並藉由其一角部具有的一個切口而形成L形,而互聯片401b就設置在該切口內,使得它們之間相互適配而佔有的整體尺寸最小。引線框架400定義為第三引線框,引線框架400的邊框處設置有定位孔405。
在第2F圖中,實施了引線框架300和引線框架400的黏貼安裝步驟。使得具多個互聯片的第二引線框架300安裝到多個第一晶片201之上,其實主要在每個第一晶片201之上安裝了一個互聯片單元301。以便在第一晶片201正面的電極201a上均對準黏附一個互聯片301a,在第一晶片201正面的電極201b上均對準黏附一個互聯片301b。第二引線框架300的底面一側朝向第一晶片201或引線框架100,但相對的頂面一側則背離第一晶片201或引線框架100。
同時,使得具多個互聯片的第三引線框架401安裝到多個第二晶片202之上,其實主要在每個第二晶片202之上安裝了一個互聯片單元401。以便在第二晶片202正面的電極202a上均對準黏附一個互聯片401a,在第二晶片202正面的電極202b上均對準黏附一個互聯片401b。第三引線框架400的底面一側朝向第二晶片202或引線框架100,但相對的頂面一側背離第二晶片202或引線框架100。
在一些實施例中,在安裝引線框架300、400的步驟中,可以使第2C圖的引線框架100再次翻轉(至正面朝上),先安裝引線框架300後,又翻轉引線框架100(至背面朝上),然後才安裝引線框架400。在另在一些其他的實施例中,也可以不予翻轉第2C圖的引線框架100(背面朝上),直接先安裝引線框架400,之後翻轉引線框架100(正面朝上),然後才安裝引
線框架300。第2F圖的剖面圖表示引線框架300和引線框架400完成了各自的安裝步驟。
此時,每個基座101上黏附有一個第一晶片201和一個第二晶片202,每個第一晶片201上都黏附有一個互聯片單元301,每個第二晶片202上都黏附有一個互聯片單元401。為了更詳細的理解它們直接按的相互結構關係,第2G圖截取了一個基座101和黏附其正、背面的第一晶片201和第二晶片202以及互聯片單元301、401進行了示範,但需要強調的是,此時僅僅是為了視覺上的觀察方便,實際上並未對引線框架100、300和400執行任何切割步驟。
參見第2G圖及第2D-1圖,第一晶片201正面的電極201a上黏附有一個互聯片301a,電極201b上黏附有一個互聯片301b。第二晶片202正面的電極202a上黏附有一個互聯片401a,電極202b上黏附有一個互聯片401b。第一晶片201和第二晶片202背面的電極同時電性連接到基座101。在電源管理系統中,第一、第二晶片分別作為上拉電晶體和下拉電晶體,雖然第一晶片201和第二晶片202的尺寸會略有差異,一大一小,但依然可以認為第一晶片201的電極201a和第二晶片202的電極202a大體上會以基座101為對稱中心面而呈現出對稱設置,同樣,第一晶片201的電極201b和第二晶片202的電極202b大體上也會以基座101為對稱中心面而呈現出對稱設置。這樣設計造成的結果是,互聯片301a和互聯片401a以基座101為對稱面而大致對稱,互聯片301b和互聯片401b也以基座101為對稱面而大致對稱。
在第2G圖中,設於第一晶片201或第二晶片202各自正面的兩個電極上互聯片之間的厚度不相等。在一些實施例中,在互聯片單元301
中,設於第一晶片201電極201a上的互聯片301a(主互聯片)比設於電極201b上的互聯片301b(副互聯片)要厚,同樣,在互聯片單元401中,設於第二晶片202電極202a上的互聯片401a(主互聯片)比設於電極202b上的互聯片401b(副互聯片)要厚。
在第2H圖中,互聯片301a的底面黏貼到第一晶片201的電極201a上,互聯片301b底面黏貼到第一晶片201的電極201b上。互聯片401a的底面黏貼到第二晶片202的電極202a上,互聯片401b底面黏貼到第二晶片201的電極202b上。如此一來,執行塑封製程之後,以譬如環氧樹脂類的塑封層或塑封料501包覆引線框架100、300和400,同樣也會包覆每個第一晶片201、第二晶片202,塑封料501對引線框架300、400的塑封程度可以調節,例如使每個互聯片單元301中互聯片301a的頂面從塑封料501中外露出來,同樣,每個互聯片單元401中互聯片401a的頂面可以從塑封料501中外露出來。但是,較薄的互聯片301b的頂面無疑會被塑封料501包覆住,較薄的互聯片401b的頂面無疑也會被塑封料501包覆住。
在一些實施例中,如在第2H圖至第2I圖中,每個基座101的一個側緣面101’與黏附於該基座101上的第一晶片201上的互聯片301a的一個側緣面301’a處於同一公共面508,黏附於該基座101上的第二晶片202上的互聯片401a的一個側緣面401’a也位於該公共面508。除此之外,黏附於該基座101上的第一晶片201上的互聯片301b的一個側緣面301’b位於該公共面508內,黏附於該基座101上的第二晶片202上的互聯片401b的一個側緣面401’b也位於該公共面508內。
如果未塑封前,互聯片301a(或401a、301b、401b)的帶有
側緣面301’a(或401’a、301’b、401’b)的端部是互聯片301a(或401a、301b、401b)的自由末端,並且基座101原本就具有一個側緣面101’,則我們希望基座101的側緣面101’和各互聯片的側緣面(301’a、401’a以及301’b、401’b)位於同一公共面508。緣由在於,完成塑封工序之後,需要對包括了引線框架100、300和400及塑封料501的疊層需要實施切割(Package Saw),來獲得第2I圖所示的功率半導體裝置555,它們滿足共面條件時,會使側緣面(301’a、401’a以及301’b、401’b和101’)就都會從沿著公共面508切割塑封層獲得的塑封體500的一個切割側緣面500C中裸露出來。在這種情況下,未塑封前,側緣面(301’a、401’a以及301’b、401’b和101’)原本就存在。
但是有一些情況例外,如果側緣面(301’a、401’a以及301’b、401’b和101’)原本是不存在的,它們只不過是因為在後續的切割工序中切斷互聯片而形成的互聯片的切割面,則前述未實施切割步驟前,要求它們共面的條件便不復存在。此時,基座101沿著塑封體500的一個切割形成面即側緣面500C被切割後,形成一個體現為後續側緣面101’的切割面。互聯片301a沿著該切割形成面即側緣面500C被切割後,形成一個體現為後續側緣面301’a的切割面。互聯片301b沿著該切割形成面即側緣面500C被切割後,形成一個體現為後續側緣面301’b的切割面。互聯片401a沿著該切割形成面即側緣面500C被切割後,形成一個體現為後續側緣面401’a的切割面。
互聯片401b沿著該切割形成面即側緣面500C被切割後,形成一個體現為後續側緣面401’b的切割面。很明顯,這些因切割而來的側緣面(301’a、401’a以及301’b、401’b和101’)自然與塑封體500的切割面也即側緣面500C共面。
在第2H圖至第2I圖的步驟中,可以沿著第2H圖所示的切割
線554,切割相鄰基座101之間的疊層(包括引線框架100、300和400及塑封料501),製備出第2I圖所示功率半導體裝置555。每個基座101及其上黏附的第一晶片201、第二晶片202均被一藉由塑封料501或塑封層切割而來的塑封體500包覆住,塑封體500還包覆設於該基座101上的第一晶片201正面的互聯片301a、301b,和包覆設於該基座101上的第二晶片202正面的互聯片401a、401b。在一些可選實施例中,如果互聯片301a的頂面從塑封料或塑封層501原本的頂面外露,和/或互聯片401a的頂面從塑封料或塑封層501原本的底面外露,則互聯片301a的頂面依然從藉由塑封料501切割而來的塑封體500的頂面500A外露,和/或互聯片401a的頂面依然從藉由塑封料501切割而來的塑封體500的底面500B外露。基座101除了側緣面101’是裸露於塑封體500的側緣面500C之外,其他的三個側緣面都被完全塑封住。在各種實施例中,各互聯片在與基座相距平行的平面上延伸到塑封體的同一個側緣面,至少基座的一部分也平行延伸到塑封體的同一個側緣面。
參見第3A圖至第3C圖,提供了一個PCB電路板600,在其貼片表面上佈置有焊盤(604a、604b和603a、603b以及601),這些焊盤的佈局方式與每個功率裝置中多個互聯片從塑封體500的側緣面500C外露的各個側緣面的佈局方式對應相同。
對照第3A圖和第3B圖,焊盤604a的尺寸及形狀與互聯片401a的側緣面401’a大體一致,焊盤604b的尺寸及形狀與互聯片401b的側緣面401’b大體一致。焊盤603a的尺寸及形狀與互聯片301a的側緣面301’a大體一致,焊盤603b的尺寸及形狀與互聯片301b的側緣面301’b大體一致。除此之外,焊盤601的尺寸及形狀與基座101的側緣面101’大體一致。這樣的焊盤
佈局和互聯片外露的側緣面佈局為後續的貼片做準備。
如第3C圖,功率半導體裝置555被豎立起來,使塑封體500的側緣面500C貼近PCB電路板的貼片表面,用作貼片結合面,從而採用表面貼片技術將功率半導體裝置555安裝到PCB電路板上,前述尺寸及形狀大體相同的焊盤和互聯片側緣面可以利用焊錫膏來對準焊接。此時,塑封體500的頂面500A和底面500B均垂直於PCB的貼片表面。如果以傳統技術的方案,將塑封體500的頂面500A和底面500B作為裝置用於貼片的接合面,由於塑封體500的頂面500A和底面500B的面積遠遠比側緣面500C大得多,這樣會佔用PCB佈置有焊盤的貼片表面的很多有效面積,造成設備體積龐大。而本發明與傳統技術完全不同,功率半導體裝置555垂直於PCB,較小的側緣面500C作為貼片結合面,大幅度降低佔用的PCB面積,因此,本發明提供的功率半導體裝置555體現了小尺寸貼片印跡(Footprint)面積裝置的優勢。
在第4A圖至第4B圖的實施例中,互聯片301a(主互聯片)外露的頂面上黏貼有一個與主互聯片形狀、尺寸大小相適配的L形散熱片700a,以便散熱片700a可以與主互聯片301a對準重合,最大限度的實現散熱。在一些實施例中,在散熱片700a的一個側緣700c上以背離散熱片700a的方向而向外延伸出一個側翼700b,側翼700b與散熱片700a垂直。其中,散熱片700a的該側緣700c與塑封體500的側緣面500C對齊。在第4B圖中,功率半導體裝置555被垂直安裝於PCB的貼片表面,側翼700b平行於PCB的貼片表面,適當增大第3A圖中的焊盤604a、603a的面積,利用導電黏合材料如焊錫膏,將功率半導體裝置500頂面和底面兩側的側翼700b分別黏貼到焊盤604a、603a上,增大了互聯片401a和焊盤604a的電性接觸面積,和增大了
互聯片301a和焊盤603a的電性接觸面積,而且功率半導體裝置500和PCB之間的結合牢靠程度也得以增強,側翼700b還作為裝置主要的散熱途徑。
在第2I圖的一個可選實施例中,一個為MOSFET的第一晶片201的電極201b為柵極,電極201a為汲極,第一晶片201的背面的電極是其源極。另一個為MOSFET的第二晶片202的電極202b為柵極,電極202a為源極,第二晶片202的背面的電極是其汲極。此時基座101的側緣面101’必須予以外露,基座101作為功率半導體裝置500上拉電晶體和下拉電晶體之間的公共耦合節點LX,輸出電壓。
在第2I圖的另一個可選實施例中,一個為MOSFET的第一晶片201的電極201b為柵極,電極201a為源極,第一晶片201的背面的電極是其汲極。另一個為MOSFET的第二晶片202的電極202b為柵極,電極202a為源極,第二晶片202的背面的電極是其汲極。此時對應基座101的側緣面101’是否一定要從側緣面500C外露出來則沒有要求,既可以外露也可以不予外露,外露是第2I圖的實施例,不予外露是第5B圖的實施例。
在第5A圖至第5B圖的實施方式中,每個基座101上的第一晶片201上的互聯片(301a、301b)各自的一個側緣面(301’a、301’b)處於同一公共面508’,該基座101上的第二晶片202上的互聯片(401a、401b)各自的一個側緣面(401’a、401’b)也位於該公共面508’內。但是基座101靠近公共平面508’的一個側緣面101’並未處於該公共平面508’內,相當於基座101靠近公共平面508’的一個側緣向內收縮,而沒有向外延伸到公共面508’之外或與之共面。一旦沿著該公共面508’切割疊層,形成塑封體500的一個切割側緣面500C,則可以使得任意一個互聯片(301a、301b、401a、401b)
在公共面508’內的側緣面(301’a、301’b、401’a、401’b),都從沿著公共面508’對疊層實施切割獲得的塑封體500的一個側緣面500C中裸露出來,但是基座101則完全被塑封在塑封體500內部,其沒有外露於側緣面500C的側緣面。在第5B圖的可選實施例中,一個為MOSFET的第一晶片201的電極201b為柵極,電極201a為源極,第一晶片201的背面的電極是其汲極。另一個為MOSFET的第二晶片202的電極202b為柵極,電極202a為源極,第二晶片202的背面的電極是其汲極,第一晶片201、第二晶片202為共汲極配置。第5B圖與第2I圖的區別僅僅就在於基座101的側緣面101’是否外露。此外,如果側緣面(301’a、301’b、401’a、401’b)是因切割步驟獲得互聯片切割面時,原本是不存在的,它們只不過是因為在後續的切割工序中切斷互聯片而形成的互聯片的切割面,則前述未實施切割步驟前,要求它們共面的條件便不復存在,只是要求形成切割面500C時,不能切割觸及到基座101靠近切割面500C的邊緣,而要讓基座101靠近切割面500C的邊緣與切割面500C之間設置一個間隙距離。在各種實施例中,各互聯片在與基座相距平行的平面上延伸到塑封體的同一個側緣面,至少基座的一部分也平行延伸到塑封體的同一個側緣面。
第6A圖至第6B圖與第2H圖至第2I圖的步驟僅僅在於,塑封料501可以將第二引線框架300予以完全塑封,和/或將第三引線框架400予以完全塑封。如果塑封料501將第二引線框架300中每個互聯片單元301、第三引線框架400中每個互聯片單元401都密封,則互聯片301a的頂面不會從塑封料501或塑封層的頂面外露,和/或互聯片401a的頂面不會從塑封料501或塑封層的底面外露。此時,在藉由塑封料501切割而來的塑封體500中,互
聯片(301a、301b)、(401a、401b)各自的頂面完全被塑封體500包覆在內,僅僅是各個互聯片的一個側緣面從塑封體500的側緣面500C中外露(類同第2I圖)。
第7A圖至第7D圖是替換第2A圖至第2F圖的方法流程,在這個實施例中,無需對引線框架100實施上述的多次翻轉。在第7A圖中,使引線框架300及其每個互聯片底面朝上而頂面朝下,將第一晶片201倒裝安裝到引線框架301上,也即倒裝到互聯片單元301上,使得每個第一晶片201正面的電極201a上對準黏附一個互聯片301a,第一晶片201正面的電極201b上對準黏附一個互聯片301b。如第7B-1圖至第7B-2圖,將一具有多個基座101的第一引線框架100安裝到多個第一晶片201之上,以便將每個第一晶片201背面的電極對準黏附到一個基座101的背面並與基座101電性接觸,從而將一個基座101安裝到一個第一晶片201上。如第7C-1圖至第7C-2圖,在每個基座101正面黏貼一個第二晶片202,第二晶片202背面的電極黏附到基座101正面並與基座101電性接觸。如第7D圖,提供一具多個互聯片的第三引線框架400安裝到多個第二晶片202之上,也即在第二晶片202之上安裝一個互聯片單元401,使得每個第二晶片202正面的電極202a上對準黏附一個互聯片401a,第二晶片202正面的電極202b上對準黏附一個互聯片401b。為了觀察的方便,可以將第7D圖得到的包含第一、第二晶片及引線框架(100、300、400)的結構翻轉一次,就是第2F圖所示的結構(但實質上沒有必要翻轉),其後續的其他步驟跟第2G圖至第2I圖所示的方法流程沒有區別。
第一引線框架100的邊緣處設置的定位孔105與第二引線框架300的定位孔305、第三引線框架400的定位孔405具有相同的佈局方式,
以便在安裝第二和第三引線框架的時候使得這些引線框架能夠與第一引線框架100進行精確對準定位,通常是在垂直方向上採取自對準,例如某一個預設的定位針穿過引線框架100、300和400在垂直方向上彼此間相互對準重合的一個定位孔。
以上,通過說明和附圖,給出了具體實施方式的特定結構的典型實施例,上述發明提出了現有的較佳實施例,但這些內容並不作為侷限。對於本領域的技術人員而言,閱讀上述說明後,各種變化和修正無疑將顯而易見。因此,所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍的範圍內任何和所有等價的範圍與內容,都應認為仍屬本發明的意圖和範圍內。
101‧‧‧基座
101’、301’、401’‧‧‧側緣面
500‧‧‧塑封體
500A‧‧‧頂面
500B‧‧‧底面
500C‧‧‧側緣面
555‧‧‧功率半導體裝置
Claims (22)
- 一種功率半導體裝置,其特徵在於,包括:一基座,及分別黏附於基座的正面和背面的第一、第二晶片;設於第一晶片正面的一個或多個互聯片和設於第二晶片正面的一個或多個互聯片;一包覆該第一、第二晶片、及基座和各互聯片的塑封體,其包覆方式為至少使每個互聯片的一個側緣面從塑封體的一個側緣面中予以外露。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,基座的一個側緣面與每個互聯片的外露於塑封體的側緣面共面,也從塑封體的用於外露出互聯片側緣面的該側緣面中予以外露。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,基座被塑封體包覆在內而沒有側緣面外露。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,設於第一晶片正面的至少一個互聯片的一個頂面從塑封體的頂面中外露。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,設於第一晶片正面的每個互聯片的頂面均被塑封體包覆在內。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,設於第二晶片正面的至少一個互聯片的一個頂面從塑封體的底面中外露。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,設於第二晶片正面的每個互聯片的頂面均被塑封體包覆在內。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,第一、第二晶片各自正面的各個電極上分別黏附有互聯片,第一、第二晶片各自背面的電極通過導電材料分別對應黏附在基座的正面和背面。
- 如申請專利範圍第1項所述的功率半導體裝置,其中,設於第一或第二晶片各自正面的兩個電極上的主、副互聯片之間的厚度不相等,主互聯片本質為矩形並藉由其一角部具有的一切口而形成L形,副互聯片設置在該切口內,主互聯片的厚度大於副互聯片的厚度。
- 如申請專利範圍第9項所述的功率半導體裝置,其中,設於第一晶片正面的主互聯片的頂面從塑封體的頂面外露,設於第二晶片正面的主互聯片的頂面從塑封體的底面外露;以及主互聯片的頂面上黏貼有一個與主互聯片形狀相適配的L形散熱片,以便與主互聯片對準重合,並在散熱片的一個側緣上延伸出一個與散熱片垂直的側翼,散熱片的該側緣與塑封體外露出互聯片的側緣面對齊。
- 一種功率半導體裝置的製備方法,其特徵在於,包括以下步驟:提供一具多個基座的第一引線框架;在每個基座正面黏貼一個第一晶片,並翻轉第一引線框架後在每個基座背面黏貼一個第二晶片;提供一具多個互聯片的第二引線框架安裝到多個第一晶片之上,以便在每個第一晶片正面的各個電極上均對準黏附一個互聯片;提供一具多個互聯片的第三引線框架安裝到多個第二晶片之上,以便在每個第二晶片正面的各個電極上均對準黏附一個互聯片;實施塑封製程,利用塑封料包覆該第一、第二和第三引線框架,和包覆每個第一、第二晶片;切割相鄰基座之間的疊層,該疊層包括第一、第二和第三引線框架及塑封料; 每個基座及其上黏附的第一、第二晶片均被一藉由塑封料切割而來的塑封體包覆住,塑封體還包覆設於該基座上第一晶片正面的一個或多個互聯片和包覆設於該基座上第二晶片正面的一個或多個互聯片,使每個互聯片的一個側緣面均從塑封體的一個切割側緣面中予以外露。
- 如申請專利範圍第11項所述的方法,其中,第一、第二晶片各自背面的電極通過導電材料分別對應黏附在基座的正面和背面。
- 如申請專利範圍第11項所述的方法,其中,每個基座上的第一晶片上的互聯片各自的一個側緣面均與該基座的一側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面內;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得基座在公共面內的側緣面,及任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
- 如申請專利範圍第11項所述的方法,其中,每個基座上的第一晶片上的互聯片各自的一個側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
- 如申請專利範圍第11項所述的方法,其中,塑封製程中塑封料將每個互聯片的頂面都包覆在內,切割形成塑封體之後,每個互聯片的頂面均被塑封體包覆在內。
- 如申請專利範圍第11項所述的方法,其中,塑封製程中塑封料將設於第一晶片正面的至少一個互聯片的一個頂面從塑封料中裸露出來,切割形 成塑封體之後,設於第一晶片正面的至少一個互聯片的一個頂面從塑封體的頂面中外露。
- 如申請專利範圍第11項所述的方法,其中,塑封製程中塑封料將設於第二晶片正面的至少一個互聯片的一個頂面從塑封料中裸露出來,切割形成塑封體之後,設於第二晶片正面的至少一個互聯片的一個頂面從塑封體的底面中外露。
- 如申請專利範圍第11項所述的方法,其中,設置第一或第二晶片各自正面的兩個電極上的主、副互聯片之間的厚度不相等,主互聯片本質為矩形並藉由其一角部具有的一切口而形成L形,副互聯片設置在該切口內,主互聯片的厚度大於副互聯片的厚度。
- 如申請專利範圍第18項所述的功率半導體裝置,其中,設置第一晶片正面的主互聯片的頂面從塑封體的頂面外露,設置第二晶片正面的主互聯片的頂面從塑封體的底面外露;以及在每個主互聯片的頂面上均黏貼一個與主互聯片形狀相適配的L形散熱片,以便與主互聯片對準重合,並在散熱片的一個側緣上延伸出一個與散熱片垂直的側翼,散熱片的該側緣與塑封體用於外露出互聯片的側緣面對齊。
- 一種功率半導體裝置的製備方法,其特徵在於,包括以下步驟:提供一具多個互聯片的第二引線框架,在第二引線框架上倒裝安裝第一晶片,在每個第一晶片正面的各個電極上均對準黏附一個互聯片;將一具有多個基座的第一引線框架安裝到多個第一晶片之上,以便將每個第一晶片背面的電極對準黏附到一個基座的背面;在每個基座正面黏貼一個第二晶片; 提供一具多個互聯片的第三引線框架安裝到多個第二晶片之上,以便在每個第二晶片正面的各個電極上均對準黏附一個互聯片;實施塑封製程,利用塑封料包覆該第一、第二和第三引線框架,和包覆每個第一、第二晶片;切割相鄰基座之間的疊層,該疊層包括第一、第二和第三引線框架及塑封料;每個基座及其上黏附的第一、第二晶片均被一藉由塑封料切割而來的塑封體包覆住,塑封體還包覆設於該基座上第一晶片正面的一個或多個互聯片和包覆設於該基座上第二晶片正面的一個或多個互聯片,使每個互聯片的一個側緣面均從塑封體的一個切割側緣面中予以外露。
- 如申請專利範圍第20項所述的方法,其中,每個基座上的第一晶片上的互聯片各自的一個側緣面均與該基座的一側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面內;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得基座在公共面內的側緣面,及任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
- 如申請專利範圍第20項所述的方法,其中,每個基座上的第一晶片上的互聯片各自的一個側緣面處於同一公共面,該基座上的第二晶片上的互聯片各自的一個側緣面也位於該公共面;沿著該公共面切割疊層,形成塑封體的一個切割側緣面,使得任意一個互聯片在公共面內的側緣面,都從沿著公共面實施切割獲得的塑封體的一側緣面中裸露出來。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103113360A TWI571981B (zh) | 2014-04-11 | 2014-04-11 | 小尺寸貼片印跡面積的功率半導體裝置及製備方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103113360A TWI571981B (zh) | 2014-04-11 | 2014-04-11 | 小尺寸貼片印跡面積的功率半導體裝置及製備方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201539676A TW201539676A (zh) | 2015-10-16 |
| TWI571981B true TWI571981B (zh) | 2017-02-21 |
Family
ID=54851453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103113360A TWI571981B (zh) | 2014-04-11 | 2014-04-11 | 小尺寸貼片印跡面積的功率半導體裝置及製備方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI571981B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485954B2 (en) * | 2006-09-07 | 2009-02-03 | Alpha And Omega Semiconductor Limited | Stacked dual MOSFET package |
| TW201032296A (en) * | 2009-02-23 | 2010-09-01 | Alpha & Omega Semiconductor Ltd | Compact power semiconductor package and method with stacked inductor and integrated circuit die |
| TW201113958A (en) * | 2009-10-06 | 2011-04-16 | Lin-Zhou Dong | Non-wire-bond package for power semiconductor chip and products thereof |
| US8519520B2 (en) * | 2011-09-28 | 2013-08-27 | Alpha & Omega Semiconductor, Inc. | Semiconductor package of small footprint with a stack of lead frame die paddle sandwich between high-side and low-side MOSFETs and manufacturing method |
| TWI466199B (zh) * | 2010-04-14 | 2014-12-21 | Alpha & Omega Semiconductor Cayman Ltd | 具有晶圓尺寸貼片的封裝方法 |
-
2014
- 2014-04-11 TW TW103113360A patent/TWI571981B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485954B2 (en) * | 2006-09-07 | 2009-02-03 | Alpha And Omega Semiconductor Limited | Stacked dual MOSFET package |
| TW201032296A (en) * | 2009-02-23 | 2010-09-01 | Alpha & Omega Semiconductor Ltd | Compact power semiconductor package and method with stacked inductor and integrated circuit die |
| TW201113958A (en) * | 2009-10-06 | 2011-04-16 | Lin-Zhou Dong | Non-wire-bond package for power semiconductor chip and products thereof |
| TWI466199B (zh) * | 2010-04-14 | 2014-12-21 | Alpha & Omega Semiconductor Cayman Ltd | 具有晶圓尺寸貼片的封裝方法 |
| US8519520B2 (en) * | 2011-09-28 | 2013-08-27 | Alpha & Omega Semiconductor, Inc. | Semiconductor package of small footprint with a stack of lead frame die paddle sandwich between high-side and low-side MOSFETs and manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201539676A (zh) | 2015-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI406372B (zh) | 具有立體匹配互聯板的緊密封裝半導體晶片 | |
| CN104681525B (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
| CN105529317B (zh) | 嵌入式封装装置 | |
| CN103824853B (zh) | 应用于开关型调节器的集成电路组件 | |
| TW519727B (en) | Semiconductor wafer, semiconductor device and manufacturing method therefor | |
| CN112768427B (zh) | 氮化镓hemt的封装结构及封装方法 | |
| WO2017067346A1 (zh) | 堆叠式倒装芯片封装结构及其制造方法 | |
| US10504823B2 (en) | Power semiconductor device with small contact footprint and the preparation method | |
| CN205723519U (zh) | 半导体器件 | |
| TWI650843B (zh) | 基板、功率模組封裝、及圖案化的絕緣金屬基板之製造方法 | |
| CN104600061A (zh) | 一种半导体芯片的堆叠式3d封装结构 | |
| TWI571981B (zh) | 小尺寸貼片印跡面積的功率半導體裝置及製備方法 | |
| CN104979306B (zh) | 小尺寸贴片印迹面积的功率半导体器件及制备方法 | |
| TW202125768A (zh) | 公共源極平面網格陣列封裝 | |
| CN104716129B (zh) | 集成堆叠式多芯片的半导体器件及其制备方法 | |
| TW201644328A (zh) | 晶片封裝結構 | |
| TWI466199B (zh) | 具有晶圓尺寸貼片的封裝方法 | |
| TWI353664B (en) | Back-to-back stacked multi-chip package and method | |
| TWI509770B (zh) | 集成堆疊式多晶片的半導體器件及其制備方法 | |
| WO2021200138A1 (ja) | 半導体装置 | |
| TWI538155B (zh) | 多晶片疊層之封裝結構及其封裝方法 | |
| TW200401413A (en) | New package system for discrete devices | |
| US11728424B2 (en) | Isolation in a semiconductor device | |
| TW201349398A (zh) | 具有引線框架和層壓基板的封裝電路 | |
| TWI480986B (zh) | 半導體封裝件及其製法 |