TWI570817B - 在半導體晶粒周圍形成絕緣層的半導體裝置及方法 - Google Patents

Description

在半導體晶粒周圍形成絕緣層的半導體裝置及方法

本發明一般而言關於半導體裝置，尤其關於在半導體晶粒周圍形成絕緣層的半導體裝置和方法。

半導體裝置通常出現於現代的電子產品。半導體裝置的電元件數量和密度多所變化。個別的半導體裝置一般包含一種電元件，譬如發光二極體(light emitting diode，LED)、小訊號電晶體、電阻、電容、電感、功率金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)。整合的半導體裝置典型而言包含數以百計到數以百萬計的電元件。整合的半導體裝置範例包括微控制器、微處理器、電荷耦合裝置(charged-coupled device，CCD)、太陽能電池、數位微反射鏡裝置(digital micro-mirror device，DMD)。

半導體裝置執行廣泛的功能，例如高速計算、傳送和接收電磁訊號、控制電子裝置、把日光轉換成電力、產生視學投影以用於電視顯示。半導體裝置出現於娛樂、通訊、功率轉換、網路、電腦、消費性產品等領域。半導體裝置也出現於軍事用途、航空、汽車、工業控制器、辦公設備。

半導體裝置利用半導體材料的電性質。半導體材料的原子結構允許藉由施加電場或基礎電流或經由摻雜過程來操控其導電度。摻雜把雜質引入半導體材料裡以調整和控制半導體裝置的導電度。

半導體裝置包含主動和被動電結構。主動結構包括雙極和場效電晶體，其控制電流的流動。藉由改變摻雜程度和施加電場或基礎電流，則電晶體促進或限制電流的流動。被動結構包括電阻、電容、電感，其在電壓和電流之間產生執行多樣電功能所必需的關係。被動和主動結構電連接以形成電路，其使半導體裝置能夠執行高速計算和其他有用的功能。

半導體裝置一般使用二複雜的製程來製造，亦即前端製造和後端製造，各可能涉及數以百計的步驟。前端製造涉及在半導體晶圓的表面上形成多個晶粒。每個晶粒典型而言是相同的，並且包含電連接主動和被動元件所形成的電路。後端製造涉及從完成的晶圓單離出單獨的晶粒，並且封裝晶粒以提供結構支持和環境隔離。

半導體製造的一項目標是要製造較小的半導體裝置。較小的裝置典型而言消耗較少的功率、具有更高的性能表現、可以更有效率地製造。此外，較小的半導體裝置具有較小的佔據面積，此對於較小的末端產品是合意的。較小的晶粒尺寸可以藉由改善前端製程而達成，其造成的晶粒具有較小、更高密度的主動和被動元件。後端製程可以藉由改善交互電連接和封裝材料而達成具有較小佔據面積的半導體裝置封裝。

圖1a顯示傳統的半導體晶圓10，其具有多個半導體晶粒12形成於基板11上而由鋸道14和晶圓邊緣16所分開。接觸墊18和介電層20形成於半導體晶粒12的作用表面22上。鈍化層24形成於介電層20上。然而，指定用於單一化的鋸道14和晶圓邊緣16則沒有鈍化。圖1b顯示鈍化層24不在鋸道14和晶圓邊緣16上的俯視圖。重分布層(redistribution layer，RDL) 28形成於鈍化層24上以延伸接觸墊18的電連接性。鈍化層30形成於鈍化層24和RDL 28上。凸塊32至少部分地形成於模製區域34上並且電連接於RDL 28。扇出晶圓級晶片尺寸封裝(fan-out wafer level chip scale package，FO-WLCSP)中的邊緣焊墊傾向於具有不穩定的接觸電阻，特別是當於物理氣相沉積(physical vapor deposition，PVD)中形成時。此外，FO-WLCSP的模製區域34在PVD中的出氣已知會影響氧化物蝕刻中的電漿穩定度。

FO-WLCSP需要穩定的接觸電阻和於氧化物蝕刻期間穩定的電漿。據此，於一具體態樣，本發明是製作半導體裝置的方法，其包括以下步驟：提供暫時載體；安裝多個半導體晶粒而使接觸墊朝向暫時載體；以及沉積膠封物於半導體晶粒和暫時載體上。部分的膠封物指定為半導體晶粒之間的鋸道，並且部分的膠封物指定為在膠封物周邊周圍的基板邊緣。該方法進一步包括以下步驟：移除暫時載體；形成第一絕緣層於半導體晶粒、鋸道、基板邊緣上；形成第一導電層於第一絕緣層上並且電連接於接觸墊；形成第二絕緣層於第一導電層和第一絕緣層上；以及經由第一絕緣層和鋸道來單一化膠封物以分開半導體晶粒。

於另一具體態樣，本發明是製作半導體裝置的方法，其包括以下步驟：提供載體；安裝半導體晶粒於載體；以及沉積膠封物於半導體晶粒和載體上。部分的膠封物指定為半導體晶粒之間的鋸道。該方法進一步包括以下步驟：移除載體；形成第一絕緣層於半導體晶粒和鋸道上；形成第一導電層於第一絕緣層上；形成第二絕緣層於第一導電層和第一絕緣層上；以及經由第一絕緣層和鋸道而把膠封物單一化成為半導體晶粒。

於另一具體態樣，本發明是製作半導體裝置的方法，其包括以下步驟：提供多個半導體晶粒；以及沉積膠封物於半導體晶粒上。部分的膠封物指定為半導體晶粒之間的鋸道。該方法進一步包括以下步驟：形成第一絕緣層於半導體晶粒和鋸道上；形成RDL於第一絕緣層上；以及經由第一絕緣層和鋸道而把膠封物單一化成為半導體晶粒。

於另一具體態樣，本發明是半導體裝置，其包括多個半導體晶粒以及沉積於半導體晶粒上的膠封物。部分的膠封物指定為半導體晶粒之間的鋸道。第一絕緣層形成於半導體晶粒和鋸道上。第一導電層形成於第一絕緣層上。第二絕緣層形成於第一導電層和第一絕緣層上。膠封物經由第一絕緣層和鋸道而單一化成為半導體晶粒。

於底下參考圖式的敘述，本發明是以一或更多個具體態樣來描述，其中相同的數字代表相同或類似的元件。雖然本發明是以達到本發明目的之最佳模式來敘述，熟於此技藝者將體會出其打算涵蓋可以包括於本發明精神和範圍裡的替代方案、修改和等效者，就如以下揭示和圖式所支持之所附申請專利範圍及其等效者所界定的。

半導體裝置一般使用二複雜的製程來製造：前端製造和後端製造。前端製造涉及在半導體晶圓的表面上形成多個晶粒。晶圓上的每個晶粒包含主動和被動電元件，其係電連接以形成具有功能的電路。例如電晶體和二極體的主動電元件具有控制電流流動的能力。例如電容、電感、電阻、變壓器的被動電元件則在電壓和電流之間產生執行電路功能所必需的關係。

被動和主動元件藉由一系列的製程步驟而形成於半導體晶圓的表面上，包括摻雜、沉積、光微影術、蝕刻、平坦化。摻雜藉由例如離子植入或熱擴散的技術而把雜質引入半導體材料裡。摻雜過程修改了主動裝置之半導體材料的導電度，而把半導體材料轉變為絕緣體、導體，或者回應於電場或基礎電流而動態改變半導體材料的導電度。電晶體包含變化摻雜種類和程度的安排區域，其係必須的以使電晶體在施加電場或基礎電流時能夠促進或限制電流的流動。

主動和被動元件是由具有不同電性質的多層材料所形成。諸層可以由各式各樣的沉積技術所形成，該技術部分是由所要沉積的材料類型所決定。舉例而言，薄膜沉積可能涉及化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(PVD)、電解電鍍、無電鍍等過程。每層一般會做出圖案以形成主動元件、被動元件或元件之間電連接的部分。

諸層可以使用光微影術來做出圖案，其涉及沉積光敏材料(譬如光阻)於要做出圖案的層上。圖案使用光而從光罩轉移至光阻。使用溶劑來移除光阻圖案受到光的部分，而暴露出要做出圖案之部分的底層。再移除光阻的剩餘者，則留下做出圖案的層。另外可以選擇的是某些種類的材料使用例如無電鍍和電解電鍍的技術，而直接沉積材料到之前沉積/蝕刻過程所形成的區域或孔洞裡以做出圖案。

沉積薄膜材料於既存圖案上可以放大底下的圖案並且產生不均勻平坦的表面。均勻平坦的表面乃需要用來製造較小的、更緊密堆疊的主動和被動元件。平坦化可以用來移除晶圓表面的材料並且產生均勻平坦的表面。平坦化涉及以拋光墊來拋光晶圓的表面。研磨材料和腐蝕性化學品於拋光期間添加於晶圓表面。結合研磨劑的機械作用和化學品的腐蝕作用則移除了任何不規則的表面型態，導致均勻平坦的表面。

後端製造是指切割或單一化完成的晶圓成為單獨的晶粒，然後封裝晶粒以達到結構支持和環境隔離。為了單一化晶粒，晶圓沿著稱為鋸道或鋸線的晶圓非功能性區域加以刻劃和折斷。晶圓使用雷射切割工具或鋸片來單一化。單一化之後，單獨的晶粒安裝於封裝基板，其包括針腳或接觸墊以用於與其他的系統元件做交互連接。形成於半導體晶粒上的接觸墊然後連接於封裝裡的接觸墊。電連接可以採用焊料凸塊、銷栓凸塊、導電膏或打線接合來製作。膠封物或其他模製材料則沉積於封裝上以提供實體支持和電隔離。完成的封裝然後插入電系統，並且半導體裝置的功能性便可用於其他的系統元件。

圖2示範的電子裝置50具有晶片載體基板或印刷電路板(printed circuit board，PCB)52，而有多個半導體封裝安裝在其表面上。電子裝置50可以具有一種半導體封裝或多種半導體封裝，此視用途而定。為了示範，不同種類的半導體封裝顯示於圖2。

電子裝置50可以是單獨的系統，其使用半導體封裝以執行一或更多種電功能。另外可以選擇的是電子裝置50是更大系統的次元件。舉例而言，電子裝置50可以是圖形卡、網路介面卡或其他訊號處理卡，其可以插入電腦。半導體封裝可以包括微處理器、記憶體、特定應用積體電路(application specific integrated circuit，ASIC)、邏輯電路、類比電路、RF電路、個別分離的裝置或其他的半導體晶粒或電元件。

於圖2，PCB 52提供一般基板以結構支持和交互電連接安裝於PCB上的半導體封裝。傳導訊號線54使用蒸鍍、電解電鍍、無電鍍、網印或其他適合的金屬沉積過程而形成於PCB 52的表面上或諸層裡。訊號線54提供半導體封裝、安裝的元件、其他外部系統元件之間各者的電溝通。訊號線54也提供電力和接地連接至每個半導體封裝。

於某些具體態樣，半導體裝置具有二個封裝層級。第一層級封裝是用於機械和電附著半導體晶粒於中間載體的技術。第二層級封裝涉及機械和電附著中間載體於PCB。於其他具體態樣，半導體裝置可以僅具有第一層級封裝，其中晶粒直接機械和電安裝於PCB。

為了示範說明，幾種第一層級封裝(包括打線接合封裝56和覆晶58)乃顯示於PCB 52上。此外，幾種第二層級封裝，包括球柵格陣列(ball grid array，BGA) 60、凸塊晶片載體(bump chip carrier，BCC) 62、雙排腳封裝(dual in-line package，DIP) 64、接點柵格陣列(land grid array，LGA) 66、多晶片模組(multi-chip module，MCM) 68、四面扁平無引線封裝(quad flat non-leaded package，QFN) 70、四面扁平封裝72，乃顯示安裝於PCB 52上。視系統需求而定，建構為第一和第二層級封裝型式之任意組合的半導體封裝的任何組合以及其他電子元件都可以連接於PCB 52。於某些具體態樣，電子裝置50包括單一附著的半導體封裝，而其他具體態樣需要多個交互連接的封裝。藉由結合一或更多個半導體封裝於單一基板上，製造商可以把預先製造的元件併入電子裝置和系統裡。因為半導體封裝包括精密的功能性，所以電子裝置可以使用比較便宜的元件和流線的製程來製造。所得的裝置不太可能失效，並且製造上也比較不昂貴，以致消費者的花費也較低。

圖3a~3c顯示範例性的半導體封裝。圖3a示範安裝於PCB 52上之DIP 64的進一步細節。半導體晶粒74包括含有類比或數位電路的作用區域，該等電路乃實現成晶粒裡形成的主動裝置、被動裝置、導電層、介電層，並且依據晶粒的電設計而交互電連接。舉例而言，電路可以包括形成於半導體晶粒74之作用區域裡的一或更多個電晶體、二極體、電感、電容、電阻、其他的電路元件。接觸墊76是由導電材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag))所做的一或更多層，並且電連接於半導體晶粒74中所形成的電路元件。於組合DIP 64的期間，半導體晶粒74使用金矽共晶層或黏著材料(例如熱環氧樹脂或環氧樹脂)而安裝於中間載體78。封裝體包括絕緣性封裝材料，例如聚合物或陶瓷。導線80和打線接合82提供半導體晶粒74和PCB 52之間的交互電連接。膠封物84沉積於封裝上以避免溼氣和顆粒進入封裝而污染晶粒74或打線接合82，來保護不受環境影響。

圖3b示範安裝於PCB 52上之BCC 62的進一步細節。半導體晶粒88使用底填物或環氧樹脂黏著材料92而安裝於載體90上。打線接合94提供接觸墊96和98之間的第一層級封裝的交互連接。模製化合物或膠封物100沉積於半導體晶粒88和打線接合94上以提供用於裝置的實體支持和電隔離。接觸墊102使用適合的金屬沉積過程(例如電解電鍍或無電鍍)而形成於PCB 52的表面上以避免氧化。接觸墊102電連接於PCB 52中的一或更多條傳導訊號線54。凸塊104形成於BCC 62的接觸墊98和PCB 52的接觸墊102之間。

於圖3c，半導體晶粒58面向下而安裝於中間載體106，其為覆晶型式的第一層級封裝。半導體晶粒58的作用區域108包含類比或數位電路，其實現成依據晶粒的電設計而形成的主動裝置、被動裝置、導電層、介電層。舉例而言，電路可以包括作用區域108裡的一或更多個電晶體、二極體、電感、電容、電阻、其他的電路元件。半導體晶粒58經由凸塊110而電連接和機械連接於載體106。

BGA 60乃電連接和機械連接於PCB 52，其為使用凸塊112之BGA型式的第二層級封裝。半導體晶粒58經由凸塊110、訊號線114、凸塊112而電連接於PCB 52的傳導訊號線54。模製化合物或膠封物116沉積於半導體晶粒58和載體106上以提供用於裝置的實體支持和電隔離。覆晶半導體裝置提供從半導體晶粒58上之主動裝置到PCB 52上之導電路線的短導電路徑，以便減少訊號傳遞距離、降低電容、改善整體電路的表現。於另一具體態樣，半導體晶粒58可以使用覆晶型式的第一層級封裝、無中間載體106而直接機械和電連接於PCB 52。

圖4a~4h示範相關於圖2和3a~3c之形成絕緣層於鋸道上和於基板邊緣周圍的過程。於圖4a，基板或載體120包含暫時的或犧牲性基底材料，例如矽、聚合物、聚合型複合物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或其他適合之低成本的剛性材料，以用於結構支持。介面層或帶122施加於載體120上而做為暫時的黏著層或結合層，其可以用紫外光(ultra-violet，UV)或熱而釋放。

半導體晶粒124安裝於膠帶122，而接觸墊126和作用表面128朝向載體120。作用表面128包含類比或數位電路，其實現成晶粒裡所形成的主動裝置、被動裝置、導電層、介電層，並且依據晶粒的電設計和功能而交互電連接。舉例而言，電路可以包括作用表面128裡所形成的一或更多個電晶體、二極體、其他的電路元件以實現類比電路或數位電路，例如數位訊號處理器(digital signal processor，DSP)、ASIC、記憶體或其他的訊號處理電路。半導體晶粒124也可以包含IPD(例如電感、電容、電阻)以用於RF訊號處理。

絕緣或介電層130使用PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於作用表面128和接觸墊126上。絕緣層130可以是二氧化矽(SiO₂)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、五氧化鉭(Ta₂O₅)、氧化鋁(Al₂O₃)、聚醯亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)或其他適合之介電材料所做的一或更多層。藉由蝕刻過程來移除部分的絕緣層130以暴露接觸墊126。

圖4b顯示安裝於膠帶122的半導體晶粒124。膠封物或模製化合物132使用膏糊印刷、壓縮模製、轉移模製、液態膠封物模製、真空層合、旋塗或其他適合的施加器而沉積於載體120和半導體晶粒124上。膠封物132可以是聚合型複合材料，例如具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。膠封物132是不導電的，並且保護半導體裝置避免受到外部元件和污染物的環境影響。

於圖4c，載體120和膠帶122乃藉由化學蝕刻、機械剝除、CMP、機械研磨、熱烘烤、雷射掃描、溼式剝離、UV光或熱而移除。半導體晶粒124保持成嵌埋於膠封物132，後者便操作為具有嵌埋或陷入晶粒的基板133。鋸道134界定出稍後單一化操作的區域。基板邊緣135界定出基板的周邊。

於圖4d，絕緣或鈍化層136是藉由PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於基板133上。絕緣層136可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他具有類似絕緣和結構性質之材料所做的一或更多層。尤其，絕緣層136a覆蓋接觸墊126、絕緣層130、指定用於交互連接扇出的模製區域138。藉由蝕刻過程來移除部分的絕緣層136a以暴露接觸墊126。蝕刻過程也於於絕緣層中產生間隙或槽道140而在鋸道134的相對側上，該鋸道界定出切鋸區域上的絕緣層136b，其係指定用於單一化。槽道140進一步界定出沿著基板邊緣135的絕緣層136c。

圖4e是基板133上之絕緣層136的俯視圖。於一具體態樣，槽道140是10~30微米寬。絕緣層136b和136c部分地覆蓋鋸道134和基板邊緣135。槽道140延伸至封裝鈍化邊緣以使來自模製表面138的正面出氣減到最少。絕緣層136也平坦化了用於後續層的表面，並且確保了最終鈍化於接觸墊126上的厚度以供凸塊化，此轉而控制了在測試板上之單一化晶粒的可靠度，特別是對於角落凸塊而言。

於圖4f，導電層142使用圖案化和PVD、CVD、電解電鍍、無電鍍過程或其他適合的金屬沉積過程而形成於絕緣層136a和接觸墊126上。導電層142可以是Al、Cu、Sn、Ni、Au、Ag或其他適合之導電材料所做的一或更多層。導電層142電連接於接觸墊126，並且操作為RDL以延伸接觸墊的電連接性。額外的RDL層可以累積於基板上。

絕緣或鈍化層144藉由PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於絕緣層136a和RDL 142上。絕緣層144可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他具有類似絕緣和結構性質之材料所做的一或更多層。藉由蝕刻過程而移除部分的絕緣層144以暴露RDL 142。

於圖4g，導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於RDL 142上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選擇性地具有助焊溶液。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適合的附著或結合過程而結合於RDL 142。於一具體態樣，凸塊材料藉由加熱材料至其熔點以上而重熔，以形成圓球或凸塊146而至少部分延伸於模製區域138上。於某些應用，凸塊146重熔二次以改善對RDL 142的電接觸。凸塊也可以壓縮結合於RDL 142。凸塊146代表一種可以形成於RDL 142上的交互連接結構。交互連接結構也可以使用結合線、銷栓凸塊、微凸塊或其他的交互電連接。

於圖4h，基板133使用鋸片或雷射切割工具148、經由絕緣層136和鋸道134而單一化，以將單獨的半導體晶粒124分開成為FO-WLCSP 150。鋸片或雷射切割工具148可以使用單一切割或步進式切割。

圖5顯示單一化之後的FO-WLCSP 150。接觸墊126、RDL 142、凸塊146提供對於作用表面130上之電路的電連接。絕緣層136在RDL 142之前形成，並且覆蓋鋸道134、基板邊緣135和較少的槽道140，以減少來自模製區域138的出氣。絕緣層136改善了PVD中之扇出邊緣焊墊的接觸電阻以及氧化物蝕刻期間的電漿穩定度。絕緣層136也減少了於單一化期間來自模製區域138的顆粒和其他污染物。

圖6a~6d示範相關於圖2和3a~3c之形成網狀圖案的絕緣層於鋸道上和於基板邊緣周圍的過程。圖6a顯示的基板160具有嵌埋的半導體晶粒164，此類似於圖4c。半導體晶粒164具有包含類比或數位電路的作用表面170，該等電路實現成晶粒裡所形成的主動裝置、被動裝置、導電層、介電層，並且依據晶粒的電設計和功能而交互電連接。舉例而言，電路可以包括作用表面170裡所形成的一或更多個電晶體、二極體、其他的電路元件以實現類比電路或數位電路，例如DSP、ASIC、記憶體或其他的訊號處理電路。半導體晶粒164也可以包含IPD(例如電感、電容、電阻)以用於RF訊號處理。

絕緣或介電層174使用PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於作用表面170和接觸墊172上。絕緣層174可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚醯亞胺、BCB、PBO或其他適合之介電材料所做的一或更多層。藉由蝕刻過程來移除部分的絕緣層174以暴露接觸墊172。

絕緣或鈍化層176藉由PVD、CVD、印刷、旋塗、噴塗或熱氧化而呈網狀圖案地形成於半導體晶圓160上。絕緣層176可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他具有類似絕緣和結構性質之材料所做的一或更多層。尤其，絕緣層176a覆蓋接觸墊172、絕緣層174、指定用於交互連接扇出的模製區域178。藉由蝕刻過程來移除部分的絕緣層176a以暴露接觸墊172。蝕刻過程也於絕緣層中產生網狀圖案180而在鋸道166的任一側上，此於鋸道166上界定出指定用於單一化的絕緣層176b。網狀圖案180進一步界定出沿著基板邊緣168的絕緣層176c。圖6b是半導體晶圓160上具有網狀圖案180之絕緣層176的俯視圖。於網狀圖案180，絕緣層176的某些部分延伸於絕緣層176a之間，並且絕緣層176的其他部分則由網狀圖案所打斷。圖6c顯示網狀圖案180的進一步細節，其具有存在和不存在絕緣層176的交錯圖案。絕緣層176b和176c帶有網狀圖案180，其減少了來自模製區域178的出氣。

回到圖6a，導電層182使用圖案化和PVD、CVD、電解電鍍、無電鍍過程或其他適合的金屬沉積過程而形成於絕緣層176a和接觸墊172上。導電層182可以是Al、Cu、Sn、Ni、Au、Ag或其他適合之導電材料所做的一或更多層。導電層182電連接於接觸墊172，並且操作為RDL以延伸接觸墊的電連接性。

絕緣或鈍化層184藉由PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於絕緣層176a和RDL 182上。絕緣層184可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他具有類似絕緣和結構性質之材料所做的一或更多層。藉由蝕刻過程來移除部分的絕緣層184以暴露RDL 182。

導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴、或網印過程而沉積於RDL 182上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選擇地具有助焊溶液。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適合的附著或結合過程而結合於RDL 182。於一具體態樣，凸塊材料藉由加熱材料至其熔點以上而重熔，以形成圓球或凸塊186而至少部分延伸於模製區域178上。於某些應用，凸塊186重熔二次以改善對RDL 182的電接觸。凸塊也可以壓縮結合於RDL 182。凸塊186代表一種可以形成於RDL 182上的交互連接結構。交互連接結構也可以使用結合線、銷栓凸塊、微凸塊或其他的交互電連接。

於圖6d，半導體晶圓160使用鋸片或雷射切割工具188、經由絕緣層176和鋸道166而單一化，以將單獨的半導體晶粒164分開成為FO-WLCSP 190，此類似於圖5。鋸片或雷射切割工具188可以使用單一切割或步進式切割。接觸墊172、RDL 182、凸塊186提供對於作用表面170上之電路的電連接。絕緣層176在RDL 182之前形成，並且覆蓋鋸道166、基板邊緣168和較少的網狀圖案180，以減少來自模製區域178的出氣。絕緣層176改善了PVD中之扇出邊緣焊墊的接觸電阻以及氧化物蝕刻期間的電漿穩定度。絕緣層176也減少了於單一化期間來自模製區域178的顆粒和其他污染物。

圖7a~7c示範相關於圖2和3a~3c之形成絕緣層而完全覆蓋於鋸道上和於基板邊緣周圍的過程。圖7a顯示的基板200具有嵌埋的半導體晶粒204，此類似於圖4c。半導體晶粒204具有包含類比或數位電路的作用表面210，該等電路實現成晶粒裡所形成的主動裝置、被動裝置、導電層、介電層，並且依據晶粒的電設計和功能而交互電連接。舉例而言，電路可以包括作用表面210裡所形成的一或更多個電晶體、二極體、其他的電路元件以實現類比電路或數位電路，例如DSP、ASIC、記憶體或其他的訊號處理電路。半導體晶粒204也可以包含IPD(例如電感、電容、電阻)以用於RF訊號處理。

導電層212使用圖案化和PVD、CVD、電解電鍍、無電鍍過程或其他適合的金屬沉積過程而形成於作用表面210上。導電層212可以是Al、Cu、Sn、Ni、Au、Ag或其他適合之導電材料所做的一或更多層。導電層212操作為接觸墊，其電連接於作用表面210上的電路。

絕緣或介電層214使用PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於作用表面210和接觸墊212上。絕緣層214可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚醯亞胺、BCB、PBO或其他適合之介電材料所做的一或更多層。藉由蝕刻過程來移除部分的絕緣層214以暴露接觸墊212。

絕緣或鈍化層216藉由PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成為完全覆蓋於半導體晶圓200上。絕緣層216可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他具有類似絕緣和結構性質之材料所做的一或更多層。尤其，絕緣層216覆蓋接觸墊212、絕緣層214、模製區域218、基板邊緣208、指定用於交互連接扇出的鋸道206。藉由蝕刻過程來移除部分的絕緣層216以暴露接觸墊212。圖7b是絕緣層216完全覆蓋半導體晶圓200(包括模製區域218、鋸道206、基板邊緣208)的俯視圖。

導電層222使用圖案化和PVD、CVD、電解電鍍、無電鍍過程或其他適合的金屬沉積過程而形成於絕緣層216和接觸墊212上。導電層222可以是Al、Cu、Sn、Ni、Au、Ag或其他適合之導電材料所做的一或更多層。導電層222電連接於接觸墊212，並且操作為RDL以延伸接觸墊的電連接性。

絕緣或鈍化層224藉由PVD、CVD、印刷、旋塗、噴塗或熱氧化而形成於絕緣層216和RDL 222上。絕緣層224可以是SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他具有類似絕緣和結構性質之材料所做的一或更多層。藉由蝕刻過程來移除部分的絕緣層224以暴露RDL 222。

導電凸塊材料使用蒸鍍、電解電鍍、無電鍍、球滴或網印過程而沉積於RDL 222上。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，而可選擇地具有助焊溶液。舉例而言，凸塊材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。凸塊材料使用適合的附著或結合過程而結合於RDL 222。於一具體態樣，凸塊材料藉由加熱材料至其熔點以上而重熔，以形成圓球或凸塊226而至少部分延伸於模製區域218上。於某些應用，凸塊226重熔二次以改善對RDL 222的電接觸。凸塊也可以壓縮結合於RDL 222。凸塊226代表一種可以形成於RDL 222上的交互連接結構。交互連接結構也可以使用結合線、銷栓凸塊、微凸塊或其他的交互電連接。

於圖7c，半導體晶圓200使用鋸片或雷射切割工具228、經由絕緣層216和鋸道206而單一化，以將單獨的半導體晶粒204分開成為FO-WLCSP 230，此類似於圖5。鋸片或雷射切割工具228可以使用單一切割或步進式切割。接觸墊212、RDL 222、凸塊226提供對於作用表面210上之電路的電連接。絕緣層216在RDL 222之前形成，並且完全覆蓋鋸道206和基板邊緣208。絕緣層216改善了PVD中之扇出邊緣焊墊的接觸電阻以及氧化物蝕刻期間的電漿穩定度。絕緣層216也減少了單一化期間來自模製區域218的顆粒和其他污染物。

雖然已經詳細示範本發明的一或更多個具體態樣，然而熟於此技藝者將體會到可以對那些具體態樣做出修改和調適，而不偏離本發明如列於後面之申請專利範圍的範疇。

10．．．半導體晶圓

11．．．基板

12．．．半導體晶粒

14．．．鋸道

16．．．晶圓邊緣

18．．．接觸墊

20．．．介電層

22．．．作用表面

24．．．鈍化層

28．．．重分布層

30．．．鈍化層

32．．．凸塊

34．．．模製區域

50．．．電子裝置

52．．．印刷電路板(PCB)

54．．．傳導訊號線

56．．．打線接合封裝

58．．．覆晶

60．．．球柵格陣列

62．．．凸塊晶片載體

64．．．雙排腳封裝

66．．．接點柵格陣列

68．．．多晶片模組

70．．．四面扁平無引線封裝

72．．．四面扁平封裝

74．．．半導體晶粒

76．．．接觸墊

78．．．中間載體

80．．．導線

82．．．打線接合

84．．．膠封物

88．．．半導體晶粒

90．．．載體

92．．．底填物或環氧樹脂黏著材料

94．．．打線接合

96．．．接觸墊

98．．．接觸墊

100．．．模製化合物或膠封物

102．．．接觸墊

104．．．凸塊

106．．．中間載體

108．．．作用區域

110．．．凸塊

112．．．凸塊

114．．．訊號線

116．．．模製化合物或膠封物

120．．．載體

122．．．介面層或帶

124．．．半導體晶粒

126．．．接觸墊

128．．．作用表面

130．．．絕緣層

132．．．膠封物或模製化合物

133．．．基板

134．．．鋸道

135．．．基板邊緣

136a~c．．．絕緣層

138．．．模製表面

140．．．槽道

142．．．重分布層

144．．．絕緣層

146．．．凸塊

148．．．鋸片或雷射切割工具

150．．．扇出晶圓級晶片尺寸封裝(FO-WLCSP)

160．．．基板

164．．．半導體晶粒

166．．．鋸道

168．．．基板邊緣

170．．．作用表面

172．．．接觸墊

174．．．絕緣層

176．．．絕緣或鈍化層

176a~c．．．絕緣層

178．．．模製區域

180．．．網狀圖案

182．．．導電層

184．．．絕緣或鈍化層

186．．．絕緣層

188‧‧‧鋸片或雷射切割工具

190‧‧‧扇出晶圓級晶片尺寸封裝(FO-WLCSP)

200‧‧‧基板

204‧‧‧半導體晶粒

206‧‧‧鋸道

208‧‧‧基板邊緣

210‧‧‧作用表面

212‧‧‧導電層

214‧‧‧絕緣或介電層

216‧‧‧絕緣或鈍化層

218‧‧‧模製區域

222‧‧‧導電層

224‧‧‧絕緣或鈍化層

226‧‧‧圓球或凸塊

228‧‧‧鋸片或雷射切割工具

230‧‧‧扇出晶圓級晶片尺寸封裝(FO-WLCSP)

圖1a~1b示範傳統的半導體晶圓，其於鋸道或晶圓邊緣上沒有鈍化；

圖2示範PCB，其具有安裝於其表面之不同種類的封裝；

圖3a~3c示範安裝於PCB之代表性半導體封裝的進一步細節；

圖4a~4h示範形成絕緣層於鋸道上和於基板邊緣周圍的過程；

圖5示範FO-WLCSP，其具有絕緣層形成於鋸道上和於基板邊緣周圍；

圖6a~6d示範呈網狀圖案的絕緣層，其位於鋸道上和於基板邊緣周圍；以及

圖7a~7c示範絕緣層，其完全位於鋸道上和於基板邊緣周圍。

124．．．半導體晶粒

126．．．接觸墊

128．．．作用表面

130．．．絕緣層

132．．．膠封物或模製化合物

136a~c．．．絕緣層

142．．．重分布層

144．．．絕緣層

146．．．凸塊

150．．．扇出晶圓級晶片尺寸封裝(FO-WLCSP)

Claims (13)

1. 一種製造半導體裝置的方法，其包括：提供半導體晶粒；沉積膠封物於該半導體晶粒上，其中第一部分的該膠封物係指定為該半導體晶粒之間的鋸道；形成第一絕緣層於該半導體晶粒之上和該鋸道上；形成開口於該鋸道上的該第一絕緣層中而保留一部分之該第一絕緣層於該鋸道之上；形成導電層於該半導體晶粒上和該第一絕緣層之上；形成第二絕緣層於該導電層和該第一絕緣層之上，該鋸道沒有該導電層和該第二絕緣層；以及在形成該開口之後，經由該第一絕緣層和該鋸道而將該膠封物單一化。
2. 如申請專利範圍第1項的方法，其中第二部分的該膠封物係指定為在該膠封物周邊周圍的基板邊緣。
3. 如申請專利範圍第2項的方法，其進一步包括形成槽道於沿著該基板邊緣的該第一絕緣層中。
4. 如申請專利範圍第2項的方法，其進一步包括形成呈網狀圖案的該第一絕緣層以覆蓋該鋸道和該基板邊緣。
5. 如申請專利範圍第1項的方法，其進一步包括形成槽道於在該鋸道的相對側上的該第一絕緣層中。
6. 一種製造半導體裝置的方法，其包括：提供多個半導體晶粒；沉積膠封物於該半導體晶粒之上，其中第一部分的該 膠封物係指定為該半導體晶粒之間的鋸道；形成絕緣層於該半導體晶粒之上和第一部分之該鋸道上而讓第二部分之該鋸道沒有該絕緣層；形成重分布層(RDL)於該絕緣層之上；以及經由該絕緣層和該鋸道而將該膠封物單一化。
7. 如申請專利範圍第6項的方法，其中第二部分的該膠封物係指定為在該膠封物周邊周圍的基板邊緣。
8. 如申請專利範圍第7項的方法，其進一步包括形成槽道於沿著該基板邊緣的該絕緣層中。
9. 如申請專利範圍第7項的方法，其進一步包括形成呈網狀圖案的該絕緣層以覆蓋該鋸道和該基板邊緣。
10. 一種半導體裝置，其包括：多個半導體晶粒；膠封物，其沉積於該半導體晶粒之上，其中部分的該膠封物係指定為該半導體晶粒之間的鋸道；第一絕緣層，其形成於該半導體晶粒之上和第一部分之該鋸道上，第二部分之該鋸道則沒有該第一絕緣層；第一導電層，其形成於該第一絕緣層之上；以及第二絕緣層，其形成於該第一導電層和該第一絕緣層之上，其中該膠封物經由該第一絕緣層和該鋸道而單一化，該鋸道沒有該第一導電層和該第二絕緣層。
11. 如申請專利範圍第10項的半導體裝置，其中該第一絕緣層覆蓋整個該鋸道和該半導體晶粒周圍的模製區域。
12. 如申請專利範圍第10項的半導體裝置，其進一步包 括槽道，其形成於在該鋸道的相對側上的該第一絕緣層中。
13. 如申請專利範圍第10項的半導體裝置，其中該第一絕緣層形成網狀圖案以覆蓋該鋸道。