TWI569313B

TWI569313B - 半導體裝置之製造方法

Info

Publication number: TWI569313B
Application number: TW103115918A
Authority: TW
Inventors: 紀志堅; 黃鴻儀; 童思頻; 謝靜華
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2013-09-09
Filing date: 2014-05-05
Publication date: 2017-02-01
Also published as: US9576892B2; US10103099B2; US20150069620A1; US20170162502A1; TW201511101A

Description

半導體裝置之製造方法

本揭露係有關於半導體技術，且特別係有關於內連線之半導體技術。

半導體裝置被使用於各種電子應用中，例如個人電腦、手機、數位相機、及其它電子裝置。半導體裝置之製造通常為依序沉積絕緣層或介電層、導電層、及半導體層於半導體基板上，以微影製程圖案化各材料層並於其上形成電路元件。

由於半導體裝置中的最小元件尺寸的不斷縮小，各種電子元件(例如電晶體、二極體、電阻、電容等等)之整合密度不斷的改進，且使得單位面積上可整合之元件數量增加。

例如為金屬或半導體之導電材料被使用於半導體裝置中以形成積體電路之電連接。多年來，鋁被用作導電金屬材料以形成電連接，而二氧化矽被用作絕緣體。然而，當裝置的體積不斷縮小時，導體跟絕緣體的材料亦隨之改變以增進裝置的性能。

本揭露提供一種半導體裝置之製造方法，包括：形成第一導電元件於基板上；形成介電層於第一導電元件上；形成開口穿過介電層至第一導電元件；選擇性(selectively)形成第一蓋層於開口中的第一導電元件上；及形成第二導電元件於第一蓋層上。

本揭露更提供一種半導體裝置之製造方法，包括：形成第一介電層於基板上；形成導線於第一介電層中；形成蝕刻停止層於導線及第一介電層上；形成第二介電層於蝕刻停止層上；形成開口穿過第二介電層及蝕刻停止層至導線；修復(repairing)開口中的導線；及形成導孔於開口中，且導孔係設於經修復之導線上。

本揭露又提供一種半導體裝置，包括：導線，設於基板上；蓋層，設於導線之頂面，蓋層具有底面低於導線之頂面；第一介電層，設於蓋層上；及導孔，接觸蓋層之頂面，導孔嵌入第一介電層中。

為讓本揭露之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

100‧‧‧半導體裝置

102‧‧‧基板

104‧‧‧主動及被動元件

106‧‧‧介電層

106A‧‧‧頂面

108‧‧‧阻障層

108A‧‧‧頂面

109‧‧‧襯層

110‧‧‧導電元件

110A‧‧‧頂面

112‧‧‧蓋層

112A‧‧‧頂面

114‧‧‧蝕刻停止層

116‧‧‧介電層

116A‧‧‧頂面

120‧‧‧開口

120A‧‧‧上部

120B‧‧‧下部

122‧‧‧蓋層

122A‧‧‧頂面

124‧‧‧阻障層

124A‧‧‧頂面

125‧‧‧襯層

126‧‧‧導孔

126A‧‧‧頂面

200‧‧‧半導體裝置

M_N‧‧‧金屬層

第1-6圖係本揭露實施例之半導體裝置在其製造方法中各階段的剖面圖；第7圖係本揭露第1-6圖所示之實施例之半導體裝置的製造方法之流程圖；及第8圖係本揭露實施例之半導體裝置的剖面圖。

以下針對本揭露之半導體裝置作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本揭露。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

本文中所述之「一實施例」表示該實施例所描述之特定之元件、結構或特徵係包含於至少一個實施例中。因此，在本說明書不同處所述之「一實施例」並不必然為描述同一實施例。此外，特定之元件、結構或特徵可藉由任何適合之方式組合於一或多個實施例中。應瞭解的是，以下之圖示僅用於闡明本揭露，其並非以實際比例繪製。

本揭露之實施例係以特定範例描述，亦即，以一選擇性(selective)修復蓋層及導電層之方法描述。然而，本揭露亦可在其它實施例中應用於其它可藉由選擇性修復步驟受益之膜層或結構。

第1-6圖係本揭露實施例之半導體裝置在其製造方法中各階段的剖面圖，而第7圖係本揭露第1-6圖所示之實施例之半導體裝置的製造方法之流程圖。

參見第1圖，該圖顯示本揭露實施例之在製造過程中的半導體裝置100。半導體裝置100包括基板102、主動及被動元件104、介電層106、阻障層108及導電元件110。基板102 可由例如為矽、鍺、鑽石或其它相似的材料的半導體材料形成。或者，亦可使用化合物材料，例如矽化鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化鍺矽、磷砷化鎵、磷銦化鎵、上述之組合或其它相似之材料。此外，基板102可為絕緣層上覆矽基板。通常，絕緣層上覆矽基板包括一半導體材料層，例如為磊晶矽、鍺、矽化鍺、絕緣層上覆矽、絕緣層上覆矽鍺、或上述之組合。基板102可以P型摻質摻雜，例如以硼、鋁、鎵或其它相似之摻質摻雜。或者，基板102亦可以N型摻質摻雜，如本領域中具有通常知識者所熟知。

基板102可包含主動及被動裝置104。如本領域中具有通常知識者所熟知，各種裝置(例如電晶體、電容、電阻、上述之組合、或其它相似之裝置)可用以達到半導體裝置100之結構及功能的設計需求。主動及被動裝置104可藉由任何適合之方法形成。由於部分之基板102已足以描述本揭露，故圖示中僅繪示部分之基板102。

介電層106形成於基板102上(步驟302)。介電層106可為氧化矽、硼磷矽玻璃(borophosphosilicate glass，BPSG)、未摻雜矽玻璃(undoped silicate glass，USG)、氟摻雜矽玻璃(fluorinated silicate glass，FSG)、例如為碳摻雜氧化物的低介電常數介電材料、例如為多孔碳摻雜二氧化矽(porous carbon doped silicon dioxide)的超低介電常數介電材料、例如為聚醯亞胺(Polyimide)之聚合物、其它相似的材料、或上述之組合。此低介電常數介電材料之k值可低於3.9。介電層106可藉由化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈介電質 (spin-on-dielectric，SOD)步驟、其它相似的步驟、或上述之組合沈積。在一實施例中，介電層106直接形成於基板102之頂面。在其它實施例中，介電層106形成於中間層(intermediate layer)上及/或基板102上之結構(未繪示)上。在一些實施例中，介電層106為層間介電層。

第1圖顯示導電元件110形成於介電層106中(步驟304)。在一些實施例中，阻障層108及導電元件110形成於介電層106中的凹口(未繪示)中。此凹口可藉由適合之微影技術及蝕刻技術形成。此蝕刻技術例如可為非等向性乾蝕刻。

阻障層108可阻擋後續形成之導電元件110擴散進入鄰近的介電材料，例如擴散進入介電層106。阻障層108可為鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鈷、氧化鈷、氮化鈷、鎳、氧化鎳、氮化矽、碳化矽、氧摻雜碳化矽、氮摻雜碳化矽、氮化矽、氧化鋁、氮化鋁、氮氧化鋁、例如為聚醯亞胺(polyimide)、聚苯並噁唑(polybenzoxazole，PBO)、其它相似之聚合物、或上述之組合之聚合物。阻障層108可藉由化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、旋轉塗佈介電質(spin-on-dielectric，SOD)步驟、其它相似的步驟、或上述之組合形成。在一些實施例中，可不形成阻障層108。

於阻障層108形成於凹口中之後，於凹口中形成導電元件110於阻障層108上。在一實施例中，導電元件110為導線且於後文中被稱作導線110。導線110可為金屬層M_N的一部分。導線110可設於基板102上之第一金屬層(M₁)，或可設於基板102上之任何一層金屬層(例如M₅、M₁₀、M₁₀₀)。導線110可為銅、鋁、其它相似的金屬、或上述之組合。導線110可藉由沈積步驟形成，此沈積步驟例如可為電化學電鍍、化學氣相沉積、物理氣相沉積、其它相似之步驟、或上述之組合。在一些實施例中，導線110可形成於一晶種層(未繪示)上，此晶種層例如可為鈦銅合金(titanium copper alloy)。在一實施例中，導線110之厚度可為約100Å至約3000Å。

在一些實施例中，可進行化學機械研磨步驟或蝕刻步驟以平坦化導線110。在這些實施例中，導線110具有頂面110A，此頂面110A與介電層106之頂面106A及阻障層108之頂面108A實質上共平面(substantially coplanar)。雖然第1圖繪示兩個導線110，然而根據所需之導線110數量，導線110的數量可為更多或更少。

第2圖繪示選擇性(optional)形成蓋層112於導線110上(步驟306)。設於導線110與阻障層108上之蓋層112可增進導線110與阻障層108之電遷移(electromigration)特性。在一些實施例中，蓋層112之厚度可為約5Å至約50Å。蓋層112可藉由沉積步驟形成，此沉積步驟可包括低壓化學氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、電漿輔助原子層沉積、物理氣相沉積、濺鍍法、其它相似的步驟、或上述之組合形成。在一實施例中，蓋層112之頂面112A實質上高於導線110的頂面110A。

蓋層112例如可為一含金屬之膜層。在一些實施例中，蓋層112包括鈷、銅、鎢、鋁、錳、釕、其它類似之金屬、、上述之組合、或上述之合金。在一些實施例中，蓋層112係選擇性(selectively)形成於導線110與阻障層108上。在其它實施例中，整體地(entirely)形成蓋層112於半導體裝置100上，接著進行一圖案化步驟以移除介電層106上之部分蓋層112，且留下另一部分之蓋層112於導線110與阻障層108上。在一些實施例中，可不形成蓋層112。

第3圖繪示形成蝕刻停止層114及介電層116於導線110及蓋層112(若有的話)上(步驟308)。蝕刻停止層114係作為後續形成導電元件126至導線110之步驟中的蝕刻停止層(參見第4-6圖)。蝕刻停止層114可由一或多個適合之介電材料形成，例如氧化矽，碳化矽，氧摻雜碳化矽，氮摻雜碳化矽，氮化矽，氧化鋁，氮化鋁，氮氧化鋁、上述之組合、或其它相似之材料。蝕刻停止層114可藉由例如為化學氣相沉積、旋轉塗佈介電質(spin-on-dielectric，SOD)步驟沈積。其它任何適合之步驟亦可用於形成蝕刻停止層114。

介電層116形成於蝕刻停止層114上。介電層116可為氧化矽、硼磷矽玻璃(borophosphosilicate glass，BPSG)、未摻雜矽玻璃(undoped silicate glass，USG)、氟摻雜矽玻璃(fluorinated silicate glass，FSG)、例如為碳摻雜氧化物的低介電常數介電材料、例如為多孔碳摻雜二氧化矽(porous carbon doped silicon dioxide)的超低介電常數介電材料、例如為聚醯亞胺(Polyimide)之聚合物、其它相似的材料、或上述之組合。此低介電常數介電材料之k值可低於3.9。介電層116可藉由化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈介電質 (spin-on-dielectric，SOD)步驟、其它相似的步驟、或上述之組合沈積。在一些實施例中，介電層106為層間介電層。

第4圖繪示形成開口120穿過介電層116至導線110(步驟310)。開口120穿過介電層116及蝕刻停止層114以露出部分蓋層112(若有的話)及/或導線110。開口120可將導線110與後續形成之導電元件126(參見第6圖)電性及物理耦合(electrical and physical coupling)。如第4圖所示，開口120包括上部120A(位於導線110之頂面110A之上)及下部120B(位於導線110之頂面110A之下)。開口120可藉由適合之微影罩幕及蝕刻步驟形成。亦可使用其它任何適合之步驟以露出部分蓋層112(若有的話)及/或導線110。

在一些實施例中，上部120A為開口120所需之部分(desired portion)，而下部120B為開口120不需要(undesired)及/或損害之部分。例如，在一些實施例中，會希望蓋層112保留在導線110上，使蓋層112可增進導線110與後續形成之導電元件126之黏合(adhesion)與電遷移特性(electromigration characteristics)。然而，在一些實施例中，用以形成開口120的蝕刻步驟會移除部分蓋層112，且此步驟亦移除部分導線110及阻障層108。在這些實施例中，導線110之部分頂面110A被露出。在一些實施例中，於形成開口120後，由於形成開口120時所造成的傷害，導線110之頂面110A為非平面(non-planar)。

第5圖繪示形成蓋層122以修復(repair)在形成開口120之步驟中被移除及/或損害(damage)之蓋層112(若有的話)、導線110及阻障層108(步驟312)。在一些實施例中，蓋層 122填入開口120之下部120B，且蓋層122具有側壁鄰接(adjoin)蝕刻停止層114之側壁。在一實施例中，蓋層122具有非平面之底面，此底面之一部分低於導線110之頂面110A。在一些實施例中，蓋層122之厚度小於1000埃。在一實施例中，蓋層122之厚度為約10埃至約100埃。蓋層122可藉由選擇性(selective)沉積步驟形成，此沉積步驟可包括電漿輔助化學氣相沉積、電漿輔助原子層沉積、低壓化學氣相沉積、化學氣相沉積、物理氣相沉積、濺鍍法、其它相似的步驟、或上述之組合形成。在一具有蓋層112之實施例中，蓋層122之頂面122A與蓋層112之頂面112A實質上共平面(substantially coplanar)。在其它具有蓋層112之實施例中，蓋層122之頂面122A低於或高於蓋層112之頂面112A。

蓋層122例如可為一含金屬之膜層。在一些實施例中，蓋層122包括鈷、銅、鎢、鋁、錳、釕、其它類似之金屬、、上述之組合、或上述之合金。在一些實施例中，蓋層122係選擇性(selectively)形成於導線110、阻障層108及/或蓋層112上。且由於不同膜層間之材料特性，蓋層122不形成於介電層116及蝕刻停止層114上。例如，已發現以含有二羰基環戊二烯鈷(cyclopentadienylcobalt dicarbonyl，CpCo(CO)₂)之氣體形成鈷層於於銅表面上需要約20千卡/莫耳(kcal/mol)之活化能以使反應可發生於銅表面上，而以含有二羰基環戊二烯鈷(cyclopentadienylcobalt dicarbonyl，CpCo(CO)₂)之氣體形成鈷層於於介電層(例如為氧化矽)表面上需要約100千卡/莫耳(kcal/mol)之活化能以使反應可發生於介電層表面上。因此，鈷層在銅表面上之反應速率(沈積速率)大於在介電層表面上之反應速率(沈積速率)。在一實施例中，蓋層112係以與蓋層122類似之選擇性(selective)沈積步驟形成。在一些實施例中，蓋層122與蓋層112之材料組成相同。在其它實施例中，蓋層122與蓋層112之材料組成不同。

第6圖繪示形成導電元件126於開口120中(步驟314)。阻障層124形成於開口120中且設於蓋層122上。阻障層124可阻擋後續形成之導電元件126擴散進入鄰近的介電材料，例如擴散進入介電層116。阻障層124可為鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鈷、氧化鈷、氮化鈷、鎳、氧化鎳、氮化矽、碳化矽、氧摻雜碳化矽、氮摻雜碳化矽、氮化矽、氧化鋁、氮化鋁、氮氧化鋁、例如為聚醯亞胺(polyimide)、聚苯並噁唑(polybenzoxazole，PBO)、其它相似之聚合物、或上述之組合之聚合物。阻障層124可藉由化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、旋轉塗佈介電質(spin-on-dielectric，SOD)步驟、其它相似的步驟、或上述之組合形成。在一些實施例中，可不形成阻障層124。

於形成阻障層124於開口120中後，形成導電元件126於開口120中且設於阻障層124上。在一實施例中，導電元件126為位於導線110與上方膜層中的導電元件之間的導孔，且於後文中將稱作導孔126。導孔126可為銅、鋁、其它相似的金屬、或上述之組合。導孔126可藉由沈積步驟形成，此沈積步驟例如可為電化學電鍍、化學氣相沉積、物理氣相沉積、其它相似之步驟、或上述之組合。在一些實施例中，導孔126可形成於一晶種層(未繪示)上，此晶種層例如可為鈦銅合金(titanium copper alloy)。

在一些實施例中，可進行化學機械研磨步驟或蝕刻步驟以平坦化導孔126。在這些實施例中，導孔126具有頂面126A，此頂面126A與介電層116之頂面116A及阻障層124之頂面124A實質上共平面(substantially coplanar)。雖然第6圖僅繪示一個導孔126耦接(coupled to)至一個導線110，然而亦可形成另一導孔126耦接至另一個導線110。或者，根據所需之導孔126數量，可形成一個以上之導孔126耦接至一個導線110。

第8圖繪示本揭露實施例之半導體裝置200。半導體裝置200與半導體裝置100相似，其差別在於半導體裝置200之導線包括一選擇性(optional)形成之襯層109於阻障層108與導線110之間，且半導體裝置200之導孔126包括一選擇性(optional)形成之襯層125於阻障層124與導孔126之間。此實施例與前述實施例相似之部分將不再此重複描述。

選擇性(optional)形成之襯層109與125可分別增進導電元件110、126與阻障層108、124之間的黏合(adhesion)。襯層109與125可為鈷、鈦、鉭、鎢、其它相似之材料、或上述之組合。襯層109與125可藉由化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、旋轉塗佈介電質、其它相似之步驟、或上述之組合形成。

藉由形成蓋層122於開口120中，可修復在形成開口120的步驟中所造成的損害。用以形成開口120之蝕刻步驟可部分移除或完全移除蓋層112(若有的話)。此蝕刻步驟亦可部分移除導線110及阻障層108。蓋層122修復此損害且使導線110與上方導孔126的阻障層124之間具有更佳的黏合。此外，蓋層122可填入任何形成於導線110及/或阻障層108中的凹口或裂縫(crevice)，並可增加半導體裝置之製程可靠度。蓋層122可藉由選擇性(selective)步驟形成，此蓋層122可僅形成於導線110、阻障層108及蓋層112上，且不形成於介電層116、106或蝕刻停止層114上。此外，由於此修復步驟為一選擇性(selective)步驟，故其不需要額外之罩幕或蝕刻步驟。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。