[go: up one dir, main page]

TWI569269B - 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法 - Google Patents

寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法 Download PDF

Info

Publication number
TWI569269B
TWI569269B TW104114149A TW104114149A TWI569269B TW I569269 B TWI569269 B TW I569269B TW 104114149 A TW104114149 A TW 104114149A TW 104114149 A TW104114149 A TW 104114149A TW I569269 B TWI569269 B TW I569269B
Authority
TW
Taiwan
Prior art keywords
resistive memory
transistor
voltage
writing
verifying
Prior art date
Application number
TW104114149A
Other languages
English (en)
Other versions
TW201631582A (zh
Inventor
科穎 黃
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201631582A publication Critical patent/TW201631582A/zh
Application granted granted Critical
Publication of TWI569269B publication Critical patent/TWI569269B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M25/00—Catheters; Hollow probes
    • A61M25/01—Introducing, guiding, advancing, emplacing or holding catheters
    • A61M25/0105—Steering means as part of the catheter or advancing means; Markers for positioning
    • A61M25/0133—Tip steering devices
    • A61M25/0136—Handles therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00—Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/95—Instruments specially adapted for placement or removal of stents or stent-grafts
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00—Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/95—Instruments specially adapted for placement or removal of stents or stent-grafts
    • A61F2/9517—Instruments specially adapted for placement or removal of stents or stent-grafts handle assemblies therefor
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00—Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/95—Instruments specially adapted for placement or removal of stents or stent-grafts
    • A61F2/9522—Means for mounting a stent or stent-graft onto or into a placement instrument
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M25/00—Catheters; Hollow probes
    • A61M25/01—Introducing, guiding, advancing, emplacing or holding catheters
    • A61M25/0105—Steering means as part of the catheter or advancing means; Markers for positioning
    • A61M25/0133—Tip steering devices
    • A61M25/0147—Tip steering devices with movable mechanical means, e.g. pull wires
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M25/00—Catheters; Hollow probes
    • A61M25/01—Introducing, guiding, advancing, emplacing or holding catheters
    • A61M25/06—Body-piercing guide needles or the like
    • A61M25/0662—Guide tubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • Heart & Thoracic Surgery (AREA)
  • General Health & Medical Sciences (AREA)
  • Transplantation (AREA)
  • Vascular Medicine (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Cardiology (AREA)
  • Biophysics (AREA)
  • Pulmonology (AREA)
  • Anesthesiology (AREA)
  • Hematology (AREA)
  • Mechanical Engineering (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法
本發明有關於一種用於驗證電阻性記憶體的方法以及一種用於電阻性記憶體的驗證電路，且特別是有關於一種用於通過使用位元線電壓寫入和驗證電阻性記憶體的方法，且位元線電壓在寫入和驗證期間連續地增加或減小。
基於對下一代非揮發性記憶體的需求，已開發出一類電阻性隨機存取記憶體(resistive random access memory，RRAM)。為了獲得具有更好均一性的RRAM，對RRAM進行的具有良好性能的驗證操作是有必要的。
圖1說明常規技術領域中用於設定RRAM的波形曲線。在寫入和驗證期間TV，啟用字線信號WL(拉到高電壓準位)，且在RRAM的選擇電阻性記憶體單元的位元線上施加位元線電壓VVER，且在寫入和驗證期間TV將位元線電壓VVER的電壓準位保持為恒定電壓準位。在常規技術領域中，在寫入和驗證期間TV 檢測位元線電流CBL。通過比較位元線電流CBL與目標位元線電流，可確定RRAM的寫入操作結束抑或未結束。如果位元線電流CBL未達到目標位元線電流，則所述選擇電阻性記憶體單元應再一次被設定。如果位元線電流CBL達到目標位元線電流，則對選擇電阻性記憶體單元的寫入操作(設定操作)完成。即，當位元線電壓VVER未經良好界定時，寫入驗證期間TV的循還次數難以進行控制。另外，由於位元線電壓VVER的偏壓電壓恒定且電阻在寫入操作期間發生變化，因此寫入操作的時間可過大。針對RRAM的寫入操作的性能被降低。
本發明是針對一種用於寫入和驗證電阻性記憶體的方法，以及一種可有效地設定及/或重置電阻性記憶體單元的寫入和驗證電路。
本發明提供一種用於驗證電阻性記憶體的方法，所述方法包含：在寫入和驗證期間啟用對應於所述電阻性記憶體的至少一個選擇電阻性記憶體單元的至少一個字線信號；提供位元線電壓到所述選擇電阻性記憶體單元，其中所述位元線電壓在所述寫入和驗證期間自第一電壓準位到第二電壓準位連續地增加或減小；以及測量通過所述位元線的檢測電流，和根據所述檢測電流及參考電流確定所述寫入和驗證期間的結束時間點。
本發明提供一種用於電阻性記憶體的寫入和驗證電路。 所述寫入和驗證電路包含電流產生器及至少一個電流檢測器。電流產生器根據位元線電壓產生參考電流，且根據參考電流產生偏壓電壓，其中位元線電壓在寫入和驗證期間自第一電壓準位到第二電壓準位連續地增加或減小。電流檢測器耦合到參考電流產生器，及電阻性記憶體的選擇電阻性記憶體單元的位元線。電流檢測器提供位元線電壓到選擇電阻性記憶體單元，且根據位元線上的檢測電流產生檢測電壓。
基於上述，在本發明中，當驗證電阻性記憶體單元時，在寫入和驗證期間自第一電壓準位到第二電壓準位連續地增加或減小的位元線電壓被提供到選擇電阻性記憶體單元。此外，通過測量寫入和驗證期間通過位元線的檢測電流，寫入和驗證期間的結束時間點可被確定，且寫入和驗證操作可更精確且有效率地結束。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
S210~S230‧‧‧寫入並驗證RRAM的步驟
400、500、600‧‧‧寫入和驗證電路
401‧‧‧Y路徑電路
402‧‧‧選擇電阻性記憶體單元
410‧‧‧電流產生器
411‧‧‧虛設Y路徑電路
420‧‧‧電流檢測器
501~503‧‧‧電阻性記憶體單元
601‧‧‧Y路徑電路
602‧‧‧選擇電阻性記憶體單元
610‧‧‧電流產生器
611‧‧‧虛設Y路徑電路
620‧‧‧電流檢測器
701到703‧‧‧電阻性記憶體單元
S210~S230‧‧‧步驟
CBL‧‧‧位元線電流
CBL1‧‧‧檢測電流
CBL2‧‧‧檢測電流
CMP、 CMP1‧‧‧比較器
CREF、CREF1、CREF2‧‧‧參考電流
D1‧‧‧二極體
EN‧‧‧啟用信號
DETO‧‧‧檢測輸出信號
ENb‧‧‧啟用信號
NM1~NW5、PM1~PM3、T1、T2‧‧‧電晶體
R1~R2‧‧‧電阻器
REFR‧‧‧參考電阻器
TF1~TF2‧‧‧時間點
TR、TS、TV‧‧‧寫入和驗證期間
VB‧‧‧偏壓電壓
VDET‧‧‧檢測電壓
VSL‧‧‧源極線電壓
VVER、VVER1、VVER2‧‧‧位元線電壓
WL‧‧‧字線信號
圖1說明常規技術領域中用於設定RRAM的波形曲線。
圖2為根據本申請案的實施例的一種用於寫入並驗證RRAM的方法的流程圖。
圖3A說明根據本申請案的實施例的對RRAM進行的設定操作的波形曲線。
圖3B說明根據本申請案的實施例的對RRAM進行的重置操作的波形曲線。
圖4到7說明根據本申請案的實施例的多個寫入和驗證電路的示意圖。
圖2揭示用於寫入並驗證RRAM的方法可用於設定、重置或形成RRAM的一或多個選擇電阻性記憶體單元，且選擇電阻性記憶體單元可被同時驗證。在步驟S210中，在寫入和驗證期間啟用至少一個字線信號，且至少一個字線信號對應於RRAM的至少一個選擇電阻性記憶體單元。在步驟S220中，在寫入及驗證期間，將位元線電壓提供給選擇電阻性記憶體單元的位元線從而同時進行寫入和驗證操作。此處請注意，寫入和驗證操作可為對RRAM進行的設定操作、重置操作或者形成操作。此外，在寫入和驗證期間，位元線電壓的電壓準位自第一電壓準位到第二電壓準位連續地增加或減小。
舉例來說，當對選擇電阻性記憶體單元實行設定操作時，位元線電壓的電壓準位在寫入和驗證期間自第一電壓準位連續地增加到第二電壓準位，且第一電壓準位小於第二電壓準位。另一方面，當對選擇電阻性記憶體單元實行重置操作時，位元線電壓的電壓準位在寫入和驗證期間自第一電壓準位連續地減小到第二電壓準位，且第一電壓準位大於第二電壓準位。步驟S230中， 在寫入和驗證期間，測量通過選擇電阻性記憶體單元的位元線的檢測電流。檢測電流可用以與參考電流比較，從而確定寫入和驗證期間的結束時間點。具體來說，根據位元線電壓產生參考電流，且將檢測電流用以與參考電流進行比較。當檢測電流的電流準位達到參考電流的電流準位時，可確定寫入和驗證期間的結束時間點，且可結束寫入和驗證操作。舉例來說，當對選擇電阻性記憶體單元實行設定操作時，源極線電壓施加於選擇電阻性記憶體的源極線上，且源極線電壓的電壓準位可等於第一電壓準位(低於第二電壓準位)。在寫入和驗證期間，位元線電壓自第一電壓準位增加到第二電壓準位，且參考電流根據位元線電壓的增加而增加。並且，由於施加於位元線上的位元線電壓不斷增加，因此選擇電阻性記憶體單元的位元線上的電流(檢測電流)相應地增加。當檢測電流的電流準位不小於參考電流的電流準位時，意謂結束寫入和驗證操作，且可確定寫入和驗證期間的結束時間點。
對於另一實例，當對選擇電阻性記憶體單元實行重置操作時，源極線電壓施加於選擇電阻性記憶體的源極線上，且源極線電壓的電壓準位可等於第一電壓準位(高於第二電壓準位)。在寫入和驗證期間，位元線電壓自第一電壓準位減小到第二電壓準位，且參考電流根據位元線電壓的增加而減小。並且，由於施加於位元線上的位元線電壓不斷減小，因此選擇電阻性記憶體單元的位元線上的電流(檢測電流)的絕對值相應地增加，其中位元線上的電流的值為負值。當檢測電流的電流準位小於參考電流的 電流準位時，意謂結束寫入和驗證操作，且可確定寫入和驗證期間的結束時間點。
圖3A中，在寫入和驗證期間TS啟用字線信號WL(拉到高電壓準位)。位元線電壓VVER1的電壓準位在寫入和驗證期間TS連續地增加。此外，參考電流CREF根據位元線電壓VVER1的變化而在寫入和驗證期間TS增加。檢測電流CBL1根據位元線電壓VVER1的增加而增加，且檢測電流CBL1的上升斜率大於參考電流CREF1的上升斜率。在時間點TF1處，檢測電流CBL1的電流準位達到參考電流CREF1的電流準位，且時間點TF1可為寫入和驗證期間TS的結束時間點。
圖3B中，在寫入和驗證期間TR啟用字線信號WL(拉到高電壓準位)。位元線電壓VVER2的電壓準位在寫入和驗證期間TR連續地減小。此外，參考電流CREF2根據位元線電壓VVER2的變化而在寫入和驗證期間TR減小。在時間點TF2處，檢測電流CBL2的電流準位達到參考電流CREF2的電流準位，且時間點TF2可為寫入和驗證期間TR的結束時間點。
圖3A中，針對設定操作的參考電流CREF1在寫入和驗證期間TS可線性地增加。圖3B中，針對重置操作的參考電流CREF2的絕對值在寫入和驗證期間TR可非線性地增加。
圖4說明寫入和驗證電路400經調適用於電阻性記憶體，且用於設定並驗證RRAM。寫入和驗證電路400包含電流產生器410及電流檢測器420。電流產生器410根據位元線電壓 VVER產生參考電流CREF，且根據所述參考電流CREF產生偏壓電壓VB，其中位元線電壓VVER在驗證期間自第一電壓準位連續地增加到第二電壓準位。電流檢測器420耦合到電流產生器410以及選擇電阻性記憶體單元402的位元線，且電流檢測器420提供位元線電壓VVER到選擇電阻性記憶體單元402並根據位元線上的檢測電流CBL產生檢測電壓VDET。具體來說，電流產生器410包含電晶體PM1、虛設Y路徑電路411、參考電阻器REFR以及由電晶體NM1及NM2形成的開關。電晶體PM1的第一端接收位元線電壓VVER，且電晶體PM1的第二端耦合到電晶體PM1的控制端。虛設Y路徑電路411耦合在電晶體PM1的第二端與參考電阻REFR之間。參考電阻REFR、電晶體NM1及NM2串聯地耦合在虛設Y路徑電路411與源極線電壓VSL之間。電晶體NM1及NM2分別由字線信號WL及啟用信號EN控制。
在寫入和驗證期間，電晶體PM1在電晶體NM1及NM2接通時接收位元線電壓VVER，且根據位元線電壓VVER產生參考電流CREF。對應地，電晶體PM1根據參考電流CREF產生偏壓電壓VB。參考電流CREF的電流準位可根據位元線電壓VVER的電壓準位以及參考電阻器REFR的電阻來確定。在此實施例中，參考電流CREF的電流準位=(VVER-Vth)/REFR，其中Vth為電晶體PM1的閾值電壓。虛設Y路徑電路411的電路結構可與對應於選擇電阻性記憶體單元402的Y路徑電路401相同。另外，在寫入和驗證期間啟用了啟用信號EN(拉到高準位)。電流檢測器420 包含電晶體PM3、比較器CMP，以及由電晶體PM2及NM3形成的開關。電晶體PM2、PM3及NM3串聯地耦合於位元線電壓VVER與Y路徑電路401之間。電晶體PM2及NM3由檢測輸出信號DETO控制，從而接通或切斷，且電晶體PM2及NM3的接通或切斷狀態為互補的。電晶體PM3由偏壓電壓VB控制，且電晶體PM2及PM3在寫入和驗證期間形成路徑從而在電晶體PM2接通時將位元線電壓VVER輸送到對應於電阻性記憶體單元402的Y路徑電路401。在寫入和驗證期間，可檢測電阻性記憶體單元402的位元線上的檢測電流CBL，且可獲得電晶體PM3與NM3耦合在一起所在的端上的檢測電壓VDET。比較器CMP1接收偏壓電壓VB及檢測電壓VDET，且比較偏壓電壓VB與電壓VDET以產生檢測輸出信號DETO。當檢測電流CBL達到參考電流CREF時，檢測電壓VDET的電壓準位達到偏壓電壓VB的電壓準位，可獲得寫入和驗證期間的結束時間點，且檢測輸出信號DETO針對電晶體PM2的切斷而變化從而結束寫入和驗證操作。某實施例中，啟用信號EN可與檢測輸出信號DETO相聯繫。另一方面，電阻性記憶體呼叫402包含電阻器R1及電晶體T1。電阻性記憶體呼叫402為1T1R電阻性記憶體呼叫出於參考目的為一實例，在一些實施例中，電阻性記憶體呼叫402可由任何其它結構形成。
圖5之寫入和驗證電路500可應用至多個電阻性記憶體單元501到503。寫入和驗證電路500包含一個電流產生器410及多個電流檢測器420。電流檢測器420分別耦合到電阻性記憶體 單元501到503，從而同時寫入並驗證多個電阻性記憶體單元501到503。電阻性記憶體單元501到503可共用同一字線WL。
圖6說明寫入和驗證電路600經調適用於RRAM且用於重置RRAM。寫入和驗證電路600包含電流產生器610及電流檢測器620。電流產生器610根據位元線電壓VVER產生參考電流CREF，且根據參考電流CREF產生偏壓電壓VB，其中位元線電壓VVER在驗證期間自第一電壓準位連續地減小到第二電壓準位。電流檢測器620耦合到電流產生器610以及選擇電阻性記憶體單元602的位元線，且電流檢測器620提供位元線電壓VVER到選擇電阻性記憶體單元602並根據位元線上的檢測電流CBL產生檢測電壓VDET。具體來說，電流產生器610包含電晶體NM1、虛設Y路徑電路611、二極體D1以及由電晶體NM2及PM3形成的開關。電晶體NM1的第一端接收位元線電壓VVER，且電晶體NM1的第二耦合到比較器CMP1。虛設Y路徑電路611耦合在電晶體NM1的第二端與二極體D1之間。二極體D1、電晶體NM2及PM1串聯地耦合在虛設Y路徑電路611與源極線電壓VSL之間。電晶體NM2及PM1分別由字線信號WL及啟用信號ENb控制。其中，源極線電壓VSL是在寫入和驗證期間的起始處。二極體D1在虛設Y路徑電路611與電晶體NM2之間經反向偏壓。即，二極體D1的陽極耦合到電晶體NM2，陰極耦合到虛設Y路徑電路。在寫入和驗證期間，電晶體NM1在電晶體NM2及PM1接通時接收位元線電壓VVER，且參考電流CREF是根據位元線電壓 VVER及源極線電壓VSL產生。對應地，電晶體NM1根據參考電流CREF產生偏壓電壓VB。參考電流CREF的電流準位可根據二極體D1的電特性來確定。在此實施例中，參考電流CREF的電流準位=IS×exp(VVER/Vth)，其中Vth為二極體D1的閾值電壓，且IS為二極體D1的飽和電流，且exp為指數算符。虛設Y路徑電路611的電路結構可與對應於選擇電阻性記憶體單元602的Y路徑電路601相同。另外，在寫入和驗證期間啟用了啟用信號ENb(拉到低準位)。電流檢測器620包含電晶體NM4、比較器CMP，以及由電晶體NM3及NM5形成的開關。電晶體NM3、NM4及NM5串聯地耦合於位元線電壓VVER與Y路徑電路601之間。電晶體NM3及NM5由檢測輸出信號DETO控制，從而接通或切斷，且電晶體NM3及NM5的接通或切斷狀態為互補的。電晶體PM3由偏壓電壓VB控制，且電晶體NM3及NM4在寫入和驗證期間形成路徑從而在電晶體NM3接通時將位元線電壓VVER輸送到對應於電阻性記憶體單元602的Y路徑電路601。在寫入和驗證期間，可檢測電阻性記憶體單元602的位元線上的檢測電流CBL，且可獲得電晶體NM4及NM5耦合在一起所在的端上的檢測電壓VDET。比較器CMP1接收偏壓電壓VB及檢測電壓VDET，且比較偏壓電壓VB與檢測電壓VDET以產生檢測輸出信號DETO。當檢測電流CBL到達參考電流CREF時，電壓VDET的電壓準位到達偏壓電壓VB的電壓準位，可獲得寫入和驗證期間的結束時間點，且檢測輸出信號DETO針對電晶體NM3的切斷而變化，從而 結束寫入和驗證操作。另一方面，電阻性記憶體呼叫602包含電阻器R2以及電晶體T2。電阻性記憶體呼叫602為1T1R電阻性記憶體呼叫出於參考而為實例，且在一些實施例中電阻性記憶體呼叫602可由任何其它結構形成。
圖7之電阻性記憶體單元701到703中的每一者對應於一個電流產生器610及一個電流檢測器620。電流檢測器620分別耦合到電阻性記憶體單元701到703從而同時寫入並驗證多個電阻性記憶體單元501到503，且每一電流檢測器620耦合到對應電流產生器710。電阻性記憶體單元701到703可共用同一字線WL。
綜上所述，本發明施加到選擇電阻性記憶體單元的位元線的位元線電壓在寫入和驗證期間連續地發生變化。通過檢測位元線上的檢測電流，可有效率地獲得寫入和驗證期間的結束時間點，且可改良對RRAM進行的寫入和驗證操作的性能。
S210~S230‧‧‧寫入並驗證RRAM的步驟

Claims (12)

  1. 一種用於寫入和驗證電阻性記憶體的方法，其包括：在寫入和驗證期間啟用對應於所述電阻性記憶體的至少一個選擇電阻性記憶體單元的至少一個字線信號；提供位元線電壓到所述選擇電阻性記憶體單元，其中所述位元線電壓在所述寫入和驗證期間自第一電壓準位至第二電壓準位連續地增加或減小；以及測量通過所述選擇電阻性記憶體單元的位元線的檢測電流，和根據所述檢測電流及參考電流確定所述寫入和驗證期間的結束時間點。
  2. 如申請專利範圍第1項所述的用於寫入和驗證電阻性記憶體的方法，其中提供所述位元線電壓到所述選擇電阻性記憶體單元的所述步驟包括：如果所述第一電壓準位大於所述第二電壓準位，那麼所述位元線電壓在所述寫入和驗證期間自所述第一電壓準位連續地減小到所述第二電壓準位；如果所述第一電壓準位小於所述第二電壓準位，那麼所述位元線電壓在所述寫入和驗證期間自所述第一電壓準位連續地增加到所述第二電壓準位。
  3. 如申請專利範圍第2項所述的用於寫入和驗證電阻性記憶體的方法，其中所述參考電流非線性地減小從而重置所述選擇電阻性記憶體單元。
  4. 如申請專利範圍第2項所述的用於寫入和驗證電阻性記 憶體的方法，其中所述參考電流線性地增加從而設定所述選擇電阻性記憶體單元。
  5. 如申請專利範圍第1項所述的用於寫入和驗證電阻性記憶體的方法，其中根據所述檢測電流的電流準位及所述參考電流確定所述寫入和驗證期間的所述結束時間點的所述步驟包括：比較所述檢測電流與所述參考電流以確定所述寫入和驗證期間的所述結束時間點。
  6. 一種用於電阻性記憶體的寫入和驗證電路，其包括：電流產生器，其根據位元線電壓產生參考電流且根據所述參考電流產生偏壓電壓，其中所述位元線電壓在寫入和驗證期間自第一電壓準位到第二電壓準位連續地增加或減小；以及至少一個電流檢測器，其耦合到所述電流產生器以及所述電阻性記憶體的選擇電阻性記憶體單元的位元線，提供所述位元線電壓到所述選擇電阻性記憶體單元並根據所述位元線上的檢測電流產生檢測電壓，其中所述至少一電流檢測器通過比較所述檢測電壓及所述偏壓電壓確定所述寫入和驗證期間的結束時間點。
  7. 如申請專利範圍第6項所述的用於電阻性記憶體的寫入和驗證電路，其中所述電流產生器包括：第一電晶體，其具有第一端、第二端及控制端，其中所述第一電晶體的所述第一端接收所述位元線電壓，所述第一電晶體的所述第二端耦合到所述第一電晶體的所述控制端，且所述偏壓電 壓產生於所述第一電晶體的所述控制端上；虛設Y路徑電路，其耦合到所述第一電晶體的所述第二端；參考電阻器，其具有耦合至所述虛設Y路徑電路的第一端；第一開關，其耦合到所述參考電阻器的第二端，且由字線信號控制從而接通或切斷；以及第二開關，其耦合於所述第一開關與源極線電壓之間；且由啟用信號控制從而接通或切斷。
  8. 如申請專利範圍第7項所述的用於電阻性記憶體的寫入和驗證電路，其中所述至少一電流檢測器包括：第三開關，其具有接收所述位元線電壓的第一端，且由檢測輸出信號控制從而接通或切斷；第二電晶體，其具有第一端、第二發送及控制端，其中所述第二電晶體的所述第一端耦合到所述第三開關的第二端，所述第二電晶體的所述控制端耦合到所述第一電晶體的所述控制端，且所述第二電晶體的所述第二端耦合到對應於所述選擇電阻性記憶體單元的Y路徑電路；第四開關，其耦合於所述第二電晶體的所述第二端與所述源極線電壓之間，且由所述檢測輸出信號控制；以及比較器，其具有用於分別接收所述偏壓電壓及所述第二電晶體的所述第二端上的電壓的第一輸入端與第二輸入端，且產生所述檢測輸出信號。
  9. 如申請專利範圍第7項所述的用於電阻性記憶體的寫入 和驗證電路，其中所述參考電流是根據所述位元線電壓及所述參考電阻器的電阻產生。
  10. 如申請專利範圍第6項所述的用於電阻性記憶體的寫入和驗證電路，其中所述電流產生器包括：第一電晶體，其具有第一端、第二端及控制端，其中所述第一電晶體的所述第一端接收所述位元線電壓，所述第一電晶體的所述控制端耦合到所述至少一電流檢測器，且所述偏壓電壓產生於所述第一電晶體的所述第二端上；虛設Y路徑電路，其耦合到所述第一電晶體的所述第二端；二極體，其具有耦合到所述虛設Y路徑電路的陰極；第一開關，其耦合到所述二極體的陽極，且由字線信號控制從而接通或切斷；以及第二開關，其耦合於所述第一開關與源極線電壓之間；且由啟用信號控制從而接通或切斷。
  11. 如申請專利範圍第10項所述的用於電阻性記憶體的寫入和驗證電路，其中所述至少一電流檢測器包括：第三開關，其具有接收所述位元線電壓的第一端，且由檢測輸出信號控制從而接通或切斷；第二電晶體，其具有第一端、第二發送以及控制端，其中所述第二電晶體的所述第一端耦合到所述第三開關的第二端，所述第二電晶體的所述控制端耦合到所述第一電晶體所述控制端，且所述第二電晶體的所述第二端耦合到對應於所述選擇電阻性記憶 體單元的Y路徑電路以及所述第二電晶體的所述控制端；第四開關，其耦合於所述第二電晶體的所述第二端與所述源極線電壓之間，且由所述檢測輸出信號控制；以及比較器，其具有用於分別接收所述偏壓電壓及所述第二電晶體的所述第二端上的電壓的第一輸入端與第二輸入端，且產生所述檢測輸出信號。
  12. 如申請專利範圍第6項所述的用於電阻性記憶體的寫入和驗證電路，其中如果所述第一電壓準位大於所述第二電壓準位，那麼所述位元線電壓在所述寫入和驗證期間自所述第一電壓準位連續地減小到所述第二電壓準位，其中如果所述第一電壓準位小於所述第二電壓準位，那麼所述位元線電壓在所述寫入和驗證期間自所述第一電壓準位連續地增加到所述第二電壓準位。
TW104114149A 2015-02-17 2015-05-04 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法 TWI569269B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/623,507 US9312001B1 (en) 2015-02-17 2015-02-17 Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory

Publications (2)

Publication Number Publication Date
TW201631582A TW201631582A (zh) 2016-09-01
TWI569269B true TWI569269B (zh) 2017-02-01

Family

ID=55024889

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114149A TWI569269B (zh) 2015-02-17 2015-05-04 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法

Country Status (7)

Country Link
US (1) US9312001B1 (zh)
EP (1) EP3059736B1 (zh)
JP (1) JP6190903B2 (zh)
KR (1) KR101728121B1 (zh)
CN (1) CN106205725B (zh)
ES (1) ES2827232T3 (zh)
TW (1) TWI569269B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737465B (zh) * 2020-08-27 2021-08-21 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory
TWI600009B (zh) 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
US10998044B2 (en) * 2017-01-20 2021-05-04 Hefei Reliance Memory Limited RRAM write using a ramp control circuit
US10755779B2 (en) * 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof
US10453529B2 (en) * 2017-12-04 2019-10-22 Winbond Electronics Corp. Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof
CN110298203B (zh) * 2018-03-23 2023-06-23 华邦电子股份有限公司 金钥产生装置及方法
US10930344B2 (en) * 2018-06-01 2021-02-23 Taiwan Semiconductor Manufacturing Company Ltd. RRAM circuit and method
WO2020000231A1 (zh) * 2018-06-27 2020-01-02 江苏时代全芯存储科技股份有限公司 记忆体驱动装置
CN113129965B (zh) * 2019-12-30 2023-12-29 华邦电子股份有限公司 验证执行于存储单元上的操作的方法和电子电路
CN113628651B (zh) * 2020-05-06 2023-12-08 华邦电子股份有限公司 电阻式内存存储装置及其操作方法
TWI724895B (zh) * 2020-05-11 2021-04-11 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關編程控制方法
JP7432449B2 (ja) * 2020-06-18 2024-02-16 ルネサスエレクトロニクス株式会社 半導体装置
CN113345491B (zh) * 2021-05-26 2022-05-17 华中科技大学 一种三维相变存储器的读写电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062740A1 (en) * 2006-08-28 2008-03-13 In-Gyu Baek Methods of programming a resistive memory device
US8077497B2 (en) * 2009-07-29 2011-12-13 Sony Corporation Resistive memory device and operating method thereof
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US8599600B2 (en) * 2008-05-20 2013-12-03 Seagate Technology Llc Write verify method for resistive random access memory
US20140160831A1 (en) * 2012-12-11 2014-06-12 Sung-Yeon Lee Nonvolatile Memory Devices Using Variable Resistive Elements and Related Driving Methods Thereof
US8830724B2 (en) * 2010-10-12 2014-09-09 Samsung Electronics Co., Ltd. Methods of operating PRAMS using initial programmed resistances and PRAMS using the same
US8885428B2 (en) * 2013-02-22 2014-11-11 Sandisk 3D Llc Smart read scheme for memory array sensing
US8897058B2 (en) * 2012-08-30 2014-11-25 SK Hynix Inc. Nonvolatile memory apparatus and method for driving the same
US20140347913A1 (en) * 2011-12-23 2014-11-27 Peking University Resistive switching memory device and method for operating the same
US8917535B2 (en) * 2012-02-08 2014-12-23 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7893711B2 (en) * 2005-11-29 2011-02-22 Nec Corporation Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
KR20100035445A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US7894250B2 (en) * 2009-03-17 2011-02-22 Seagate Technology Llc Stuck-at defect condition repair for a non-volatile memory cell
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
JP5300798B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 半導体記憶装置
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
EP2641331B1 (en) * 2010-11-19 2020-06-03 Hewlett-Packard Enterprise Development LP Method and circuit for switching a memristive device
JP5598363B2 (ja) * 2011-02-15 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
CN104037322B (zh) * 2013-03-07 2017-03-01 华邦电子股份有限公司 电阻式存储器及其存储单元
FR3025648B1 (fr) * 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062740A1 (en) * 2006-08-28 2008-03-13 In-Gyu Baek Methods of programming a resistive memory device
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US8599600B2 (en) * 2008-05-20 2013-12-03 Seagate Technology Llc Write verify method for resistive random access memory
US8077497B2 (en) * 2009-07-29 2011-12-13 Sony Corporation Resistive memory device and operating method thereof
US8830724B2 (en) * 2010-10-12 2014-09-09 Samsung Electronics Co., Ltd. Methods of operating PRAMS using initial programmed resistances and PRAMS using the same
US20140347913A1 (en) * 2011-12-23 2014-11-27 Peking University Resistive switching memory device and method for operating the same
US8917535B2 (en) * 2012-02-08 2014-12-23 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
US8897058B2 (en) * 2012-08-30 2014-11-25 SK Hynix Inc. Nonvolatile memory apparatus and method for driving the same
US20140160831A1 (en) * 2012-12-11 2014-06-12 Sung-Yeon Lee Nonvolatile Memory Devices Using Variable Resistive Elements and Related Driving Methods Thereof
US8885428B2 (en) * 2013-02-22 2014-11-11 Sandisk 3D Llc Smart read scheme for memory array sensing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737465B (zh) * 2020-08-27 2021-08-21 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法

Also Published As

Publication number Publication date
TW201631582A (zh) 2016-09-01
EP3059736B1 (en) 2020-08-26
JP6190903B2 (ja) 2017-08-30
KR20160101654A (ko) 2016-08-25
ES2827232T3 (es) 2021-05-20
JP2016152060A (ja) 2016-08-22
CN106205725A (zh) 2016-12-07
KR101728121B1 (ko) 2017-05-02
EP3059736A1 (en) 2016-08-24
CN106205725B (zh) 2019-04-23
US9312001B1 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
TWI569269B (zh) 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法
US10354727B2 (en) Circuit and method for monitoring correlated electron switches
US11416416B2 (en) Random code generator with non-volatile memory
CN102067234B (zh) 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置
US9047944B2 (en) Resistance variable memory sensing
US20170092356A1 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
US9508435B1 (en) Writing method for resistive memory apparatus
US9524776B2 (en) Forming method for variable-resistance nonvolatile memory element
US20170011798A1 (en) Devices and methods for programming a resistive random-access memory
TWI608484B (zh) 電阻式記憶胞的操作方法及電阻式記憶體
US20160148681A1 (en) Parallel forming of memory cells
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
TWI595486B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
US20170140815A1 (en) Multi-level resistive memory structure
TWI579848B (zh) 記憶體寫入裝置以及方法
KR101950918B1 (ko) 저항성 메모리 및 그 메모리 셀
TW201721650A (zh) 電阻式記憶體及其記憶胞