[go: up one dir, main page]

TWI579850B - 電阻式記憶胞的寫入方法及電阻式記憶體 - Google Patents

電阻式記憶胞的寫入方法及電阻式記憶體 Download PDF

Info

Publication number
TWI579850B
TWI579850B TW105103969A TW105103969A TWI579850B TW I579850 B TWI579850 B TW I579850B TW 105103969 A TW105103969 A TW 105103969A TW 105103969 A TW105103969 A TW 105103969A TW I579850 B TWI579850 B TW I579850B
Authority
TW
Taiwan
Prior art keywords
voltage
resistive memory
memory cell
writing
source line
Prior art date
Application number
TW105103969A
Other languages
English (en)
Other versions
TW201719655A (zh
Inventor
達 陳
王炳琨
廖紹憬
廖培享
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Application granted granted Critical
Publication of TWI579850B publication Critical patent/TWI579850B/zh
Publication of TW201719655A publication Critical patent/TW201719655A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

電阻式記憶胞的寫入方法及電阻式記憶體
本發明是有關於一種電阻式記憶體技術，且特別是有關於一種電阻式記憶胞的寫入方法及使用此寫入方法的電阻式記憶體。
電阻式記憶體（Resistive random-access memory；RRAM）是一種新式的非揮發性記憶體，可利用阻態的改變來記憶或儲存數值。電阻式記憶體與邏輯製程的相容性極佳，且寫入速度快，寫入電壓較低，符合可攜式電子產品的低功耗需求。
在電阻式記憶體中，形成（forming）、設定（set）以及重置（reset）三個操作為確保電阻式記憶胞電氣特性以及資料保存力（data retention）的三個重要步驟。在進行設定/重置操作時，可能需要逐步地且多次地提升輸入電壓才能完成。然而，當使用過高的輸入電壓來進行電阻式記憶胞的設定操作或是重置操作的話，可能會使原本應為高電流狀態的電阻式記憶胞減少其電流，或是使應為低電流狀態的電阻式記憶胞增加其電流，此種現象稱為是互補切換（Complementary switching）現象（manifestation）。互補切換現象為電阻式記憶體的領域中的一種獨特現象。換句話說，輸入電壓不足可能導致設定操作或重置操作失敗，而操作電壓過大時也會產生相同的結果。因此，如何在進行設定操作以及重置操作時，避免輸入電壓在逐步提升的過程中因其電壓值過大而使電阻式記憶胞發生互補切換現象，便是重要的課題之一。
本發明提供一種電阻式記憶胞的寫入方法及使用此寫入方法的電阻式記憶體，可延展重置操作的電壓窗口，減少電阻式記憶胞因輸入電壓過高而發生互補切換現象的機率。
本發明的電阻式記憶胞的寫入方法包括下列步驟。提供參考電壓至電阻式記憶胞的字元線。以及，提供第一電壓至所述電阻式記憶胞的位元線，且提供第二電壓至所述電阻式記憶胞的源極線，其中所述第一電壓不隨著所述第二電壓的逐次調高而提高其電壓值。
在本發明的一實施例中，上述的第一電壓為固定電壓值。
在本發明的一實施例中，上述的第一電壓隨著所述第二電壓的逐次提高而降低其電壓值。
在本發明的一實施例中，上述的第一電壓與所述第二電壓的電壓值的和為定值。
在本發明的一實施例中，上述的第二電壓的起始電壓值為2V或0V。
在本發明的一實施例中，上述的第一電壓的起始電壓值為所述電阻式記憶胞所能承受的最大電壓值。
在本發明的一實施例中，上述的寫入方法為所述電阻式記憶胞的資料重置方法。
本發明的電阻式記憶體包括至少一個電阻式記憶胞、字元線信號提供電路、位元線信號提供電路以及源極線信號提供電路。字元線信號提供電路耦接至所述電阻式記憶胞的字元線。位元線信號提供電路耦接至所述電阻式記憶胞的位元線。源極線信號提供電路耦接至所述電阻式記憶胞的源極線。當所述電阻式記憶胞進行重置操作時，所述位元線信號提供電路提供參考電壓至所述電阻式記憶胞的位元線，所述字元線信號提供電路提供第一電壓至所述電阻式記憶胞的字元線，且所述源極線信號提供電路提供第二電壓至所述電阻式記憶胞的源極線。所述第一電壓不隨著所述第二電壓的逐次調高而提高其電壓值。
基於上述，在進行電阻式記憶胞的寫入方法（如，重置操作）時，由於字元線的電壓不會隨著源極線的電壓的逐次調高而提高其電壓值，使得電阻式記憶胞中的開關單元的導通程度為固定，或是開關單元的導通程度會由於源極線的電壓的逐次調高而隨之降低，藉以抑制源極線的電壓。藉此，此種寫入方法可延展重置操作的電壓窗口，減少電阻式記憶胞因輸入電壓過高而發生互補切換現象的機率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示本發明一實施例的電阻式記憶體100的方塊圖。請參照圖1，電阻式記憶體100包括電阻式記憶胞110、字元線信號提供電路120、位元線信號提供電路130以及源極線信號提供電路140。本實施例中，電阻式記憶胞110包括開關單元（如，電晶體T1）以及電阻R1。電阻R1可由過度金屬氧化層來實現，本發明實施例並不僅限於此。電阻R1的第一端為位元線BL，電阻R1的第二端則與電晶體T1的第一端相耦接。電晶體T1的第二端則為源極線SL。字元線信號提供電路120耦接至電阻式記憶胞110中的電晶體T1的控制端，且電晶體T1的控制端亦可稱為是電阻式記憶胞110的字元線WL。位元線信號提供電路130耦接至電阻式記憶胞110的位元線BL。源極線信號提供電路140耦接至電阻式記憶胞110的源極線SL。電阻式記憶體100還包括偵測電路150，藉以偵測電阻式記憶胞110中的電流，從而判斷其寫入操作（如，形成操作、設定操作或重置操作）是否完成。
圖2繪示一種電阻式記憶胞110的寫入方法的波形示意圖。請同時參考圖1及圖2，當要對電阻式記憶胞110進行重置操作時，位元線信號提供電路130可提供參考電壓（如，接地電壓（0V））至電阻式記憶胞110的位元線BL。也就是說，位元線BL的電壓V BL等於0V的參考電壓。字元線信號提供電路120提供第一電壓V WL（如，3.9V的電壓）至電阻式記憶胞110的字元線WL，且源極線信號提供電路140提供第二電壓V SL（如，2.2V的電壓）至電阻式記憶胞110的源極線SL，如圖2中時間區間210所繪示的電壓波型。之後，在時間區間210與時間區間220之間時，電阻式記憶體100便透過偵測電路150來偵測電阻式記憶胞110中的電流是否低於預設電流值。此處所指的預設電流值可依據電阻R1的材質以及重置操作所需的要求來調整，本發明實施例的預設電流值為3µA。如果電阻式記憶胞110中的電流低於預設電流值的話，則完成電阻式記憶胞110的重置操作。
相對地，如果電阻式記憶胞110中的電流並未低於預設電流值（3µA）時，則表示電阻式記憶胞110並未完成重置操作。因此，便會逐次調高第一電壓V WL以及第二電壓V SL，並分別透過字元線信號提供電路120以及源極線信號提供電路140將第一電壓V WL及第二電壓V SL提供至電阻式記憶胞110的字元線WL以及源極線SL。如圖2中時間區間220所繪示的電壓波型所示，字元線信號提供電路120提供3.9V的第一電壓V WL至電阻式記憶胞110的字元線WL，且源極線信號提供電路140提供2.4V的第二電壓V SL至電阻式記憶胞110的源極線SL。在時間區間220與時間區間230之間時，便透過偵測電路150來偵測電阻式記憶胞110中的電流是否低於預設電流值。若偵測電阻式記憶胞110中的電流還是沒有低於預設電流值時，便如時間區間230所繪示的電壓波型所示，提供4.1V的第一電壓V WL至電阻式記憶胞110的字元線WL，且提供2.6V的第二電壓V SL至電阻式記憶胞110的源極線SL。
然而，圖2中所述的重置操作不能無限制地逐步調高第一電壓V WL以及第二電壓V SL，因為過高的第一電壓V WL將大於第二電壓V SL且可能達到來自電源供應或是電晶體閘級（transistor gate）氧化損害（oxide damage）的上限，並且第二電壓V SL將使得電阻式記憶胞110發生互補切換現象。因此，本發明實施例認為，提供給字元線WL的第一電壓V WL不應隨著源極線SL的第二電壓V SL的逐次調高而提高其電壓值，可減少電阻式記憶胞因過高的輸入電壓而發生互補切換現象的機率。詳細來說，在電阻式記憶胞110進行寫入操作（尤其是重置操作）時，本發明實施例藉由逐次調高源極線SL的第二電壓V SL時，維持字元線WL的第一電壓V WL為定值，以使電阻式記憶胞110的開關單元的導通程度維持固定；或是，隨著源極線SL的第二電壓V SL的逐次調高而降低其字元線WL的第一電壓V WL的數值，使得開關單元的導通程度會由於源極線SL的第二電壓V SL的逐次調高而隨之降低。藉此，此種寫入方法可延展重置操作的電壓窗口，減少電阻式記憶胞因輸入電壓過高而發生互補切換現象的機率。換句話說，由於開關單元的導通程度會因第二電壓V SL的逐次調高而隨之降低，因此可使第二電壓V SL的電壓值能夠提高到超出以往可能會產生互補切換現象的電壓值，從而延展第二電壓V SL的電壓窗口。
圖3繪示本發明一實施例的電阻式記憶胞110的寫入方法的波形示意圖。請同時參考圖1及圖3，當要對電阻式記憶胞110進行重置操作時，位元線信號提供電路130一樣提供參考電壓（如，接地電壓（0V））至電阻式記憶胞110的位元線BL。在時間區間310、320以及330中，源極線信號提供電路140逐次調高第二電壓V SL（如，2.2V、2.4V及2.6V的第二電壓V SL）並將第二電壓V SL提供至電阻式記憶胞110的源極線SL。字元線信號提供電路120則皆在時間區間310、320以及330中提供固定的第一電壓V WL（如，4.3V的電壓）至電阻式記憶胞110的字元線WL，以使電阻式記憶胞110的開關單元（電晶體T1）的導通程度維持固定。本實施例的第一電壓V WL的起始電壓值為電阻式記憶胞110中電晶體T1所能承受的最大電壓值。
圖4繪示本發明第二實施例的電阻式記憶胞110的寫入方法的波形示意圖。請同時參考圖1及圖4，當要對電阻式記憶胞110進行重置操作時，位元線信號提供電路130一樣提供參考電壓（如，接地電壓（0V））至電阻式記憶胞110的位元線BL。在時間區間410、420以及430中，源極線信號提供電路140逐次調高第二電壓V SL（如，2.2V、2.4V及2.6V的第二電壓V SL）並將第二電壓V SL提供至電阻式記憶胞110的源極線SL。字元線信號提供電路120則由於第二電壓V SL的逐次調高降低其電壓值，例如在時間區間410、420以及430中分別提供4.3V、4.1V以及3.9V的第一電壓V WL至電阻式記憶胞110的字元線WL使得開關單元（電晶體T1）的導通程度會由於源極線SL的第二電壓V SL的逐次調高而隨之降低。本實施例的第一電壓V WL的起始電壓值（4.3V）也可以是電阻式記憶胞110中電晶體T1所能承受的最大電壓值。
本實施例的源極線信號提供電路140可以每次將第二電壓V SL調高0.2V。於本實施例中，源極線信號提供電路140可設定第二電壓V SL的起始電壓值從0V開始逐步調高，但可能需要花妹較多的時間來進行電阻式記憶胞110的重置操作。源極線信號提供電路140也可設定第二電壓V SL的起始電壓值從2V開始逐步調高，藉以縮短進行電阻式記憶胞110的重置操作的時間。經實驗得知，當第一電壓V WL與第二電壓V SL的電壓值的和為定值（如，第一電壓V WL與第二電壓V SL的電壓值的和為6.5V）時，可使電阻式記憶胞110具備較佳的重置操作。
圖5跟圖6則分別繪示本發明第三實施例與第四實施例的電阻式記憶胞的寫入方法的波形示意圖。圖4的第二實施例跟圖5的第三實施例的差異在於，用於實現圖5的電阻式記憶體可以在進行電阻式記憶胞的寫入操作的同時偵測電阻式記憶胞的電流，因此在時間軸上不需要保留偵測電阻式記憶胞的電流的時間間隔。圖4的第二實施例跟圖6的第四實施例的差異在於，用於實現圖6的電阻式記憶體可以連續地傳送第一電壓V WL以及第二電壓V SL至電阻式記憶胞的字元線WL以及源極線SL，且第一電壓V WL以及第二電壓V SL的電壓值的和為6.5V。
圖7繪示本發明一實施例的電阻式記憶胞的操作方法的流程圖。請參考圖1及圖7，於步驟S710中，當電阻式記憶胞110進行重置操作時，位元線信號提供電路130提供參考電壓至電阻式記憶胞110的位元線BL。於步驟S720中，字元線信號提供電路120提供第一電壓V WL至電阻式記憶胞110的字元線WL，且源極線信號提供電路140提供第二電壓V SL至電阻式記憶胞110的源極線SL，其中第一電壓V WL不隨著第二電壓V SL的逐次調高而提高其電壓值。圖7的詳細步驟流程請參考上述各實施例。
綜上所述，在進行電阻式記憶胞的寫入方法（如，重置操作）時，由於字元線的電壓不會隨著源極線的電壓的逐次調高而提高其電壓值，使得電阻式記憶胞中的開關單元的導通程度為固定，或是開關單元的導通程度會由於源極線的電壓的逐次調高而隨之降低，藉以抑制源極線的電壓。藉此，此種寫入方法可延展重置操作的電壓窗口，減少電阻式記憶胞因輸入電壓過高而發生互補切換現象的機率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電阻式記憶體
110‧‧‧電阻式記憶胞
120‧‧‧字元線信號提供電路
130‧‧‧位元線信號提供電路
140‧‧‧源極線信號提供電路
150‧‧‧偵測電路
R1‧‧‧電阻
T1‧‧‧電晶體
BL‧‧‧位元線
WL‧‧‧字元線
SL‧‧‧源極線
210、220、230、310、320、330、410、420、430‧‧‧時間區間
VSL‧‧‧第二電壓
VWL‧‧‧第一電壓
VBL‧‧‧位元線的電壓
S710~S720‧‧‧步驟
圖1繪示本發明一實施例的電阻式記憶體的方塊圖。 圖2繪示一種電阻式記憶胞的寫入方法的波形示意圖。 圖3繪示本發明一實施例的電阻式記憶胞的寫入方法的波形示意圖。 圖4繪示本發明第二實施例的電阻式記憶胞的寫入方法的波形示意圖。 圖5跟圖6分別繪示本發明第三實施例與第四實施例的電阻式記憶胞的寫入方法的波形示意圖。 圖7繪示本發明一實施例的電阻式記憶胞的操作方法的流程圖。
310、320、330‧‧‧時間區間
VSL‧‧‧第二電壓
VWL‧‧‧第一電壓
VBL‧‧‧位元線的電壓

Claims (13)

  1. 一種電阻式記憶胞的寫入方法，包括：提供參考電壓至電阻式記憶胞的位元線；以及提供第一電壓至該電阻式記憶胞的字元線，且提供第二電壓至該電阻式記憶胞的源極線，其中當該電阻式記憶胞在進行重置操作時，該第一電壓不隨著該第二電壓的逐次調高而提高其電壓值。
  2. 如申請專利範圍第1項所述的電阻式記憶胞的寫入方法，其中該第一電壓為固定電壓值。
  3. 如申請專利範圍第1項所述的電阻式記憶胞的寫入方法，其中該第一電壓隨著該第二電壓的逐次提高而降低其電壓值。
  4. 如申請專利範圍第1項所述的電阻式記憶胞的寫入方法，其中該第一電壓與該第二電壓的電壓值的和為定值。
  5. 如申請專利範圍第1項所述的電阻式記憶胞的寫入方法，其中該第二電壓的起始電壓值為2V或0V。
  6. 如申請專利範圍第1項所述的電阻式記憶胞的寫入方法，其中該第一電壓的起始電壓值為該電阻式記憶胞所能承受的最大電壓值。
  7. 如申請專利範圍第6項所述的電阻式記憶胞的寫入方法，其中該第一電壓的起始電壓值為4.3V。
  8. 如申請專利範圍第1項所述的電阻式記憶胞的寫入方法，其中該寫入方法為該電阻式記憶胞的資料重置方法。
  9. 一種電阻式記憶體，包括：至少一個電阻式記憶胞；字元線信號提供電路，耦接至該至少一個電阻式記憶胞的字元線；位元線信號提供電路，耦接至該至少一個電阻式記憶胞的位元線；以及源極線信號提供電路，耦接至該至少一個電阻式記憶胞的源極線，其中當該至少一個電阻式記憶胞進行重置操作時，該位元線信號提供電路提供參考電壓至該至少一個電阻式記憶胞的位元線，該字元線信號提供電路提供第一電壓至該至少一個電阻式記憶胞的字元線，且該源極線信號提供電路提供第二電壓至該至少一個電阻式記憶胞的源極線，其中該第一電壓不隨著該第二電壓的逐次調高而提高其電壓值。
  10. 如申請專利範圍第9項所述的電阻式記憶體，其中該第一電壓為固定電壓值。
  11. 如申請專利範圍第9項所述的電阻式記憶體，其中該第一電壓隨著該第二電壓的逐次提高而降低其電壓值。
  12. 如申請專利範圍第9項所述的電阻式記憶體，其中該第一電壓與該第二電壓的電壓值的和為定值。
  13. 如申請專利範圍第9項所述的電阻式記憶體，其中該第一電壓的電壓值為該電阻式記憶胞所能承受的最大電壓值。
TW105103969A 2015-11-30 2016-02-05 電阻式記憶胞的寫入方法及電阻式記憶體 TWI579850B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/953,447 US9496036B1 (en) 2015-11-30 2015-11-30 Writing method for resistive memory cell and resistive memory

Publications (2)

Publication Number Publication Date
TWI579850B true TWI579850B (zh) 2017-04-21
TW201719655A TW201719655A (zh) 2017-06-01

Family

ID=57234881

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103969A TWI579850B (zh) 2015-11-30 2016-02-05 電阻式記憶胞的寫入方法及電阻式記憶體

Country Status (3)

Country Link
US (1) US9496036B1 (zh)
CN (1) CN106816170B (zh)
TW (1) TWI579850B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962313A (zh) * 2017-05-23 2018-12-07 旺宏电子股份有限公司 存储器操作方法及存储器操作装置
US10515697B1 (en) * 2018-06-29 2019-12-24 Intel Corporation Apparatuses and methods to control operations performed on resistive memory cells
TWI793377B (zh) * 2019-10-14 2023-02-21 友達光電股份有限公司 電阻式記憶體電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8036019B2 (en) * 2008-10-31 2011-10-11 Micron Technology, Inc Resistive memory
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
US8811059B2 (en) * 2011-10-13 2014-08-19 SK Hynix Inc. Resistive memory apparatus, layout structure, and sensing circuit thereof
US9047966B2 (en) * 2012-08-17 2015-06-02 Samsung Electronics Co., Ltd. Architecture of magneto-resistive memory device
US9112138B2 (en) * 2012-06-14 2015-08-18 Micron Technology, Inc. Methods of forming resistive memory elements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375402B2 (en) 2004-07-07 2008-05-20 Semi Solutions, Llc Method and apparatus for increasing stability of MOS memory cells
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN102005242B (zh) * 2009-08-28 2013-05-29 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
CN102610272B (zh) * 2011-01-19 2015-02-04 中国科学院微电子研究所 一种阻变存储器单元的编程和擦除方法及装置
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
US9082496B2 (en) * 2013-02-07 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
KR102237735B1 (ko) * 2014-06-16 2021-04-08 삼성전자주식회사 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8036019B2 (en) * 2008-10-31 2011-10-11 Micron Technology, Inc Resistive memory
US8315079B2 (en) * 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
US8811059B2 (en) * 2011-10-13 2014-08-19 SK Hynix Inc. Resistive memory apparatus, layout structure, and sensing circuit thereof
US9112138B2 (en) * 2012-06-14 2015-08-18 Micron Technology, Inc. Methods of forming resistive memory elements
US9047966B2 (en) * 2012-08-17 2015-06-02 Samsung Electronics Co., Ltd. Architecture of magneto-resistive memory device

Also Published As

Publication number Publication date
CN106816170A (zh) 2017-06-09
US9496036B1 (en) 2016-11-15
TW201719655A (zh) 2017-06-01
CN106816170B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US9286975B2 (en) Mitigating read disturb in a cross-point memory
KR101875523B1 (ko) 감소된 스냅백 교란을 갖는 통합 세트백 판독
US9224470B1 (en) Memory circuit and method of programming memory circuit
CN102411992A (zh) 使用阈值边缘检测的相变存储器状态确定
TWI600009B (zh) 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
CN106611615B (zh) 电阻式记忆胞的操作方法及电阻式内存
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
TW201621904A (zh) 電阻式記憶體及其修補方法
CN104641417B (zh) 非易失性存储装置及其控制方法
US20190221260A1 (en) Power on reset method for resistive memory storage device
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
US20160148686A1 (en) Memory cell array of resistive random-access memories
TWI646531B (zh) 電阻式記憶體系統、其驅動電路及其阻抗設置方法
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
US20190006007A1 (en) Resistive memory apparatus and setting method for resistive memory cell thereof
CN107430889B (zh) 半导体存储装置的改写方法以及半导体存储装置
US9361980B1 (en) RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
TWI595486B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
US10490272B2 (en) Operating method of resistive memory element
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
US9076525B2 (en) Semiconductor storage device and method of controlling data thereof
TW201310453A (zh) 電阻式記憶體及其寫入驗證方法
TW202341140A (zh) 非揮發性記憶體的一次寫入方法
TWI588828B (zh) 記憶裝置及其控制方法
TWI543162B (zh) 電阻式隨機存取記憶體裝置及其操作方法