[go: up one dir, main page]

TWI567839B - 打線構造及銲線形成方法 - Google Patents

打線構造及銲線形成方法 Download PDF

Info

Publication number
TWI567839B
TWI567839B TW103129481A TW103129481A TWI567839B TW I567839 B TWI567839 B TW I567839B TW 103129481 A TW103129481 A TW 103129481A TW 103129481 A TW103129481 A TW 103129481A TW I567839 B TWI567839 B TW I567839B
Authority
TW
Taiwan
Prior art keywords
bonding
wire
bonding wire
contact
reinforcing structure
Prior art date
Application number
TW103129481A
Other languages
English (en)
Other versions
TW201608655A (zh
Inventor
林偉勝
江連成
王日富
洪隆棠
葉孟宏
朱育德
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103129481A priority Critical patent/TWI567839B/zh
Priority to CN201410459888.5A priority patent/CN105470151A/zh
Publication of TW201608655A publication Critical patent/TW201608655A/zh
Application granted granted Critical
Publication of TWI567839B publication Critical patent/TWI567839B/zh

Links

Classifications

    • H10W90/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • H10W72/01551
    • H10W72/0711
    • H10W72/07141
    • H10W72/075
    • H10W72/07511
    • H10W72/07521
    • H10W72/07551
    • H10W72/50
    • H10W72/536
    • H10W72/5363
    • H10W72/5434
    • H10W72/5522
    • H10W72/583
    • H10W90/752
    • H10W90/753
    • H10W90/754
    • H10W90/756

Landscapes

  • Wire Bonding (AREA)

Description

打線構造及銲線形成方法
本發明係有關一種打線製程,尤指一種銲線形成方法及打線結構。
於現有的半導體封裝技術中,係藉由打線技術(即透過金線或銅線等)將銲線由如晶片之電子元件電性連接至如導線架或封裝基板之承載件,該承載件再藉由如銲球之導電元件電性連接至如電路板之外部裝置。
習知打線技術(wire bonding)可藉由超音速振動狀態,由鋼嘴形成最初球體在半導體裝置或承載件上,以進行球端加壓(ball bond)作業,使銲墊表面與球端相互固接,再由該球體延伸線體至另一半導體裝置或承載件之銲墊表面上,以進行接點加壓、加溫(bond)作業,最後再以鋼嘴將多餘之銲線剪斷。
如第1A圖所示,係為習知打線設備進行打線製程的剖視示意圖,該打線設備具有一如鋼嘴之銲件10與線夾(圖略)。於進行打線製程之球端加壓作業時,一銲線3係穿過該銲件10之穿線孔100,且該線夾係夾固該銲線3, 再利用該銲件10使該銲線3形成一球端30於一電子元件8之電極墊80上。待加溫、加壓該球端30以使該球端30固接於該電極墊80上後,再拉伸該銲線3至一用以承載該電子元件8之承載件9之銲墊90上。
接著,進行接點加壓、加溫作業。先使該第一銲線3與該銲墊90電性連接,再向上移動該銲件10(如箭頭方向A),以拉斷該銲線3,使保留於該銲件10上之銲線3’產生線尾3a,且該線尾3a係伸出該銲件10之下端,以準備進行下一次的打線製程之球端加壓作業。
隨著電子產業的蓬勃發展,電子產品也逐漸邁向輕薄短小的趨勢,故晶片封裝之技術不斷縮小,因而所用之銲線之尺寸(如線寬或接點)亦不斷縮小,致使增加打線製程之困難度。例如,於進行習知接點加壓、加溫作業時,該銲線3有時無法有效結合至該銲墊90上,故當向上移動該銲件10時(如箭頭方向A’),無法拉斷該銲線3,如第1B圖所示,致使無法完成接點加壓、加溫作業。
因此,遂於習知打線設備設置鳴叫裝置,以當發生上述該銲線3未有效結合至該銲墊90上之情況時,該鳴叫裝置會自動停止運作並發出警示鈴響,以呼叫作業員。
惟,目前當發生該銲線3未結合之情況時,需等待作業員以人工方式進行檢測,導致無法繼續進行打線製程,以致於產線停滯,故大幅降低打線設備之生產力,且因檢測極為耗時而增加製作成本。具體地,目前該鳴叫裝置啟動後之作業流程係先請作業員將打線設備切換為手動作 業,再確認是否發生該銲線3未結合之現象,之後手動進行打線功能之測試,且手動清除多餘線尾,最後,將打線設備切換為自動作業,並確認打線品質。
因此,如何克服習知技術中之問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明係提供一種銲線形成方法,係包括:提供一具有銲件之銲線設備,該銲件係收納有第一銲線與第二銲線;將該第一銲線結合至接點上,且當該第一銲線未結合至該接點上時,該銲件會自動將該第一銲線結合至該接點上;形成強化結構於該第二銲線上;以及將該強化結構結合至該接點與該第一銲線之結合處。
前述之銲線形成方法中,該接點係設於第一電子元件上,且該第一銲線之另一端係結合至第二電子元件上。再者,該強化結構復結合至該第一銲線之另一端與該另一電子元件之結合處。
前述之銲線形成方法中,該第一銲線與該第二銲線係相連接,且於該第一銲線結合至該接點上時,該第一與第二銲線相分離。
前述之銲線形成方法中,該第二銲線之端部具有強化結構,且該銲件使該強化結構結合至該第一銲線上。例如,該強化結構係以燒結該第二銲線之端部而形成者,使該強化結構係為塊體。
前述之銲線形成方法中,該銲件使該強化結構結合至該第一銲線上。
前述之銲線形成方法中,該銲線形成方法係為正向結合式或反向結合式。
前述之銲線形成方法中,該接點上形成有支撐結構,以令該強化結構與該支撐結構夾設該第一銲線。
本發明復提供一種打線構造,係包括:一銲線,係具有相對之第一端與第二端;第一接點,係供結合該銲線之第一端;第二接點,係供結合該銲線之第二端;以及強化結構,係形成至該第二接點上以覆蓋於該銲線之第二端上。
前述之打線構造中,該銲線之第一端係為球端,且該強化結構係為塊體。例如,該塊體之形狀不同於該球端之形狀;或者,該塊體之形狀相同於該球端之形狀。
前述之打線構造中,該銲線之第二端係為線狀。
前述之打線構造中,該第一接點係設於電子元件上。例如,該電子元件係為主動元件、被動元件或其組合者。
前述之打線構造中,該第二接點係設於電子元件上。例如,該電子元件係為導線架、封裝基板、主動元件、被動元件或其組合者。
前述之打線構造中,該第一接點之位置與該第二接點之位置等高。
前述之打線構造中,該第一接點之位置與該第二接點之位置具有高度差。
前述之打線構造中,該強化結構復形成至該第一接點 上以覆蓋於該銲線之第一端上。
前述之打線構造中,該第二接點上形成有支撐結構,以令該強化結構與該支撐結構夾設該銲線之第二端。
由上可知,本發明之銲線形成方法及打線構造,係藉由自動控制系統之設計,以當該第一銲線未有效結合至該接點上時,能於不切換為人工檢測模式之情況下,使該銲件重複接點加壓、加溫作業之步驟,直到該第一銲線有效結合至接點上為止,故相較於習知人工方式進行檢測,本發明之銲線形成方式不僅能繼續進行打線製程以維持銲線設備之生產力,且能省時以大幅降低製作成本。
10,20‧‧‧銲件
100,200‧‧‧穿線孔
2,2’,3,3’,7‧‧‧銲線
2a,4a,7a‧‧‧第一端
2b,4b,7b‧‧‧第二端
3a,5a’‧‧‧線尾
30,40‧‧‧球端
4‧‧‧第一銲線
5,5’‧‧‧第二銲線
5a‧‧‧端部
50,50’,70‧‧‧強化結構
60‧‧‧承載件
61‧‧‧第一電子元件
610‧‧‧第一接點
62,62’,62”‧‧‧第二電子元件
620,620’,620”‧‧‧第二接點
70’‧‧‧支撐結構
8‧‧‧電子元件
80‧‧‧電極墊
80’‧‧‧墊部
9‧‧‧承載件
90,90’‧‧‧銲墊
A,A’,A”,B,C,D,E,S,R‧‧‧箭頭方向
h‧‧‧高度差
第1A圖係為習知打線製程之剖視示意圖;第1B圖係為第1A圖之實際情況;第2A至2F圖係為本發明之銲線形成方法之剖視示意圖;第3及3’圖係為本發明之打線結構之不同態樣之剖視示意圖;以及第4A至4C圖係為本發明之打線結構之其它實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小 等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“上”、“下”、“第一”、“第二”、及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之銲線形成方法之剖視示意圖。於本實施例中,所述之銲線形成方法係於一設有電子元件8(可視為第一電子元件)之承載件9(可視為第二電子元件)上以銲線設備進行運作,該銲線設備係包括銲件20、一線夾(圖略)與自動控制系統,且該承載件9上具有至少一銲墊90(可視為第二接點)。
如第2A圖所示,一第一銲線4係穿過該銲件20之穿線孔200,且一第二銲線5係收納於該穿線孔200中並夾設於該線夾中,而該第一銲線4與該第二銲線5係相連接。接著,利用該銲件20使該第一銲線4形成一球端40於該電子元件8之電極墊80(可視為第一接點)上。待加溫、加壓該球端40以使該球端40固接於該電極墊80上後,再拉伸該第一銲線4至該承載件9之銲墊90上。
接著,進行接點加壓、加溫作業,係先使該第一銲線 4結合至該銲墊90上以相互電性連接,再向上移動該銲件20(如箭頭方向A”),欲拉斷該第一銲線4。
於本實施例中,該第一銲線4未有效結合至該銲墊90上,故向上移動該銲件20時,該第一銲線4與第二銲線5未相互分離。因此,需對該第一銲線4進行自動重新接點加壓、加溫作業的工作。
如第2B圖所示,該銲線設備之自動控制系統會自動命令該銲件20將該第一銲線4再次結合至該銲墊90上,即該銲件20朝該承載件9之方向(即向下,如箭頭方向B)移動,以進行接點加壓、加溫作業。
於本實施例中,該銲線設備可依需求增設鳴叫裝置,但不影響整體產線之運作,亦即作業員無需將該銲線設備切換為手動模式,因而無需進行檢測。
如第2C圖所示,於該第一銲線4有效結合至銲墊90上後,向上移動該銲件20(如箭頭方向C),以拉斷該第一銲線4,使該第一銲線4與第二銲線5相互分離。
於本實施例中,該第一銲線4之兩端分別結合至該電子元件8之電極墊80與該銲墊90上,且於拉斷該第一銲線4後,該第二銲線5之一端部5a會伸出該銲件20。
如第2D圖所示,形成一強化結構50於該第二銲線5上。
於本實施例中,以燒結方式於該第二銲線5之端部5a形成該強化結構50,使該強化結構50係為塊體,如球狀。
如第2E圖所示,將該銲件20朝該承載件9之方向(即 向下,如箭頭方向D)移動,以將該強化結構50結合至該銲墊90與該第一銲線4之結合處,再進行加溫、加壓作業,使該強化結構50將該第一銲線4固壓於該銲墊90上,以達到強化該銲墊90與該第一銲線4之結合的功效。
如第2F圖所示,向上移動該銲件20(如箭頭方向E),以分離該強化結構50與該第二銲線5’,使保留於該銲件20上之第二銲線5’產生線尾5a’,且該線尾5a’係伸出該銲件20之下端,以準備進行另一球端加壓作業。
本發明之銲線形成方法,藉由該自動控制系統之設計,以當該第一銲線4未有效結合至該銲墊90上時,能於不切換為人工檢測模式之情況下,使該銲件20重複接點加壓、加溫作業之步驟,直到該第一銲線4有效結合至銲墊90上為止,故相較於習知人工方式進行檢測,本發明之銲線形成方式不僅能繼續進行打線製程以維持銲線設備之生產力,且能省時以大幅降低製作成本。
本發明復提供一種打線構造,如第2F及3圖所示,係包括:一銲線2(或第一銲線4)、一第一接點(即墊部80’,如電極墊80)、一第二接點(如銲墊90,90’)以及強化結構50,50’。
所述之銲線2(或第一銲線4)係具有相對之第一端2a,4a與第二端2b,4b,該銲線2,4之第一端2a,4a係為球端40,而該銲線2(或第一銲線4)之第二端2b,4b係為線狀。
所述之第一接點(如電極墊80或墊部80’)係供結合該銲線2(或第一銲線4)之第一端2a,4a。於本實施例中, 該第一接點泛指設於第一電子元件上之外接處,其中,該第一電子元件係為主動元件、被動元件或其組合者,且該主動元件係例如半導體晶片,而該被動元件係例如電阻、電容及電感。
所述之第二接點(如銲墊90,90’)係供結合該銲線2(或第一銲線4)之第二端2b,4b。於本實施例中,該第二接點泛指設於第二電子元件上之外接處,例如,導線架之導腳、封裝基板之接觸墊等之承載件或其它電子元件上之接點等,其中,該電子元件係為主動元件、被動元件或其組合者,且該主動元件係例如半導體晶片,而該被動元件係例如電阻、電容及電感等。
所述之強化結構50,50’係形成至該第二接點上以覆蓋於該銲線2(或第一銲線4)之第二端2b,4b上,且該強化結構50,50’係為塊體。於一實施例中,該強化結構50之形狀不同於該球端40之形狀;或者,該強化結構50’之形狀相同於該球端40之形狀。
於一實施例中,如第3’圖所示,該強化結構50’復形成至該第一接點(即墊部80’,如電子元件8之電極墊80)上以覆蓋於該銲線2’(或第一銲線4)之第一端2a,4a上。
因此,所述之強化結構可依需求形成於一銲線之一端或兩端上。
另外,如第4A圖所示,第一電子元件61與第二電子元件62係為晶片並位於同一承載件60上,使該第一接點610之位置與該第二接點620之位置等高,一銲線7之第 一端7a結合至該第一電子元件61之第一接點610上,且該銲線7之第二端7b結合至該第二電子元件62之第二接點620上,而該強化結構70係形成至該第二接點620上以覆蓋於該銲線7之第二端7b上。
於本實施例中,打線方式係為正向結合(stitch bond),如箭頭方向S,即先將該銲線7之第一端7a結合至該第一接點610上,再將該銲線7之第二端7b結合至該第二接點620上,之後將該強化結構70形成至該第二接點620上。
再者,該第二接點620上可形成有支撐結構70’,以令該強化結構70與該支撐結構70’夾設該銲線7之第二端7b。其中,該支撐結構70’之製法可參考該強化結構50之製法。
又,如第4B圖所示,該第一電子元件61與該第二電子元件62’係為晶片並相互堆疊,使該第一接點610之位置與該第二接點620’之位置具有高度差h。
於另一實施例中,打線方式亦可為反向。具體地,如第4C圖所示,該第一電子元件61係為晶片,且第二電子元件62”係為承載該第一電子元件61之承載件,其中,打線方式係為反向結合(reverse bond),如箭頭方向R,即先將該銲線7之第二端7b結合至該第二電子元件62”之第二接點620”上,再將該銲線7之第一端7a結合至該第一接點610上,之後才將該強化結構70形成至該第二接點620”上(如圖中虛線)。
因此,本發明之銲線形成方法適用於正向結合式及反 向結合式。
綜上所述,本發明之銲線形成方法及打線構造,主要藉由自動化之設計,以當該第一銲線未有效結合至該接點上時,能自動命令該銲件重複接點加壓、加溫作業之步驟,直到該第一銲線有效結合至接點上為止,故本發明不僅能繼續進行打線製程以維持銲線設備之生產力,且能省時以大幅降低製作成本。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
2‧‧‧銲線
2a‧‧‧第一端
2b‧‧‧第二端
40‧‧‧球端
50’‧‧‧強化結構
80’‧‧‧墊部
90’‧‧‧銲墊

Claims (21)

  1. 一種銲線形成方法,係包括:提供一具有銲件之銲線設備,該銲件係收納有相連接之第一銲線與第二銲線;將該第一銲線結合至接點上,且當該第一銲線未結合至該接點上時,該銲件會自動將該第一銲線結合至該接點上;形成強化結構於該第二銲線上;以及將該強化結構結合至該接點與該第一銲線之結合處。
  2. 如申請專利範圍第1項所述之銲線形成方法,其中,該接點係設於電子元件上,且該第一銲線之另一端係結合至另一電子元件上。
  3. 如申請專利範圍第2項所述之銲線形成方法,其中,該強化結構復結合至該第一銲線之另一端與該另一電子元件之結合處。
  4. 如申請專利範圍第1項所述之銲線形成方法,其中,於該第一銲線結合至該接點上時,該第一與第二銲線相分離。
  5. 如申請專利範圍第1項所述之銲線形成方法,其中,該強化結構係形成於該第二銲線之端部上。
  6. 如申請專利範圍第1項所述之銲線形成方法,其中,該強化結構係以燒結該第二銲線之端部而形成者。
  7. 如申請專利範圍第1項所述之銲線形成方法,其中, 該強化結構係為塊體。
  8. 如申請專利範圍第1項所述之銲線形成方法,其中,該銲件使該強化結構結合至該第一銲線上。
  9. 如申請專利範圍第1項所述之銲線形成方法,其中,該銲線形成方法係為正向結合式或反向結合式。
  10. 如申請專利範圍第1項所述之銲線形成方法,其中,該接點上形成有支撐結構,以令該強化結構與該支撐結構夾設該第一銲線。
  11. 一種打線構造,係包括:一銲線,係具有相對之第一端與第二端;第一接點,係供結合該銲線之第一端,其中,該銲線之第一端係為球端;第二接點,係供結合該銲線之第二端;以及強化結構,係形成至該第二接點上以覆蓋於該銲線之第二端上,其中,該強化結構係為塊體,且該塊體之形狀相同於該球端之形狀。
  12. 如申請專利範圍第11項所述之打線構造,其中,該銲線之第二端係為線狀。
  13. 如申請專利範圍第11項所述之打線構造,其中,該強化結構係為塊體。
  14. 如申請專利範圍第11項所述之打線構造,其中,該第一接點係設於電子元件上。
  15. 如申請專利範圍第14項所述之打線構造,其中,該電子元件係為主動元件、被動元件或其組合者。
  16. 如申請專利範圍第11項所述之打線構造,其中,該第二接點係設於電子元件上。
  17. 如申請專利範圍第16項所述之打線構造,其中,該電子元件係為導線架、封裝基板、主動元件、被動元件或其組合者。
  18. 如申請專利範圍第11項所述之打線構造,其中,該第一接點之位置與該第二接點之位置等高。
  19. 如申請專利範圍第11項所述之打線構造,其中,該第一接點之位置與該第二接點之位置具有高度差。
  20. 如申請專利範圍第11項所述之打線構造,其中,該強化結構復形成至該第一接點上以覆蓋於該銲線之第一端上。
  21. 如申請專利範圍第11項所述之打線構造,其中,該第二接點上形成有支撐結構,以令該強化結構與該支撐結構夾設該銲線之第二端。
TW103129481A 2014-08-27 2014-08-27 打線構造及銲線形成方法 TWI567839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103129481A TWI567839B (zh) 2014-08-27 2014-08-27 打線構造及銲線形成方法
CN201410459888.5A CN105470151A (zh) 2014-08-27 2014-09-11 打线构造及焊线形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103129481A TWI567839B (zh) 2014-08-27 2014-08-27 打線構造及銲線形成方法

Publications (2)

Publication Number Publication Date
TW201608655A TW201608655A (zh) 2016-03-01
TWI567839B true TWI567839B (zh) 2017-01-21

Family

ID=55607725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129481A TWI567839B (zh) 2014-08-27 2014-08-27 打線構造及銲線形成方法

Country Status (2)

Country Link
CN (1) CN105470151A (zh)
TW (1) TWI567839B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW542989B (en) * 2000-05-04 2003-07-21 Texas Instruments Inc System and method to reduce bond program errors of integrated circuit bonders
TW200414383A (en) * 2002-11-21 2004-08-01 Kaijo Kk Wire loop, semiconductor device having same, wire bonding method and wire bonding apparatus
TW200518248A (en) * 2003-11-17 2005-06-01 Siliconware Precision Industries Co Ltd Method for enhancing bonding reliability of wire bonding process
TW200629445A (en) * 2004-11-05 2006-08-16 Kaijo Kk Wire bonding apparatus
TW201209947A (en) * 2006-07-27 2012-03-01 Fujitsu Semiconductor Ltd Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548008B1 (ko) * 2004-05-20 2006-02-01 삼성테크윈 주식회사 와이어 본딩 기기의 자동 볼 형성방법
JP4530975B2 (ja) * 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2008117888A (ja) * 2006-11-02 2008-05-22 Rohm Co Ltd 電子部品、およびワイヤボンディング方法
JP4228024B1 (ja) * 2007-12-07 2009-02-25 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW542989B (en) * 2000-05-04 2003-07-21 Texas Instruments Inc System and method to reduce bond program errors of integrated circuit bonders
TW200414383A (en) * 2002-11-21 2004-08-01 Kaijo Kk Wire loop, semiconductor device having same, wire bonding method and wire bonding apparatus
TW200518248A (en) * 2003-11-17 2005-06-01 Siliconware Precision Industries Co Ltd Method for enhancing bonding reliability of wire bonding process
TW200629445A (en) * 2004-11-05 2006-08-16 Kaijo Kk Wire bonding apparatus
TW201209947A (en) * 2006-07-27 2012-03-01 Fujitsu Semiconductor Ltd Semiconductor device

Also Published As

Publication number Publication date
TW201608655A (zh) 2016-03-01
CN105470151A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
US10872875B2 (en) Bonding head and method for bonding semiconductor package, and semiconductor package
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
JP5789431B2 (ja) 半導体装置の製造方法
US20080272487A1 (en) System for implementing hard-metal wire bonds
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6261819B1 (ja) 半導体装置および半導体装置の製造方法
EP2306796A1 (en) Method of joining components, composite of components of an electrical circuit and electrical circuit
JP6499642B2 (ja) ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置
JPH0645409A (ja) ワイヤーボンディング方法及びその装置
KR102047775B1 (ko) 칩 패키징 구조 및 관련된 인너 리드 본딩 방법
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
TWI567839B (zh) 打線構造及銲線形成方法
JP4374040B2 (ja) 半導体製造装置
CN103633050A (zh) 芯片、芯片封装结构及芯片焊接的方法
JP6000227B2 (ja) 半導体装置の製造方法
US8378468B2 (en) Semiconductor device and method of manufacturing the same
CN214477385U (zh) 一种双面焊接的功率模块
TWI555601B (zh) 打線裝置及排除不良銲線之方法
TWI555104B (zh) 打線裝置及排除不良銲線之方法
JP5017990B2 (ja) 半導体装置およびその配線接合方法
TWI541920B (zh) 打線結構之製法
TWI534919B (zh) 銲線形成方法及其銲線設備
CN104600047A (zh) 功率模块及其封装方法
CN106847779B (zh) 引线焊接结构、混合集成电路及引线焊接工艺
CN101431059A (zh) 打线结构及方法