[go: up one dir, main page]

TWI567759B - 導電膜及其製備方法 - Google Patents

導電膜及其製備方法 Download PDF

Info

Publication number
TWI567759B
TWI567759B TW103145664A TW103145664A TWI567759B TW I567759 B TWI567759 B TW I567759B TW 103145664 A TW103145664 A TW 103145664A TW 103145664 A TW103145664 A TW 103145664A TW I567759 B TWI567759 B TW I567759B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive film
unit
groove
film according
Prior art date
Application number
TW103145664A
Other languages
English (en)
Other versions
TW201530570A (zh
Inventor
裵成學
李振龍
韓尙澈
Original Assignee
Ｌｇ化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ化學股份有限公司 filed Critical Ｌｇ化學股份有限公司
Publication of TW201530570A publication Critical patent/TW201530570A/zh
Application granted granted Critical
Publication of TWI567759B publication Critical patent/TWI567759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H10K30/83—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes comprising arrangements for extracting the current from the cell, e.g. metal finger grid systems to reduce the serial resistance of transparent electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Non-Insulated Conductors (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)

Description

導電膜及其製備方法 【相關申請案交叉參考】
本申請案主張2013年12月27日向韓國智慧財產局申請的韓國專利申請案第10-2013-0165199號的優先權以及權益，所述韓國專利申請案的全部內容以引用的方式併入本文中。
本發明是有關於一種導電膜及製備所述導電膜的方法。
在聚合物膜或玻璃基板上形成導電性微圖案的導電性基板用於各種領域中，諸如有機太陽能電池、熱絲玻璃、觸控面板、透明顯示器或可撓性顯示器。
同時，可以各種方式製備形成導電微圖案的此類導電基板，且舉例來說，通常使用如下方法：在透明基板上形成凹槽單元；在所述形成有凹槽單元的透明基板上形成導電層，且接著移除形成於所述凹槽單元以外的部分上的所述導電層。
圖1中展示使用此類方法製備的現有形成有導電微圖案 的導電基板的水平剖面圖，且圖2中展示現有導電基板的A-A'剖面的垂直剖面圖。如圖1及圖2中所示，現有導電微圖案是藉由在基板20上規則地配置在橫向及縱向上具有恆定空間的導電圖案300而形成。本文中，可藉由在形成有凹槽單元的透明基板上形成導電層且接著移除在所述凹槽單元以外的部分上的所述導電層來獲得形成網格的導電圖案300。
然而，移除在不同於凹槽單元的部分上的導電層以形成圖案的過程在圖案的線寬相對較寬時沒有嚴重問題，然而，當形成線寬為5μm或5μm以下的微圖案時，形成於凹槽單元的壁表面上的導電層在移除形成於不同於凹槽單元的部分上的導電層時一起露出且被移除，且受此影響，導電層的形成於凹槽單元的底表面上的部分有時被一起移除，且結果，短路發生於所形成的導電微圖案中，從而導致不良產品品質的問題。
圖案的線寬需要相對較寬以便防止此類問題，然而，在此情況下，存在所形成的圖案能以肉眼辨識到，但並不適合於用作透明基板的問題。
因此，已迫切地需要開發具有極佳成膜特性且適合於用作透明基板(因為圖案不會以肉眼辨識到)的導電膜。
鑒於以上內容，本發明的目標提供一種具有極佳成膜特性且適合於用作透明基板(因為圖案不會以肉眼辨識到)的導電膜，以及一種用於製備所述導電膜的方法。
在一個態樣中，本發明提供一種導電膜，所述導電膜包含：多個凹槽單元，其水平剖面是以網格形式(lattice form)形成；以及多個單元格，其為由所述凹槽單元圍繞的區域，其中所述凹槽單元的至少一部分包含經由分隔單元分隔而形成的導電圖案。
本文中，凹槽單元的最大深度可自0.2μm至10μm，且凹槽單元的最大寬度可自0.1μm至20μm。
此外，網格形式可包含藉由橫向延伸形成的凹槽單元、藉由縱向延伸形成的凹槽單元，以及這些凹槽單元相交的交點。
同時，在根據本發明的導電膜中，基於凹槽單元的底表面量測的分隔單元的水平剖面積的總和可為凹槽單元的水平剖面積的總和的5%至90%。
此外，分隔單元的水平剖面的邊界可包含直線、曲線、波浪線、Z字形線或其組合。
本文中，分隔單元的水平剖面形狀的邊界可為四邊形、三角形、圓形、橢圓形、多邊形、藉由連接具有不同曲率半徑的兩個或更多個圓弧而形成的圖形、藉由連接至少一個圓弧與至少一個直線而形成的圖形或這些形狀混合而成的形狀。
同時，分隔單元的垂直剖面形狀可為平面形狀、凸面形狀或凹面形狀。
此外，單元格的水平剖面形狀可為四邊形、三角形、圓形、橢圓形、多邊形或這些形狀混合而成的形狀。
接下來，分隔單元與單元格可滿足以下[等式1]的關係。
[等式1]
本文中，水平剖面積意指基於導電膜的最上表面量測的值。
同時，在本發明中，藉由分隔單元分隔而形成的導電圖案的寬度可自0.1μm至5μm，且藉由連接不是經由分隔單元分隔形成的導電圖案而形成的導電圖案部分的寬度可自0.2μm至10μm。
此外，在交點處形成的導電圖案具有連接交點的4個拐角(corner)的十字形狀，且十字形導電圖案的寬度可自0.1μm至10μm。
本文中，導電圖案的厚度可自0.01μm至3μm。
此外，導電圖案可使用選自由以下各者組成的群組的一或多個類型形成：金、銀、銅、鋁、鎳、鉻、鉑、碳、鉬、鎂、其合金、其氧化物、或氧化矽。本文中，可以兩個或更多個層形成導電圖案。
在另一態樣中，本發明提供一種用於製備導電膜的方法，其包含：在透明基板上形成包含分隔單元的多個凹槽單元；在形成有多個所述凹槽單元的透明基板上形成導電層；以及移除包含於多個所述凹槽單元中的分隔單元及形成於所述凹槽單元以外的部分上的導電層。
本文中，形成多個凹槽單元可使用壓印方法進行。
此外，形成所述導電層可使用無電式電鍍方法、化學氣相沈積方法、物理氣相沈積方法或濕式塗佈方法進行。
接下來，移除所述導電層的步驟可使用刮擦方法、分離方法或其組合而進行。
根據本發明的導電膜在凹槽單元中包含分隔單元，且因此當與不包含分隔單元的情況相比時，在相同面積中存在相對較多的連接部分。在連接形成於單元格或分隔單元上的導電層與凹槽單元底表面的導電層的部分當中，這些連接部分尤其意指連接容易被破壞的部分，例如邊緣部分，且隨著連接部分的數目增大，形成於凹槽單元底表面上的導電層在移除導電層以便形成導電圖案的過程中移除形成於單元格或分隔單元上的導電層時幾乎不受影響。因此，容易達成選擇性地僅移除存在於分隔單元及單元格上的導電層的選擇性膜形成，且因此，獲得顯著改良導電膜產率的極佳效果。
此外，根據本發明的導電膜與現有導電膜相比可形成具有精細線寬的圖案，因此，圖案不會以肉眼辨識到，且可獲得具有極佳透明度的膜。
10‧‧‧導電膜
20‧‧‧透明基板
100‧‧‧凹槽單元
110‧‧‧凹槽單元的寬度
120‧‧‧凹槽單元的深度
130‧‧‧凹槽單元的壁表面
140‧‧‧凹槽單元的底表面
200‧‧‧單元格
300‧‧‧導電圖案
310‧‧‧經由分隔形成的導電圖案的寬度
320‧‧‧經由連接形成的導電圖案的寬度
330‧‧‧十字形導電圖案的寬度
340‧‧‧導電圖案的厚度
400‧‧‧形成於第二層上的導電圖案
500‧‧‧分隔單元
510‧‧‧分隔單元的最高點自凹槽單元的底表面的高度
θ‧‧‧角度
a、b‧‧‧寬度
圖1圖示上面形成有現有導電微圖案的導電基板的水平剖面。
圖2圖示放大圖1的A-A'部分的垂直剖面。
圖3圖示根據本發明的其上形成有導電圖案的導電膜的一個實例。
圖4至圖7說明根據本發明的導電膜的水平剖面形狀以便描述具有各種水平剖面形狀的凹槽單元及分隔單元。
圖8至圖9說明根據本發明的不形成導電圖案的導電膜的垂直剖面形狀以便描述具有各種垂直剖面形狀的分隔單元。
圖10(a)及圖10(b)為用於圖示壁表面在本發明的凹槽單元組件之間的傾斜角度的圖。
圖11至圖13說明根據本發明的形成一個導電層的導電膜的垂直剖面形狀。
圖14至圖16說明根據本發明的形成兩個導電層的導電膜的垂直剖面形狀。
圖17圖示根據比較實例1製備的導電膜的成膜特性的測試結果。
圖18圖示根據實例1製備的導電膜的成膜特性的測試結果。
圖19為圖示底表面的最低點與凹槽單元中的最上表面的最高點之間的高度的圖。
圖20說明在包含經由分隔而形成於分隔單元上的導電圖案的情況下的垂直剖面形狀。
圖21說明具有凸面形狀或具有平面形狀同時具有凸面形狀的分隔單元。
圖22說明具有凹面形狀或具有平面形狀同時具有凹面形狀的分隔單元。
圖23圖示藉由連接不是藉由分隔單元分隔形成的導電圖案而形成的導電膜的一個實例。
下文中，將參考附圖描述本發明的較佳實施例。然而， 本發明的實施例可修改為各種其它形式，且本發明的範疇不限於下文描述的實施例。此外，提供本發明的實施例以便向熟習此項技術者更完整地描述本發明。在圖式中，可能為更清楚的描述而誇示元件的形狀及大小等。
為更好地理解，圖3說明相對於根據本發明的導電膜10的平面在水平方向上切割所述膜的凹槽單元100的剖面(下文中稱為水平剖面)的形狀。如圖3中所示，根據本發明的導電膜10包含水平剖面形成為網格形式的多個凹槽單元100及多個單元格200，所述單元格為由凹槽單元100圍繞的區域，其中凹槽單元100包含至少一部分是經由藉由分隔單元500分隔而形成的導電圖案300。
本文中，可包含經由分隔而形成於分隔單元上的導電圖案，但不限於此，圖20中圖示此情形。舉例來說，在分隔單元上，可形成導電圖案(如圖20中)，或可使用下文描述的方法移除導電圖案。
在包含於根據本發明的導電膜10中的多個凹槽單元100中，以網格形式形成水平剖面。本文中，網格形式包含藉由橫向延伸形成的凹槽單元、藉由縱向延伸形成的凹槽單元以及這些凹槽單元相交的交點。在本說明書中，網格形式用於描述凹槽單元100的水平剖面形狀，且其特定形式不受特別限制。
更具體而言，圖4至圖6說明本發明的凹槽單元100的各種水平剖面形狀。如圖4至圖6中所示，凹槽單元100的水平剖面形狀可經形成而使得藉由橫向延伸形成的凹槽單元與藉由縱向延伸形成的凹槽單元(其形成網格)皆形成為直線，且交點的4 個拐角皆為直角。此外，如圖7中所示，藉由橫向延伸形成的凹槽單元與藉由縱向延伸形成的凹槽單元(其形成網格)可形成為具有不同大小峰與谷的曲線，且交點的4個拐角可形成為具有恆定曲率半徑的圓形形狀。在本說明書中，圖4至圖7中所示的凹槽單元100的各種形狀是出於說明目的，且在凹槽單元100的網格形式中，藉由橫向延伸形成的凹槽單元與藉由縱向延伸形成的凹槽單元可為直線、對角線、虛線、曲線，或具有這些線混合而成的形狀，且形成交點的4個拐角的線亦可為直線、對角線、虛線、曲線或具有這些線混合而成的形狀。
為了描述，圖8及圖9中說明切割在相對於根據本發明的導電膜10的垂直方向上不形成導電圖案的所述膜的凹槽單元的剖面的形狀。本發明中的凹槽單元100為用於形成導電圖案300的空間，且如圖8及圖9中所示，可形成為具有兩個壁表面130及一底表面140的雕刻形狀。本文中，凹槽單元100的垂直剖面形狀的形式不受限制，且其實例可包含四邊形、反轉梯形、半圓形、半橢圓形或這些形狀混合而成的形狀。如上文所描述，本發明中的凹槽單元100的垂直剖面形狀不受特別限制，然而，凹槽單元100的最上表面的寬度需要與凹槽單元100的底表面的寬度相同或更大。圖10(a)及圖10(b)說明根據本發明的不包含分隔單元以便描述凹槽單元100的壁表面的傾斜角度的凹槽單元的垂直剖面形狀。如圖10中所示，凹槽單元100的壁表面的傾斜角度θ較佳自0°至15°(參考圖10)。
同時，凹槽單元的深度120可為(例如)0.2μm至10μm、0.2μm至2μm或0.5μm至1.5μm。當凹槽單元的深度120為0.2 μm或更大時，凹槽單元底表面與單元格200及分隔單元500具有大於某一程度的高度差，因此，當在形成有凹槽單元100的透明基板上形成導電層300，且接著移除形成於單元格200及分隔單元500上的導電層300以便形成導電圖案300時，可防止形成於不同於凹槽單元中的分隔單元的部分上的導電層一起露出且被移除。此外，當凹槽單元的深度120為10μm或更小時，容易達成用於形成包含分隔單元500的凹槽單元100的模具製備，且凹槽單元的最大寬度110極容易形成為5微米或更小。如圖8及圖9中所示，本說明書中的凹槽單元的深度120意指自凹槽單元100的底表面至最上表面的高度。在凹槽單元的底表面或最上表面不平坦的情況下，本說明書中的自凹槽單元的底表面至最上表面的高度可意指自底表面的最低點至凹槽單元的最上表面的最高點的高度，如圖19中所示。
此外，凹槽單元的最大寬度110意指在水平方向或垂直方向上量測的凹槽單元的寬度當中的最長寬度，如圖4至圖7中所示。換言之，如圖7中所示，當藉由橫向延伸形成的凹槽單元與藉由縱向延伸形成的凹槽單元形成為具有不同大小峰與谷的曲線且交點的4個拐角為在形成凹槽單元100的網格形式中具有恆定曲率半徑的圓形形狀時，凹槽單元的最大寬度110意指自包含分隔單元500的凹槽單元100的壁表面至壁表面的在水平方向或垂直方向上的寬度當中的最大值。
本文中，凹槽單元的最大寬度110可為(例如)0.1μm至20μm、0.1μm至10μm、0.1μm至5μm或0.1μm至2μm。當凹槽單元的最大寬度為0.1μm或更大時，存在以下優勢：產率 可得以改良，因為容易製備用於形成凹槽單元的模具及其類似者。然而，隨著凹槽單元的寬度增大，使用此凹槽單元形成的導電圖案更可能以肉眼辨識到，因此可能難以用作透明導電膜。
同時，在本發明中，凹槽單元100包含至少一部分是經由藉由分隔單元500分隔而形成的導電圖案300。
本文中，如圖3至圖7中所示，分隔單元500是指形成於凹槽單元100中的由導電圖案300圍繞的部分。本文中，分隔單元500是在分開導電圖案的部分上形成於凹槽單元100中，且具有凸面形狀。然而，當在用於形成導電圖案的導電層移除處理中亦移除分隔單元500時，分隔單元500的剖面可能因此而具有凹面形狀，且當分開分隔單元的導電圖案時，剖面可具有平面形狀。
分隔單元具有凸面形狀或具有平面形狀同時具有凸面形狀的情況圖示於圖21中，且分隔單元具有凹面形狀或具有平面形狀同時具有凹面形狀的情況圖示於圖22中，然而，形狀不限於此。
舉例來說，當分隔單元的垂直剖面形狀具有凸面形狀時，所述形狀可為矩形、凸起形狀、圓錐剖面形狀或梯形，且當分隔單元的垂直剖面形狀具有凹面形狀時，所述形狀可具有與凸面形狀垂直對稱的形式。
更具體而言，如圖8中所示，分隔單元500形成於凹槽單元100的底表面上，自凹槽單元100的壁表面留下某一空間。本文中，形成於凹槽單元100中的分隔單元500的數目不受特別限制，只要所述數目基於凹槽單元100的垂直剖面為一或更多個即可。然而，隨著數目增大，導電圖案的水平剖面具有更複雜的 網形狀，且存在較多連接部分。在此情況下，當使用刮擦方法、分離方法及其類似者移除單元格上的分隔單元及導電層時，形成於凹槽單元的壁表面130及凹槽單元的底表面140上的導電層幾乎不受影響，因此，選擇性成膜特性可改良更多。
此外，分隔單元500的垂直剖面形狀不受特別限制，但舉例來說，可為如圖8及圖9中所示的凸面形狀，且分隔單元的垂直剖面邊界可為直線、曲線、波浪線、Z字形線或其組合。本文中，當分隔單元500的垂直剖面形狀為凸面形狀時，自凹槽單元100的底表面至分隔單元的最高點的高度510可為凹槽單元的深度120的0.5倍至1倍、0.7倍至1倍或0.9倍至1倍。當分隔單元500的垂直剖面具有凸面形狀時，容易獲得包含數個分隔單元的凹槽單元的形成，因為自凹槽單元100的底表面至分隔單元的最高點的高度510等於凹槽單元的深度，且結果，其為有利的，因為能夠降低單位生產成本。
在一些情況下，可在移除單元格上的導電層時亦移除分隔單元，且本文中，分隔單元的水平剖面形狀可為凹面形狀，如圖13中所示。
同時，分隔單元500的水平剖面邊界可為直線、曲線、波浪線、Z字形線或其組合。
形狀不受特別限制，然而，形狀的實例可包含四邊形、三角形、圓、橢圓、多邊形、藉由連接具有不同曲率半徑的兩個或更多個圓弧而形成的圖形、藉由連接至少一個圓弧與至少一個直線而形成的圖形，或這些形狀混合而成的形狀。
舉例來說，當連接具有類似曲率半徑的兩個或更多個圓 弧時，水平剖面形狀可具有接近於完整圓的形狀，且當將一個圓弧連接至一個直線時，形狀可具有接近於半圓的形狀。此外，當連接一個圓弧與兩個直線時，形狀可具有水滴或風扇的形狀。
特定言之，分隔單元500的水平剖面形狀較佳為四邊形，因為可更容易地製備包含數個分隔單元的凹槽單元。
此外，在根據本發明的導電膜中，基於凹槽單元的底表面量測的分隔單元500的水平剖面積的總和可為凹槽單元100的水平剖面積的總和的5%至90%、20%至80%或25%至60%。當分隔單元500的水平剖面積滿足相對於凹槽單元100的面積的以上數值範圍時，根據本發明的導電膜可確保導電率及成膜特性兩者。
同時，如圖3中所示，多個單元格200意指由凹槽單元100圍繞的數個區域，且形成為凸面形狀。
本文中，單元格200的水平剖面形狀可取決於網格形式中的形成藉由橫向延伸形成的凹槽單元、藉由縱向延伸形成的凹槽單元及交點的每一線的形狀而不同，且不受特別限制。更具體而言，單元格的水平剖面形狀的實例可為四邊形、三角形、圓形、橢圓形、多邊形或這些形狀混合而成的形狀。
同時，在根據本發明的導電膜10中，分隔單元500及單元格200可滿足例如以下[等式1]的關係。當分隔單元500及單元格200滿足以下等式1時，亦即，當一個分隔單元的水平剖面積為相對於一個單元格的水平剖面積的1/106或更大時，存在以下優勢：容易製備用於形成包含數個分隔單元500的凹槽單元100的模具，且當一個分隔單元的水平剖面積為相對於一個單元格的水平剖面積的1/5或更小時，存在以下優勢：確保足夠的導電率。
本文中，水平剖面積意指基於導電膜的最上表面量測的值。
同時，在根據本發明的導電膜中，可經由藉由分隔單元500分隔而形成凹槽單元100中的導電圖案300的至少一部分，如圖3至圖6中所示。在此情況下，導電圖案中的每一者的寬度可為(例如)0.1μm至5μm、0.1μm至2μm或0.2μm至1μm。當導電圖案的寬度為0.1μm或更大時，容易製備用於製備包含數個分隔單元的凹槽單元的模具及其類似者，且當導電圖案的寬度為5μm或更小時，所形成的導電圖案不能以肉眼辨識，因此，可獲得具有極佳視覺特性的導電膜。本文中，如圖4至圖6中所示，導電圖案的每一寬度310可為分隔單元500與鄰近凹槽單元100的壁表面之間的距離或分隔單元500與分隔單元500之間的距離。
此外，如圖7中所示，根據本發明的導電膜中的導電圖案300的至少一部分可藉由連接而形成於凹槽單元100中。在此情況下，藉由連接而形成的導電圖案的寬度可(例如)為0.2μm至10μm、0.2μm至4μm或0.4μm至2μm。當導電圖案的寬度為0.2μm或更大時，容易製備用於製備包含數個分隔單元的凹槽單元的模具及其類似者，且當導電圖案的寬度為10μm或更小時，所形成的導電圖案不能以肉眼辨識，因此，可獲得具有極佳視覺特性的導電膜。
圖23圖示藉由連接不是藉由分隔單元分隔形成的導電圖案而形成的一個實例。在圖23中，「a」意指不是經由分隔形成的導電圖案的寬度，且「b」意指經由藉由分隔單元分隔而形成的導 電圖案的寬度。
此外，如圖5中所示，根據本發明的導電膜中的導電圖案300可形成為十字形狀，連接形成凹槽單元100的網格形式的交點的4個拐角。在此情況下，形成為十字形狀的導電圖案的寬度330可(例如)為0.1μm至10μm、0.1μm至4μm或0.2μm至2μm。當形成為十字形狀的導電圖案的寬度為0.1μm或更大時，容易製備用於製備包含具有此類形狀的交點的凹槽單元的模具及其類似者，且當導電圖案的寬度為10μm或更小時，所形成的導電圖案不能以肉眼辨識，因此，可獲得具有極佳視覺特性的導電膜。
同時，在本發明中，導電圖案300的厚度340意指基於垂直剖面量測的導電圖案的高度，如圖11至圖16中所示。本文中，導電圖案的厚度可(例如)為0.01μm至3μm、0.05μm至1μm或0.1μm至0.3μm。當導電圖案300的厚度為0.01μm或更大時，可確保足夠導電率，且當導電圖案300的厚度為3μm或更小時，其極為有利，因為獲得極佳成膜特性。
此外，可使用選自由例如以下各者組成的群組中的一者或更多者形成導電圖案300：金、銀、銅、鋁、鎳、鉻、鉑、碳、鉬、鎂、其合金及氧化物以及氧化矽，然而，材料不限於此。特定言之，考慮到經濟可行性及導電率，導電圖案300較佳以這些材料當中的銅、鋁及其類似者形成。
選擇性地，可以兩個或更多個層形成導電圖案300、導電圖案400。本文中，當以兩個或更多個層形成導電圖案300、導電圖案400時，每一層可以不同材料形成，且材料的實例與用於形 成導電圖案300的所列材料相同。圖14到圖16圖示以兩個層形成導電圖案的實例。
本發明中以兩個或更多個層形成導電圖案300是極為有利的，因為一個層可用作黏結強度調整層或吸收層。舉例來說，藉由在銅層與凹槽單元底表面或壁表面之間形成鉻層或氧化鋁層，一個層可用作黏結強度調整層，且因此，凹槽單元底表面與導電層之間的黏結強度得以改良，且藉由在形成於凹槽單元中的銅層上形成鉻層或在銅層上形成氧化銅層，一個層可用作吸收層，且因此，反射性大大降低，且可確保極佳抗反射效應及視覺特性。
特定言之，在本發明中，考慮到防止表面氧化及減小相對於外部光的發射，形成具有兩個或更多個層的導電圖案300的材料組合較佳為銅及鉻。
接下來，將描述用於製備根據本發明的導電膜10的方法。
用於製備根據本發明的導電膜10的方法包含：在透明基板上形成包含分隔單元500的多個凹槽單元100；在形成有多個凹槽單元100的透明基板上形成導電層；以及移除形成於不同於凹槽單元的部分上的導電層。
在本發明中，當移除形成於不同於凹槽單元的部分上的導電層時，亦可移除導電層。
舉例來說，導電膜可包含形成有導電層的分隔單元，或包含移除了導電層的分隔單元，或可不包含分隔單元。
本文中，透明基板20可為玻璃基板或透明聚合物膜，且本文中，聚合物膜的材料不受特別限制，只要膜透明即可，然而， 例如，可使用聚對苯二甲酸乙二醇酯膜、聚碳酸酯膜、聚乙烯萘膜、聚醯亞胺膜、纖維素膜及其類似者。
同時，在本發明中，可如上文所描述在透明基板20上形成多個包含分隔單元500的凹槽單元100，然而，形成不限於此，且可在形成中不使用單獨基板。
接下來，形成包含分隔單元500的多個凹槽單元100的步驟可使用此項技術中熟知的方法，且所述步驟可使用(例如)壓印方法及其類似方法進行，但不特定地受限於此。
更具體而言，形成根據本發明的導電膜中的凹槽單元100的步驟可使用(例如)以下方法進行：藉由使用掃描儀及其類似者在矽晶圓及其類似者上雕刻而製備要形成的圖案，亦即形成包含分隔單元500的多個凹槽單元的模具，且接著使所述模具接觸透明基板並對結果進行加壓。
本文中，可以活性能量射線固化樹脂或熱固化樹脂形成包含分隔單元500的多個凹槽單元100。更具體而言，可以丙烯酸胺基甲酸酯、環氧丙烯酸酯、丙烯酸酯、聚二甲矽氧烷及其類似者形成多個凹槽單元100，然而，材料不限於此。
接下來，將描述形成導電層的步驟。本文中，形成導電層的材料意指用於形成上文所描述的導電圖案300的材料。同時，可考慮到原材料而以合適方式形成導電層。舉例來說，在本發明的製備方法中，可藉由將導電材料鍍敷、沈積或濕式塗佈於形成有多個凹槽單元100的透明基板20上而形成導電層。更具體而言，形成導電層的方法的實例可包含無電式電鍍方法、化學氣相沈積方法、物理氣相沈積方法或濕式塗佈方法，然而，方法不限 於此。
特定言之，本發明中的導電層300較佳藉由將金屬沈積在包含分隔單元的多個凹槽單元100上而形成。本文中，沈積可經進行而使得(例如)導電粒子的沈積高度為凹槽單元100的最大深度的90%或更小，且所沈積的導電粒子的入射角度基於垂直方向在-15°至15°的範圍內。較佳地，沈積高度可為凹槽單元100的最大深度的約1%至90%、10%至70%或20%至40%，且導電粒子的入射角度可為約-15°至15°、-10°至10°或-5°至5°。
根據本發明的發明人所獲得的研究結果，當使用此項技術中通常使用的導電圖案形成方法(亦即，濺鍍或電子束沈積方法)在寬度為5μm或更小的凹槽單元100上形成導電層300時，發生短路，因為當移除導電層300時，亦移除凹槽單元100中的導電層300。然而，當導電粒子的沈積高度及入射角度滿足上文在導電層沈積中所描述的範圍時，可形成線寬為5μm或更小的導電圖案而無短路，且結果，可製備具有極佳導電率及透明度兩者的基板。
同時，可藉由調整基板的前進速率及其類似者來調整導電粒子的沈積高度。當以相同功率引起蒸鍍時，亦即，當每單位時間的蒸鍍量恆定時，可藉由改變基板的前進速率來調整沈積時間。更具體而言，增大基板的前進速率可較低沈積高度，因為可減小曝露於蒸氣的時間。此外，可藉由在沈積裝置中安裝罩幕由此僅允許某些角度的導電粒子通過或調整蒸鍍源與被沈積基板之間的距離來調整導電粒子的入射角度。藉由安裝具有開放區域且在蒸鍍源與基板之間具有恆定寬度的罩幕，僅以目標角度前進的 蒸氣通過。此外，隨著蒸鍍源與被沈積基板之間的距離變長，實際上到達基板的蒸氣的角度範圍變得較小。
使用上文所描述的此類方法，在形成有多個凹槽單元100的透明基板20上形成導電層，且接著選擇性地移除包含於多個凹槽單元100中的分隔單元500及形成於不同於凹槽單元的部分上的導電層。本文中，可使用物理方法移除導電層。本文中，物理方法意指經由物理力移除金屬層300，且區別於經由諸如蝕刻的化學反應移除金屬層300的方法。更具體而言，可使用刮擦方法、分離方法或其組合進行以物理方式移除金屬層300的步驟。
本文中，刮擦方法意指使用三聚氰胺發泡體或具有粗糙表面的織物擦除導電層的方法，且分離方法是指藉由自導電層的一個末端施加拉力來自樹脂層釋放導電層的方法。
同時，如上文所描述使用物理方法移除導電層300具有如下優勢：處理不僅比使用用於此項技術中的化學方法移除導電層300的現有方法簡單，而且是環保的。當使用化學方法移除導電層300時，需要經由在形成於不同於凹槽單元100中的分隔單元的部分上的導電層300的頂部上插入單獨的耐蝕刻材料的方法來保護凹槽單元100中的分隔單元之外的導電圖案300形成區域，以便選擇性地移除不同於分隔單元500及凹槽單元100的區域中的導電層300。在此情況下，處理成本及產品良率可能受影響，因為添加了插入耐蝕刻材料的處理。相比之下，本發明使用物理方法移除導電層300，不需要額外處理，且不使用諸如蝕刻液體及耐蝕刻材料的有毒化學品，因此為環保的。
同時，當使用刮擦方法及/或分離方法移除導電層時，在 移除導電層時產生的精細金屬顆粒可能包含於凹槽單元100中的導電圖案300中，且此外，單獨的精細顆粒可能包含於凹槽單元100中的導電圖案300中以便獲得諸如以上效應之效應。當精細顆粒如上文所描述包含於凹槽單元100中的導電圖案300中時，與不包含精細顆粒的情況相比，具有90%或更小的反射性是較佳的。
使用諸如以上方法之方法製備的根據本發明的導電膜可有利地用於觸控面板、用於有機太陽能電池的電極、透明顯示器、可撓性顯示器、透明熱絲膜或透明熱絲窗及其類似者中。特定言之，根據本發明的導電膜具有極精細地形成的導電圖案且藉此具有極佳的視覺特性，因為導電圖案不能以肉眼辨識。此外，藉由在傳導圖案之間包含分隔單元，在選擇性地移除導電層以便形成導電圖案時，成膜特性優良，因此，產率得以顯著改良。
下文中，將參考實例及比較實例詳細地描述本申請案。然而，根據本申請案的實例可修改為各種其它形式，且本申請案的範疇不應解釋為受限於下文描述的實例。提供本申請案的實例是用於向熟習此項技術者更完整地描述本申請案。
實例1
使用壓印方法在厚度為100μm的聚對苯二甲酸乙二醇酯膜上形成水平剖面具有網格形式的多個凹槽單元，以使用以丙烯酸胺基甲酸酯形成的紫外線固化樹脂使得圖案具有如圖5中的形式。本文中，凹槽單元的深度為0.5μm，導電圖案的寬度為0.5μm，且分隔單元具有四邊形形狀，其中寬度×長度為1.5μm×1μm(基於水平剖面)，且單元格經形成以具有正方形形式，一個側邊的長度為198μm。
接下來，使用物理氣相沈積方法在形成有凹槽單元(包含具有上文所描述的大小的分隔單元)的聚對苯二甲酸乙二醇酯膜上沈積銅(Cu)至200nm的厚度，且製備形成有銅層的導電膜。
此後，藉由使用物理成膜設備(包含製造織物刮擦器的成膜袋狀物，其具有3000個網孔，分成4英吋大小的圓盤形式)移除形成於分隔單元及單元格上的銅層而製備導電膜。本文中，圓盤的旋轉數目為1000rpm，且形成有銅層的導電膜的前進速率為10m/min，且施加至形成有銅層的導電膜的壓力為0.02kgf/cm2。
實例2
使用壓印方法在厚度為100μm的聚對苯二甲酸乙二醇酯膜上形成水平剖面具有網格形式的多個凹槽單元，以使用以丙烯酸胺基甲酸酯形成的紫外線固化樹脂使得圖案具有如圖5中的形式。本文中，凹槽單元的深度為0.5μm，導電圖案的寬度為0.5μm，且分隔單元具有四邊形形狀，其中寬度×長度為1.5μm×1μm(基於水平剖面)，且單元格經形成以具有正方形形式，一個側邊的長度為198μm。
接下來，藉由使用物理氣相沈積方法在形成有凹槽單元的聚對苯二甲酸乙二醇酯膜(包含諸如以上的分隔單元)上沈積銅(Cu)至200nm的厚度而形成銅層，且以相同方式在銅層上沈積厚度為20nm的鉻層，且製備形成有銅層及鉻層的導電膜。
此後，藉由使用物理成膜設備(包含製造織物刮擦器的成膜袋狀物，其具有3000個網孔，分成4英吋大小的圓盤形式)移除形成於分隔單元及單元格上的銅層而製備導電膜。本文中，圓盤的旋轉數目為1000rpm，形成有銅層及鉻層的導電膜的前進 速率為10m/min，且施加至形成有銅層及鉻層的導電膜的壓力為0.02/cm2。
比較實例1
使用壓印方法在厚度為100μm的聚對苯二甲酸乙二醇酯膜上形成水平剖面具有網格形式的多個凹槽單元，以便使用以丙烯酸胺基甲酸酯形成的紫外線固化樹脂具有如圖1中的圖案。
本文中，凹槽單元的高度為0.5μm，導電圖案的寬度為0.5μm，且單元格經形成以具有一個側邊的長度為199.5μm的正方形形式。
接下來，使用物理氣相沈積方法在形成有凹槽單元(包含具有上文所描述的大小的分隔單元)的聚對苯二甲酸乙二醇酯膜上沈積銅(Cu)至200nm的厚度，且製備形成有銅層的導電膜。
此後，藉由使用物理成膜設備(包含製造織物刮擦器的成膜袋狀物，其具有3000個網孔，分成4英吋大小的圓盤形式)移除形成於分隔單元及單元格上的銅層而製備導電膜。本文中，圓盤的旋轉數目為1000rpm，且形成有銅層的導電膜的前進速率為10m/min，且施加至形成有銅層的導電膜的壓力為0.02kgf/cm2。
測試實例：成膜特性的測試
為測試成膜特性，在製備根據實例1及比較實例1的導電膜的過程中移除導電層，且使用日本基恩士公司(Keyence Corporation)製造的3維形狀量側顯微鏡VK-200量測導電圖案的釋放。結果展示於圖17及圖18中。
如圖17中所示，在根據比較實例1的導電膜中，釋放凹槽單元中的導電圖案，然而，如圖18中所示，在根據實例1的導 電膜中，形成正常導電絲而不釋放導電圖案。
已詳細地描述本發明的實例，然而，本發明的範疇不限於此，且熟習此項技術者將顯而易見，可在不脫離如由所附申請專利範圍所界定的本發明的精神及範疇的情況下進行各種修改及變化。
10‧‧‧導電膜
100‧‧‧凹槽單元
200‧‧‧單元格
300‧‧‧導電圖案
500‧‧‧分隔單元

Claims (25)

  1. 一種導電膜，包括：多個凹槽單元，其水平剖面是以網格形式形成；以及多個單元格，其為由所述凹槽單元圍繞的區域，其中所述凹槽單元包含導電圖案，所述導電圖案的至少一部分經由分隔單元分隔而形成，其中在所述導電膜中，基於所述凹槽單元的底表面量測的所述分隔單元的水平剖面積的總和為所述凹槽單元的水平剖面積的總和的5%至90%，且所述分隔單元及所述單元格滿足以下[等式1]的關係： 其中，所述水平剖面積意指基於所述導電膜的最上表面量測的值。
  2. 如申請專利範圍第1項所述的導電膜，包括導電材料，所述導電材料設置於所述分隔單元上且與所述凹槽單元中的所述導電圖案絕緣。
  3. 如申請專利範圍第1項所述的導電膜，其中所述凹槽單元的最大深度為0.2μm至10μm。
  4. 如申請專利範圍第1項所述的導電膜，其中所述凹槽單元的最大寬度為0.1μm至20μm。
  5. 如申請專利範圍第1項所述的導電膜，其中所述網格形式包含藉由橫向延伸形成的凹槽單元、藉由縱向延伸形成的凹槽單元及上述凹槽單元相交的交點。
  6. 如申請專利範圍第1項所述的導電膜，其中所述分隔單元的水平剖面形狀的邊界包含直線、曲線、波浪線、Z字形線或其組合。
  7. 如申請專利範圍第6項所述的導電膜，其中所述分隔單元的所述水平剖面形狀包含四邊形、三角形、圓形、橢圓形、多邊形、藉由連接具有不同曲率半徑的兩個或更多個圓弧而形成的圖形、藉由連接至少一個圓弧與至少一個直線而形成的圖形或上述形狀混合而成的形狀。
  8. 如申請專利範圍第1項所述的導電膜，其中所述分隔單元的垂直剖面形狀為平面形狀、凸面形狀或凹面形狀。
  9. 如申請專利範圍第1項所述的導電膜，其中所述分隔單元的垂直剖面形狀的邊界包含直線、曲線、波浪線、Z字形線或其組合。
  10. 如申請專利範圍第8項所述的導電膜，其中所述分隔單元的所述垂直剖面形狀為凸面形狀，且所述分隔單元的最高點與所述凹槽單元的底表面之間的高度差為所述凹槽單元的深度的0.5倍至1倍。
  11. 如申請專利範圍第1項所述的導電膜，其中所述單元格的水平剖面形狀為四邊形、三角形、圓形、橢圓形、多邊形或上述形狀混合而成的形狀。
  12. 如申請專利範圍第1項所述的導電膜，其中經由藉由所述分隔單元分隔而形成的所述導電圖案的寬度為0.1μm至5μm。
  13. 如申請專利範圍第1項所述的導電膜，其中藉由連接不是藉由所述分隔單元分隔形成的導電圖案而形成的導電圖案部分 的寬度為0.2μm至10μm。
  14. 如申請專利範圍第5項所述的導電膜，其中在所述交點處形成的所述導電圖案具有連接所述交點的4個拐角的十字形狀，且十字形的所述導電圖案的寬度為0.1μm至10μm。
  15. 如申請專利範圍第1項所述的導電膜，其中所述導電圖案的厚度為0.01μm至3μm。
  16. 如申請專利範圍第1項所述的導電膜，其中所述導電圖案是使用選自由以下各者組成的群組中的一或多個類型形成：金、銀、銅、鋁、鎳、鉻、鉑、碳、鉬、鎂、其合金、及其氧化物以及氧化矽。
  17. 如申請專利範圍第1項所述的導電膜，其中所述導電圖案是以兩個或更多個層形成。
  18. 如申請專利範圍第17項所述的導電膜，其中以兩個或更多個層形成的所述導電圖案是使用不同材料形成。
  19. 一種用於製備導電膜的方法，包括：在透明基板上形成包含分隔單元的多個凹槽單元；在形成有多個所述凹槽單元的所述透明基板上形成導電層，其中所述凹槽單元形成在所述透明基板上；以及移除形成於所述凹槽單元以外的部分上的所述導電層。
  20. 如申請專利範圍第19項所述的用於製備導電膜的方法，更包括移除包含於多個所述凹槽單元中的所述分隔單元。
  21. 如申請專利範圍第19項所述的用於製備導電膜的方法，其中形成所述多個凹槽單元是使用壓印方法進行。
  22. 如申請專利範圍第19項所述的用於製備導電膜的方法， 其中形成所述導電層是使用無電式電鍍方法、化學氣相沈積方法、物理氣相沈積方法或濕式塗佈方法來進行。
  23. 如申請專利範圍第19項所述的用於製備導電膜的方法，其中移除所述導電層是使用刮擦方法、分離方法或其組合而進行。
  24. 如申請專利範圍第23項所述的用於製備導電膜的方法，其中所述刮擦方法是藉由使用三聚氰胺發泡體或具有粗糙表面的織物擦除金屬薄膜層來進行。
  25. 如申請專利範圍第23項所述的用於製備導電膜的方法，其中所述分離方法是藉由施加拉力而自樹脂圖案層釋放金屬薄膜層來進行。
TW103145664A 2013-12-27 2014-12-26 導電膜及其製備方法 TWI567759B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130165199 2013-12-27

Publications (2)

Publication Number Publication Date
TW201530570A TW201530570A (zh) 2015-08-01
TWI567759B true TWI567759B (zh) 2017-01-21

Family

ID=53479237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145664A TWI567759B (zh) 2013-12-27 2014-12-26 導電膜及其製備方法

Country Status (7)

Country Link
US (1) US9699898B2 (zh)
EP (1) EP3016112B1 (zh)
JP (1) JP6315353B2 (zh)
KR (1) KR101739627B1 (zh)
CN (1) CN105612589B (zh)
TW (1) TWI567759B (zh)
WO (1) WO2015099475A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10528160B2 (en) * 2015-02-27 2020-01-07 Fujikura Ltd. Wiring body, wiring board, and touch sensor
CN106252526B (zh) * 2016-09-22 2018-03-16 上海天马微电子有限公司 一种有机发光显示面板以及制作方法
CN112181206B (zh) * 2017-03-20 2023-09-22 苏州诺菲纳米科技有限公司 触控装置
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
CN107910336B (zh) 2017-11-30 2019-07-02 昆山国显光电有限公司 阵列基板及其制造方法及显示屏
CN108520121B (zh) * 2018-03-27 2021-09-17 信利半导体有限公司 网格图案生成方法和装置及计算机装置和可读存储介质
CN109802013B (zh) * 2019-01-25 2021-02-23 香港理工大学 嵌入式金属网柔性透明电极及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254340B (en) * 2003-05-30 2006-05-01 Seiko Epson Corp Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
JP2009266559A (ja) * 2008-04-24 2009-11-12 Hitachi Chem Co Ltd 太陽電池用電極基材、これを用いた太陽電池及び太陽電池用電極基材の製造法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH591570A5 (zh) * 1972-11-28 1977-09-30 Buser Ag Maschf Fritz
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57190912A (en) * 1981-05-20 1982-11-24 Matsushita Electric Ind Co Ltd Production of color filter
KR960009998B1 (ko) * 1992-06-08 1996-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
US6197397B1 (en) * 1996-12-31 2001-03-06 3M Innovative Properties Company Adhesives having a microreplicated topography and methods of making and using same
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
KR100328599B1 (ko) * 1999-10-22 2002-03-15 윤종용 반도체 메모리소자의 커패시터 및 그 제조방법
KR100423907B1 (ko) * 2001-06-14 2004-03-22 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
KR100434506B1 (ko) * 2002-06-27 2004-06-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US6914286B2 (en) * 2002-06-27 2005-07-05 Samsung Electronics Co., Ltd. Semiconductor memory devices using sidewall spacers
JP4326190B2 (ja) * 2002-07-10 2009-09-02 スリーエム イノベイティブ プロパティズ カンパニー 可とう性成形型及びその製造方法
CN1932627A (zh) * 2003-05-30 2007-03-21 精工爱普生株式会社 液晶显示装置和其制法及电子仪器
KR100541554B1 (ko) * 2003-12-09 2006-01-12 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
JP2005288933A (ja) * 2004-04-01 2005-10-20 Three M Innovative Properties Co 可とう性成形型及びその製造方法
KR100685730B1 (ko) * 2005-05-02 2007-02-26 삼성전자주식회사 절연막 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR101469972B1 (ko) * 2007-10-17 2014-12-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
US8284332B2 (en) 2008-08-01 2012-10-09 3M Innovative Properties Company Touch screen sensor with low visibility conductors
JP2011517355A (ja) 2008-02-28 2011-06-02 スリーエム イノベイティブ プロパティズ カンパニー 低可視性導電体を有するタッチスクリーンセンサ
KR100957626B1 (ko) 2008-03-17 2010-05-13 황춘섭 전극 제조방법
US8503123B2 (en) * 2008-12-30 2013-08-06 Samsung Sdi Co., Ltd. Optical filter and flat display panel comprising the same
KR101025023B1 (ko) * 2009-02-23 2011-03-25 (주)이엔에이치 정전용량 방식의 터치스크린 패널
WO2010099132A2 (en) 2009-02-26 2010-09-02 3M Innovative Properties Company Touch screen sensor and patterned substrate having overlaid micropatterns with low visibility
US20110007011A1 (en) * 2009-07-13 2011-01-13 Ocular Lcd Inc. Capacitive touch screen with a mesh electrode
WO2011021470A1 (ja) * 2009-08-17 2011-02-24 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法、透明導電性基板、及び電気化学表示素子
JP2011061003A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 配線パターン形成方法および半導体装置の製造方法、半導体装置、データ処理システム
JP2013521563A (ja) 2010-03-03 2013-06-10 ミレナノテク シーオー．，エルティーディー． 静電容量方式タッチパネルおよびその製造方法
KR20110100034A (ko) 2010-03-03 2011-09-09 미래나노텍(주) 정전 용량 방식 터치 패널 및 그 제조방법
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2012156498A (ja) 2011-01-07 2012-08-16 Fujikura Ltd 配線基板、モールド及び配線基板の製造方法
KR101267277B1 (ko) 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
KR101797651B1 (ko) * 2011-06-15 2017-11-15 미래나노텍(주) 터치스크린 패널용 배선 전극 및 이를 구비하는 터치스크린 패널
KR101907484B1 (ko) * 2011-07-21 2018-12-05 미래나노텍(주) 터치 스크린 패널 제조 장치 및 제조 방법
KR101323764B1 (ko) 2012-05-31 2013-10-31 한밭대학교 산학협력단 투명전극필름 제조방법
US20140293149A1 (en) * 2013-03-27 2014-10-02 Shenzhen O-Film Tech Co., Ltd Capacitive touch screen and manufacturing method thereof
CN103165227B (zh) * 2013-03-28 2014-09-17 南昌欧菲光科技有限公司 透明导电膜及其连通方法
US9179557B2 (en) * 2013-03-30 2015-11-03 Shenzhen O-Film Tech Co., Ltd. Touch screen and method of producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254340B (en) * 2003-05-30 2006-05-01 Seiko Epson Corp Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
JP2009266559A (ja) * 2008-04-24 2009-11-12 Hitachi Chem Co Ltd 太陽電池用電極基材、これを用いた太陽電池及び太陽電池用電極基材の製造法

Also Published As

Publication number Publication date
JP6315353B2 (ja) 2018-04-25
US20160219697A1 (en) 2016-07-28
JP2016534542A (ja) 2016-11-04
US9699898B2 (en) 2017-07-04
EP3016112A1 (en) 2016-05-04
KR101739627B1 (ko) 2017-05-24
CN105612589A (zh) 2016-05-25
TW201530570A (zh) 2015-08-01
KR20150077358A (ko) 2015-07-07
CN105612589B (zh) 2018-08-28
EP3016112B1 (en) 2018-11-21
EP3016112A4 (en) 2016-12-07
WO2015099475A1 (ko) 2015-07-02

Similar Documents

Publication Publication Date Title
TWI567759B (zh) 導電膜及其製備方法
CN104350551B (zh) 包括细金属线的透明基板以及其制造方法
JP5988179B2 (ja) 透明導電膜の製造方法
TWI493575B (zh) 透明導電膜
JP5866765B2 (ja) 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器
KR101795831B1 (ko) 전도성 필름 및 그 제조방법
KR101400700B1 (ko) 디스플레이용 인터페이스패널 및 그 제조방법
KR20160002052A (ko) 전도성 필름
KR20160002031A (ko) 전도성 필름
JP6577198B2 (ja) 配線体及び配線基板
KR101769183B1 (ko) 금속층을 포함하는 전도성 필름의 제조방법 및 이를 이용하여 제조된 전도성 필름
KR101787798B1 (ko) 금속 세선을 포함하는 투명 기판의 제조 방법
KR20160002024A (ko) 전도성 필름
KR20160002025A (ko) 전도성 필름
KR101682757B1 (ko) 전도성 투명 기판
KR20150139329A (ko) 전도성 필름
KR20170075558A (ko) 전도성 기판의 제조방법 및 이로 인해 제조된 전도성 기판
KR20160002263A (ko) 전도성 필름
KR20160002245A (ko) 금속층을 포함하는 전도성 필름 및 그 제조방법
KR20170082829A (ko) 전도성 기판 및 이를 포함하는 전자 장치
KR20140017286A (ko) 디스플레이용 인터페이스패널의 제조방법
KR20160080424A (ko) 전도성 투명 기판
KR101997657B1 (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR20170075556A (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치