[go: up one dir, main page]

JP7172211B2 - 導電性基板、電子装置及び表示装置 - Google Patents

導電性基板、電子装置及び表示装置 Download PDF

Info

Publication number
JP7172211B2
JP7172211B2 JP2018133395A JP2018133395A JP7172211B2 JP 7172211 B2 JP7172211 B2 JP 7172211B2 JP 2018133395 A JP2018133395 A JP 2018133395A JP 2018133395 A JP2018133395 A JP 2018133395A JP 7172211 B2 JP7172211 B2 JP 7172211B2
Authority
JP
Japan
Prior art keywords
layer
conductive pattern
conductive substrate
conductive
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018133395A
Other languages
English (en)
Other versions
JP2019029658A (ja
Inventor
高志 大▲徳▼
晋 谷口
映子 関
淳 佐藤
雄平 堀川
誠 折笠
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2019029658A publication Critical patent/JP2019029658A/ja
Application granted granted Critical
Publication of JP7172211B2 publication Critical patent/JP7172211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H10W70/65
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout
    • H10W70/05
    • H10W70/6525
    • H10W70/66
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections
    • H10W72/072
    • H10W90/724

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、導電性基板、電子装置及び表示装置に関する。
タッチパネル又はディスプレイの表面には、透明性と導電性を有する導電性基板が搭載された透明アンテナが実装されることがある。昨今、タッチパネル及びディスプレイが大型化、多様化したことに伴い、導電性基板には、高い透明性と導電性とともに、フレキシブル性が求められるようになった。従来の導電性基板は、例えば、ITO、金属箔、又は、導電性ナノワイヤーを含有する樹脂により形成された、微細なパターンを形成している導電パターン層を透明基材上に有する。
しかし、ITO又は導電性ナノワイヤーは高価な材料である。また、微細な導電パターン層を基材上に形成する方法としてはエッチングが一般的であるが、エッチングによる方法は、露光工程、現像工程、エッチング工程、及び剥離工程といった工程が必要であり、工程数が多い。このような理由により、低コストで導電性基板を作成することには限界があった。
低コストで導電性基板を製造する方法として、特許文献1には、樹脂製の透明基材上にトレンチを形成させて、銅等の導電性材料を透明基材全面に蒸着法又はスパッタ法により充填させ、トレンチ内部以外の導電性材料をエッチングで除去して導電層を形成させる方法が開示されている。一方、特許文献2には、樹脂製の透明基材上にトレンチを形成させて、トレンチ内部に導電性材料を充填させる方法が開示されている。
特開2016-164694号公報 国際公開第2014/153895号
しかしながら、特許文献1及び2に開示されているような、トレンチを充填する導電パターン層を有する従来の導電性基板は、繰り返し屈曲されたときに、導電層の剥がれが生じたり、導電性が低下したりすることがあるという問題を有していた。
本発明は、トレンチを充填する導電パターン層を有し、屈曲による導電パターン層の剥がれ及び導電性の低下が抑制された導電性基板、及びこの導電性基板を用いた電子装置並びに表示装置を提供することを目的とする。
本発明の一側面は、基材と、基材上に設けられ触媒を含む下地層と、下地層上に設けられたトレンチ形成層と、金属めっきを含む導電パターン層と、を備える導電性基板を提供する。下地層が露出する底面とトレンチ形成層の表面を含む側面とを有するトレンチが形成されている。トレンチを導電パターン層が充填している。下地層が、下地層の導電パターン層側の表面からその内側にかけて形成され、導電パターン層を構成する金属を含み下地層に入り込んでいる金属粒子を含む混在領域を有する。
下地層の厚みに対する混在層の厚みの比は、好ましくは0.1~0.9である。
導電パターン層の幅が0.3~5.0μmであってもよい。導電パターン層の幅に対する導電パターン層の厚みの比が0.1~10.0であってもよい。
導電パターン層のトレンチの底面とは反対側の面の表面粗さRaが100nm以下であることが好ましい。
導電パターン層の側面のうち少なくとも一部とトレンチの側面との間に間隙が形成されていることが好ましい。
導電パターン層が、トレンチの底面とは反対側の面を含む導電パターン層の表面を構成する黒化層を有していてもよい。黒化層の表面粗さRaが15~60nmであってもよい。
導電性基板が、トレンチ形成層及び導電パターン層の基材とは反対側の面の少なくとも一部を覆う保護膜を更に備えていてもよい。保護膜の屈折率は、1.0より大きく、トレンチ形成層の屈折率よりも小さいことが好ましい。
導電パターン層がメッシュ状のパターンを形成していてもよい。
本発明の他の一側面は、上述の導電性基板と、導電性基板に実装されている電子部品と、を備える電子装置を提供する。
本発明の他の一側面は、上述の導電性基板と、導電性基板に実装されている発光素子と、を備える表示装置を提供する。
電子装置又は表示装置は、導電性基板の導電パターン層上に設けられた接続部を更に備え、発光素子が、接続部を介して導電性基板に接続されていてもよい。
電子装置又は表示装置は、導電性基板の導電パターン層上に設けられた密着層と、トレンチ形成層上及び密着層上に設けられ、トレンチ形成層の下地層とは反対側の表面を覆い、前記密着層の一部が露出する開口部を有する絶縁層と、密着層の開口部内に露出した密着層の面上に設けられたUBM層と、UBM層上に設けられた接続部と、を更に備え、発光素子が、接続部、UBM層及び密着層を介して導電性基板に接続されていてもよい。
本発明によれば、トレンチを充填する導電パターン層を有し、屈曲による導電パターン層の剥がれ及び導電性の低下が抑制された導電性基板、及びこの導電性基板を用いた電子装置を提供することができる。
さらに本発明は、導電性基板において導電パターン層の剥がれが抑制された表示装置を提供することもできる。近年、発光ダイオード(LED)等の発光素子を備える表示装置(例えば、LEDディスプレイ)の開発が進められている。液晶ディスプレイ(LCD)では、バックライトの光を透過型液晶によって制御するのに対して、LEDディスプレイでは、自然発光素子である発光ダイオードを用いて画素を構成している。これにより、LEDディスプレイは高輝度、高寿命、高視野角といった特徴を持つ。
発光素子を備える表示装置において、その解像度を向上させるためには、発光素子自体を小さくすればよい。しかし、発光素子が小さいと、微細な導電パターン層を形成する必要があるために、導電パターン層が剥がれ易く、また、導電性の確保が困難になる傾向がある。本発明によれば、発光素子が小さい場合であっても、導電性基板における導電パターン層が剥がれにくく、更には発光素子と導電性基板との密着性にも優れた表示装置を容易に製造することができる。
一実施形態に係る導電性基板を示す模式断面図である。 図1に示す導電性基板の部分拡大図である。 図1に示す導電性基板の製造方法を模式的に示す断面図である。 (a)は一実施形態に係る導電性基板を示す部分拡大図であり、(b)は従来の導電性基板の一例を示す部分拡大図である。 一実施形態に係る導電性基板を示す模式断面図である。 表示装置を製造する方法の一実施形態を模式的に示す断面図である。 表示装置を製造する方法の他の実施形態を模式的に示す断面図である。 図7に示す方法の変形例を模式的に示す断面図である。 図6~8に示す方法によって得られる表示装置の要部を模式的に示す平面図である。 従来の導電性基板の製造方法を示す工程図である。 耐屈曲性試験機の概略図である。
以下、図面を適宜参照しながら、本発明の実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。
図1は、一実施形態に係る導電性基板を示す模式断面図である。図1に示す導電性基板1Aは、フィルム状の基材2と、基材2上に設けられた下地層3と、下地層3の基材2と反対側の面上に設けられたトレンチ形成層4と、導電パターン層8とを備える。下地層3が露出する底面6aとトレンチ形成層4の表面を含む側面6b,6cとを有するトレンチ6が形成されており、トレンチ6を導電パターン層8が充填している。
基材2は、透明基材、特に透明樹脂フィルムであることが好ましい。透明樹脂フィルムは、例えば、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー(COP)、又はポリイミド(PI)のフィルムであってもよい。あるいは、基材2は、ガラス基板、又はSiウェハ等であってもよい。
基材2の厚みは、10μm以上、20μm以上、又は35μm以上であってよく、また、500μm以下、200μm以下、又は100μm以下であってよい。
下地層3は、触媒及び樹脂を含有する。樹脂は、硬化性樹脂であってもよく、その例としては、アミノ樹脂、シアネート樹脂、イソシアネート樹脂、ポリイミド樹脂、エポキシ樹脂、オキセタン樹脂、ポリエステル、アリル樹脂、フェノール樹脂、ベンゾオキサジン樹脂、キシレン樹脂、ケトン樹脂、フラン樹脂、COPNA樹脂、ケイ素樹脂、ジクロペンタジエン樹脂、ベンゾシクロブテン樹脂、エピスルフィド樹脂、エン-チオール樹脂、ポリアゾメチン樹脂、ポリビニルベンジルエーテル化合物、アセナフチレン、及び不飽和二重結合や、環状エーテル、ビニルエーテル等の紫外線で重合反応を起こす官能基を含む紫外線硬化樹脂等が挙げられる。
下地層3に含まれる触媒は、好ましくは無電解めっき触媒である。無電解めっき触媒は、Pd、Cu、Ni、Co、Au、Ag、Pd、Rh、Pt、In、及びSnから選ばれる金属であってよく、好ましくはPdである。触媒は、1種類単独若しくは2種類以上の組合せであってもよい。通常、触媒は触媒粒子として樹脂中に分散している。
下地層3における触媒の含有量は、下地層全量を基準として、3質量%以上、4質量%以上、又は5質量%以上であってよく、50質量%以下、40質量%以下、又は25質量%以下であってよい。
下地層3の厚みは、10nm以上、20nm以上、又は30nm以上であってよく、500nm以下、300nm以下、又は150nm以下であってよい。
トレンチ形成層4は、透明な樹脂層であることが好ましい。また、トレンチ形成層4は、光硬化性又は熱硬化性樹脂を含む層であってもよい。トレンチ形成層4を構成する光硬化性樹脂及び熱硬化性樹脂の例としては、アクリル樹脂、アミノ樹脂、シアネート樹脂、イソシアネート樹脂、ポリイミド樹脂、エポキシ樹脂、オキセタン樹脂、ポリエステル、アリル樹脂、フェノール樹脂、ベンゾオキサジン樹脂、キシレン樹脂、ケトン樹脂、フラン樹脂、COPNA樹脂、ケイ素樹脂、ジクロペンタジエン樹脂、ベンゾシクロブテン樹脂、エピスルフィド樹脂、エン-チオール樹脂、ポリアゾメチン樹脂、ポリビニルベンジルエーテル化合物、アセナフチレン、及び不飽和二重結合や、環状エーテル、ビニルエーテル等の紫外線で重合反応を起こす官能基を含む紫外線硬化樹脂等が挙げられる。
トレンチ形成層4の屈折率(nd25)は、導電性基板の透明性を高める観点から、下地層3の屈折率よりも小さいことが好ましく、例えば、1.0以上であってよく、また、1.7以下、1.6以下、又は1.5以下であってよい。屈折率は、反射分光膜厚計により測定することができる。
トレンチ6は、下地層3が露出する底面6aと、底面6aを囲むトレンチ形成層4の表面を含む、対向する側面6b,6cとから形成されている。トレンチ6は、導電パターン層8に対応するパターンが形成されるように、下地層3上に延在している。図1のように、トレンチ形成層4の下地層3とは反対側の表面4aから底面6aに向かってトレンチ6の幅が狭くなるように、側面6b,6cが底面6aに対して傾斜していてもよいし、側面6b,6cが底面6aに対して垂直であってもよい。側面6b,6cが段差を形成していてもよい。
トレンチ6の幅及び深さは、通常、それぞれ導電パターン層8の幅及び厚みと実質的に一致する。本明細書において、トレンチの幅とは、トレンチが延在する方向と垂直な方向における最大幅をいう。トレンチの幅に対するトレンチの深さの比が、後述する導電パターン層のアスペクト比と同様であってもよい。
導電パターン層8は、単一の金属めっきからなる層であってもよいし、金属種の異なる複数の金属めっきから構成されてもよい。例えば、導電パターン層8は、下地層3上に形成された金属めっきであるシード層と、シード層の下地層3とは反対側の面上に形成された金属めっきである1層以上の上部金属めっき層とを有していてもよい。
導電パターン層8としての金属めっきは、例えば、銅、ニッケル、コバルト、パラジウム、銀、金、白金及びスズから選ばれる少なくとも1種の金属を含み、好ましくは銅を含む。導電パターン層8は、適切な導電性が維持される範囲で、リン等の非金属元素を更に含んでいてもよい。
導電パターン層8がシード層及び上部金属めっき層を有する場合、シード層を構成する金属と上部金属めっき層を構成する金属とは同一であっても異なっていてもよいが、例えば、シード層がニッケルを含み、上部金属めっき層が銅を含んでいてもよい。上部金属めっき層が、シード層上に形成された銅めっき層と、銅めっき層上に形成された、金又はパラジウムを含む最上層とから構成されていてもよい。
導電パターン層8は、トレンチ6に対応するパターンが形成されるように下地層3上に延在している。導電パターン層8の厚みは、トレンチ形成層4との厚みと実質的に一致していてもよいし、導電パターン層8の厚みの、トレンチ形成層4の厚みに対する比が、0.8~1.2の範囲内にあってもよい。
導電パターン層8の幅は、1μm以上、10μm以上、又は20μm以上であってもよく、90μm以下、70μm以下、又は30μm以下であってもよい。本明細書において、導電パターン層の幅は、導電パターン層の延在方向に垂直な方向における最大幅をいう。
導電パターン層8の幅は、導電性基板の透明性を向上させる観点からは、0.3μm以上、0.5μm以上、又は1.0μm以上であってもよく、5.0μm以下、4.0μm以下、又は3.0μm以下であってもよい。
導電パターン層8の厚みは、0.1μm以上、1.0μm以上、又は2.0μm以上であってもよく、10.0μm以下、5.0μm以下、又は3.0μm以下であってもよい。導電パターン層8の幅及び厚みは、後述するモールド7の設計を変更し、トレンチ6の幅及び厚みを変更することによって調整することができる。
導電パターン層8のアスペクト比は、0.1以上、0.5以上、又は1.0以上であってよく、10.0以下、7.0以下、又は4.0以下であってよい。導電パターン層8のアスペクト比を上記範囲とすることにより、導電パターン層8の下地層3への密着性を更に高めることができ、導電性も更に高めることができる。導電パターン層のアスペクト比とは、導電パターン層の幅に対する導電パターン層の厚みの比(厚み/幅)をいう。
導電パターン層8は、例えば一定の方向に沿って延在しながら配列した複数の線状部を含んでいてもよく、メッシュ状に形成されていてもよい。
図2は、図1に示す導電性基板1の断面図における、領域Rの拡大図である。図2に示すように、下地層3は、下地層3の導電パターン層8側の表面(又は上側境界M)からその内側にかけて形成され、導電パターン層8を構成する金属を含み下地層3に入り込んでいる複数の金属粒子8Rを含む混在領域20を有する。混在領域20は、金属粒子8Rと、下地層3の主要成分である樹脂31及び触媒粒子32とを含む。金属粒子8Rは、通常、触媒粒子32を起点として成長した金属めっきを含む。そのため、金属粒子8Rには、触媒粒子32が取り込まれていることが多い。複数の金属粒子8Rのうち少なくとも一部が、導電パターン層8から混在領域20にかけて連続的に連なっていることが好ましい。混在領域20が形成されていることは、例えば走査型電子顕微鏡により観察することにより、確認することができる。
混在領域20の厚みTは、導電性基板1の密着性を更に高める観点から、好ましくは1nm以上、より好ましくは5nm以上、更に好ましくは10nm以上であり、また、好ましくは500nm以下、より好ましくは300nm以下、更に好ましくは200nm以下、特に好ましくは100nm以下である。
ここで、混在領域20の厚みTは、導電パターン層8側の上側境界Mから、それよりも基材2側の下側境界Nまでの距離として定義される。上側境界M及び下側境界Nは、それぞれ、導電性基板1の厚み方向に垂直な方向の断面(以下「水平面」という。)である。上側境界Mは、下地層3を構成する樹脂31を含む水平面のうち、最も導電パターン層側に位置するものである。下側境界Nは、金属粒子8Rを含む水平面のうち、最も基材2側に位置するものである。上側境界M及び下側境界Nは、導電性基板1Aの厚み方向に沿う断面(以下「垂直面」という。)を走査型電子顕微鏡等で観察することにより決定することができる。複数の垂直面を観察して混在領域の厚みTを求め、それらの平均値を、導電性基板1における混在領域20の厚みTとみなしてもよい。混在領域が形成されていることにより、導電パターン層8の下地層3からの剥がれが効果的に抑制され得る。
下地層3の厚みに対する混在領域20の厚みTの比は、好ましくは0.1以上、より好ましくは0.2以上、更に好ましくは0.3以上であり、好ましくは0.9以下、より好ましくは0.6以下、更に好ましくは0.5以下である。
導電パターン層8のトレンチ6の底面6aとは反対側の面8aの表面粗さRaは、好ましくは100nm以下、より好ましくは70nm以下、更に好ましくは30nm以下である。導電パターン層8の面8aの表面粗さRaが100nm以下であると、表皮効果損失を小さくすることができる。表面粗さRaの下限値は特に限定されないが、例えば5nm以上である。導電パターン層8の側面も、これら数値範囲内の表面粗さRaを有していてもよい。
導電パターン層8の側面の少なくとも一部とトレンチ6の側面6b及び/又は6cと間に間隙が形成されていてもよい。これにより、導電性基板1Aが屈曲したときの導電パターン層8の損傷をより効果的に抑制することができる。間隙は、好ましくは導電パターン層8の側面とトレンチ6の対向する側面6b及び6cの両方との間に形成される。間隙の幅は、1nm以上、5nm以上、又は10nm以上であってよく、また、150nm以下、125nm以下、又は100nm以下であってよい。間隙の幅は、導電パターン層8の延在方向に垂直な方向における、導電パターン層8とトレンチ6との距離の最大値をいう。後述するように、下地層3、又は下地層3上のシード層から金属めっきを成長させることにより、導電パターン層8とトレンチの側面6b,6cとの間に容易に間隙を形成させることができる。
図3は、図1に示す導電性基板1Aを製造する方法の一実施形態を模式的に示す断面図である。本実施形態に係る方法では、まず、図3の(a)に示すように、フィルム状の基材2の一方の主面2a上に、触媒を含有する下地層3を形成させる。図3の(a)の工程は、基材2及び基材2上に形成された下地層3を備えた積層体を用意する工程であってもよい。
続いて、図3の(b)に示すように、下地層3の基材2とは反対側の面3a上にトレンチ形成層4を形成させる。図3の(b)の工程は、基材2と、下地層3と、トレンチ形成層4とをこの順に備える積層体5Aを用意する工程であってもよい。
次に、図3の(c)、(d)に示すように、凸部7aを有するモールド7を用いたインプリント法によりトレンチ(溝部)6を形成させる。この工程では、所定の形状の凸部7aを有するモールド7を、矢印Aで示す方向に移動させることで、トレンチ形成層4に押し込ませる(図3の(c))。凸部7aの先端が下地層3に到達するまでモールド7が押し込まれてもよい。その状態で、トレンチ形成層4が未硬化の光硬化性又は熱硬化性樹脂を含む層である場合にはこれを硬化させる。トレンチ形成層4が光硬化性樹脂を含む層である場合、紫外線等の光を照射することにより、トレンチ形成層4を硬化させる。その後、モールド7を取り外すことにより、モールド7の凸部7aの形状が反転した形状を有するトレンチ6が形成される(図3の(d))。トレンチ6を形成させる方法は、インプリント法に限定されず、例えば、レーザー、ドライエッチング、又はフォトリソグラフィーによりトレンチ6を形成させてもよい。
図3の(d)に示すように、トレンチ6は、下地層3が露出する底面6aと、底面6aを囲むトレンチ形成層4の表面を含む、対向する側面6b,6cとから形成されている。トレンチ6は、導電パターン層8に対応するパターンが形成されるように、下地層3上に延在している。トレンチ6の底面6aに下地層3を露出させるために、モールド7を取り外した後、ドライエッチング等のエッチングにより、トレンチ6内の下地層3上に残存したトレンチ形成層4を除去してもよい。
モールド7は、石英、Ni、紫外線硬化型液状シリコーンゴム(PDMS)等で形成されていてよい。モールド7の凸部7aの形状は、形成させるトレンチ6の形状に応じて設計される。
次に、図3の(e)に示すように、トレンチ6を充填する導電パターン層8を形成させる。導電パターン層8は、下地層3から金属めっきを成長させる無電解めっき法により形成されてよい。トレンチ6が形成された積層体5Aを、金属イオンを含有する無電解めっき液に浸漬させることにより、下地層3に含有される触媒を起点として、導電パターン層8としての金属めっきを形成させることができる。トレンチ6を充填する導電パターン層8を形成させることにより、導電性基板1Aを得ることができる。
無電解めっき液は、導電パターン層を構成する金属のイオンを含む。無電解めっき液は、リン、ホウ素、鉄等を更に含有していてもよい。
無電解めっき液に積層体5Aを浸漬させる際の、無電解めっき液の温度は、例えば、40~90℃であってよい。また無電解めっき液の浸漬時間は、導電パターン層8の厚み等によって異なるが、例えば10~30分である。
シード層及び上部金属めっき層を有する導電パターン層は、下地層上にシード層を形成させることと、シード層上に上部金属めっき層を形成させることを含む方法により、形成することができる。トレンチ6が形成された積層体5Aをシード層形成用の無電解めっき液に浸漬させることにより、下地層3に含まれる触媒を起点として金属めっきをシード層として形成させる。その後、シード層を有する積層体を導電層形成用の無電解めっき液に浸漬させることにより、上部金属めっき層を形成させることができる。上部金属めっき層を形成する前に、シード層に触媒を吸着させ、シード層に吸着した触媒を起点として上部金属めっき層を形成させてもよい。
シード層の厚みは、10nm以上、30nm以上、又は50nm以上であってよく、500nm以下、300nm以下、又は100nm以下であってよい。
本実施形態に係る方法は、一定の幅の導電パターン層を容易に形成できるという点でも優れている。図4は、メッシュ状のパターンを形成している導電パターン層を有する導電性基板の例を示す部分拡大図である。本実施形態に係る方法により形成される導電性基板の場合、図4の(a)に例示されるように、2本の導電パターン層8の交点付近の領域Pにおいても、導電パターン層8の幅が大きく変化することなく、一定の幅が維持され易い。これに対して、エッチングによって導電パターン層を形成する従来の方法の場合、図4の(b)に例示されるように、2本の導電パターン層8’の交点付近の領域Qにおいて、導電パターン層8’の幅が大きくなることがある。導電パターン層の幅のばらつきが小さいことは、導電パターン層8の幅が、交点付近の領域で大きくならないことは、全光線透過率が高くなるという点で有利であり、導電パターン層8の幅のばらつきが小さいことは、全光線透過率のばらつきが小さいという点で有利である。
図5は、導電性基板の他の実施形態を示す模式断面図である。図5に示す導電性基板1Bの導電パターン層8は、その表面のうち、トレンチ6の底面6aとは反対側の面8a(以下、導電パターン層の上面8aということがある。)と、側面8b,8cとを含む部分を構成する黒化層25を有している。黒化層25における「黒化」とは、黒化層25の表面に入射した光に対する正反射率が低減されるように表面を加工することを意味する。
黒化層25は、黒色金属めっき用のめっき液を用いて形成される黒色金属めっきであってもよいし、レイデント処理(登録商標)によって形成される黒色金属めっきであってもよい。黒化層25は、通常、導電パターン層8の一部を構成する導電層として設けられる。
黒色金属めっき用のめっき液で形成される黒色金属めっきとしては、黒色ニッケルめっき、黒色クロムめっき、亜鉛めっきの黒色クロメート、黒色ロジウムめっき、黒色ルテニウムめっき、スズ-ニッケル-銅の合金めっき、スズ-ニッケルの合金めっき、置換パラジウムめっきが挙げられる。
黒化層25は、導電パターン層8の表面を粗化する方法によって形成されてもよい。その場合、黒化層25の表面粗さRaは、好ましくは15nm以上であり、より好ましくは20nm以上であり、更に好ましくは30nm以上であり、また、好ましくは60nm以下であり、より好ましくは55nm以下であり、更に好ましくは50nm以下である。Raは走査型プローブ顕微鏡(SPM)によって測定することができる。粗化は、導電パターン層8の表面を酸処理等により粗化する方法、又は、導電パターン層8の表面が粗くなるように導電パターン層8を形成させる方法等により行われる。
黒化層25(黒色金属めっきの膜)の厚みは、10nm以上、30nm以上、又は50nm以上であってよく、150nm以下、125nm以下、又は100nm以下であってよい。
トレンチ6の底面6aとは反対側の面8aを構成する黒化層25は、例えば、導電パターン層8を形成した後、面8aを覆う黒色金属めっきを形成することにより、形成させることができる。導電パターン層8の側面8b,8cとトレンチ6の側面との間に間隙が形成されている場合、黒色金属めっき用のめっき液への浸漬により、導電パターン層8のトレンチ6の底面6aとは反対側の面8aを覆うとともに、導電パターン層8の側面8b,8cも覆う黒色金属めっきが形成されることが多い。
黒化層25は、導電パターン層8のトレンチ6の底面6a側の表面を構成する層として設けられてもよい。導電パターン層8のトレンチ6の底面6a側の表面を構成する黒化層は、例えば、トレンチ6を形成した後、黒色金属めっき(例えば黒色ニッケルめっき)をシード層として下地層3上に形成されてもよい。
導電性基板は、トレンチ形成層4及び導電パターン層8の基材2とは反対側の面の少なくとも一部を覆う保護膜を更に備えてもよい。保護膜は、例えば、樹脂及びフィラーを含んでいてもよい。保護膜の樹脂の例としては、アミノ樹脂、イソシアネート樹脂、ケイ素樹脂、アクリル樹脂、ポリカーボネート樹脂、フッ素樹脂、及び不飽和二重結合や、環状エーテル、ビニルエーテル等の紫外線で重合反応を起こす官能基を含む紫外線硬化樹脂等が挙げられる。保護膜のフィラーの例としては、酸化ケイ素、酸化ジルコニウム、酸化チタン、酸化アルミニウム、フッ化マグネシウム酸化亜鉛、酸化アンチモン、リンドープ酸化スズ、アンチモンドープ酸化スズ、スズドープ酸化インジウム、Agナノコロイド等が挙げられる。保護膜は、例えば、保護膜形成用の樹脂組成物をトレンチ形成層4及び導電パターン層8の基材2とは反対側の面に塗工し、必要により塗膜を乾燥及び/又は硬化することにより形成することができる。導電パターン層8とトレンチ6の側面6b,6cとの間に間隙が形成されている場合、保護膜はこの間隙を充填してもよい。
保護膜の厚みは、10nm以上、50nm以上、又は100nm以上であってよく、5000nm以下、3000nm以下、又は1000nm以下であってよい。
保護膜の屈折率は、導電性基板の透明性の観点から、1.0以上、又は1.3以上であってよく、1.6以下、又は1.5以下であってよい。保護膜の屈折率は、好ましくは、トレンチ形成層4の屈折率よりも小さい。保護膜の屈折率は、例えば、フィラーの含有量を増減させることによって調整することができる。
[表示装置]
上述した導電性基板に発光素子を実装することによって、当該導電性基板及び発光素子を備える表示装置を製造することができる。上述の導電性基板は、下地層からの導電パターン層の剥がれが抑制されるため、この導電性基板を備える表示装置は、布又は紙のように薄く製造され、折り曲げたり丸めたりできるフレキシブルな表示装置(ディスプレイ)として使用することができる。このようなフレキシブルな表示装置は、小型化・軽量化することができ、収納性・デザイン性を向上させることができる。
図6は、表示装置を製造する方法の一実施形態を模式的に示す断面図である。この方法では、まず、図6の(a)に示すように、発光素子40と、導電性基板1Aを用意する。発光素子40は、発光部41と、発光部41の一方の主面41a上に設けられた正極42と、正極42から間隔を空けて主面41a上に設けられた負極43とを備える。以下、正極42及び負極43をまとめて電極42,43と呼ぶことがある。発光素子40は、赤色、緑色又は青色の光を発光可能な素子であってよい。発光素子40は、例えば、発光ダイオード(LED)であってよい。本実施形態の場合、導電性基板1Aにおける導電パターン層8は、一定の方向に沿って延在する複数の線状部81,82を含む。
発光素子40の形状(発光部41の形状)は特に制限されないが、例えば略矩形状(長方形状、正方形状等)であってよい。発光素子40の寸法は適宜設定されてよいが、発光素子40が矩形状である場合、発光素子40の幅は、表示装置の解像度をより向上させる観点からは、好ましくは、100μm以下、80μm以下、60μm以下、30μm以下、又は20μm以下である。その場合の発光素子40の長さは、好ましくは、50μm以下、40μm以下、30μm以下、20μm以下、又は10μm以下である。発光素子40の幅は、5μm以上、10μm以上、又は20μm以上であってよい。その場合の発光素子40の長さは、5μm以上、又は10μm以上であってよい。発光素子40の幅は、後述する工程において発光素子40を導電性基板1Aに実装した際に、導電パターン層8の幅に対応する方向として設定される。発光素子40の長さは、導電パターン層8の延在方向に沿う方向として設定される。
次に、図6の(b)に示すように、導電性基板1Aに発光素子40を実装する。この工程は、導電性基板1Aの導電パターン層8に、発光素子40の電極42,43を接続させることを含む。このとき、発光素子40の正極42及び負極43を、導電パターン層8の隣り合う2つの線状部81,82にそれぞれ接触させることによって、発光素子40が導電パターン層8と電気的に接続される。これにより、発光素子40が導電性基板1Aに実装された表示装置50Aを得ることができる。
図7は、表示装置を製造する方法の他の実施形態を模式的に示す断面図である。この方法では、導電性基板1Aに発光素子40を実装する工程が、導電性基板1Aにおける導電パターン層8上に接続部を形成させることと、発光素子40を、接続部を介して導電パターン層8に接続させることと、を含む点で、上述した実施形態と異なる。
この方法では、まず、図7の(a)、(b)に示すように、導電性基板1Aにおける導電パターン層8上に、接続部44を形成させる。接続部44は、導電パターン層8の上面8a上の少なくとも一部と接触するように形成されてよい。
接続部44は、導電パターン層8の上面8a上に半田合金からなる微小ボールを用いることで形成されてよく、半田合金からなるペーストを印刷して形成されてもよい。接続部44は、導電パターン層8から金属めっきを成長させる無電解めっき法により形成されてもよい。接続部44が無電解めっき法により形成される場合、接続部44は、スズ、銀、銅、ビスマス、インジウム等を構成材料として含んでいてよく、これらのいずれか二以上の材料による合金を含んでいてもよい。本実施形態においては、接続部44は、半田合金からなる微小ボール又はペーストによって形成されていることが好ましい。
接続部44の寸法は、発光素子40における電極42,43が接触可能な大きさであれば適宜設定されてよい。例えば、図7の(b)に示すように、接続部44の幅が、導電パターン層8の幅と同一に形成されてもよい。接続部44は、導電パターン層8の幅よりも小さく形成され、導電パターン層8の上面8aの一部が露出していてもよい。
次に、図7の(c)に示すように、接続部44における、導電パターン層8と接する面の反対側の面44aに、発光素子40の電極42,43を接触させることにより、発光素子40を、導電性基板1Aに接続部44を介して接続させる。このとき、発光素子40における正極42及び負極43を、隣り合う2つの接続部44に接触させることによって、発光素子40を電気的に接続させる。これにより、発光素子40が導電性基板1Aに実装された表示装置50Bを得ることができる。
図8は、発光素子40を、接続部44を介して導電性基板1Aに接続させることを含む、表示装置を製造する方法の一変形例を模式的に示す断面図である。本変形例によれば、導電性基板1Aに対して、発光素子40を更に好適にかつ容易に実装できるため、より小さな発光素子40を導電性基板1Aに実装する場合に特に好ましく用いられる。
この方法では、まず、図8の(a)、(b)に示すように、導電性基板1Aの導電パターン層8上に、密着層45を形成させる。密着層45は、導電パターン層8の上面8a上の少なくとも一部に形成されてよい。密着層45を形成させることにより、後述する絶縁層をトレンチ形成層4上、及び導電パターン層8上に形成させた際に、絶縁層の剥がれを抑制することができる。
密着層45は、導電パターン層8から金属めっきを成長させる無電解めっき法により形成されることが好ましい。密着層45は、後述するUBM層、更には、UBM層上に設けられる接続部44及び発光素子40との密着性を向上させる観点から、好ましくはニッケル及びニッケル合金からなる群より選ばれる少なくとも1種を構成材料として含む。密着層45は、より好ましくは、ニッケル及びニッケル合金からなる群より選ばれる少なくとも1種に加えて、亜鉛及びリンからなる群より選ばれる少なくとも1種を含有する。
密着層45においては、導電パターン層8に接する面と反対側の面45a(以下、密着層45の上面45aともいう。)が粗化されていることが好ましい。密着層45の上面45aが粗化されることにより、アンカー効果によって、絶縁層がより密着しやすくなる。
密着層45の上面45aを粗化する方法は、めっき後の密着層45の上面45aを酸処理等により粗化する方法、又は、密着層45の表面が粗くなるようにめっき液を調整してから密着層45を形成させる方法等により行われる。
密着層45の表面粗さRaは、後述する絶縁層との密着性を更に向上させる観点から、好ましくは0.1μm以上であり、より好ましくは0.3μm以上であり、更に好ましくは0.5μm以上である。Raは、表示装置の強度を確保する観点から、好ましくは1μm以下であり、より好ましくは0.8μm以下であり、更に好ましくは0.7μm以下である。Raは、上述した黒化層において説明した方法と同様の測定方法により測定することができる。
密着層45の厚みは、好適な表面粗さRaを得る観点から、好ましくは0.1μm以上であり、より好ましくは0.5μm以上であり、更に好ましくは1.0μm以上である。密着層45の厚みは、2.0μm以下、1.8μm以下、又は1.5μm以下であってよい。
続いて、図8の(c)に示すように、トレンチ形成層4の下地層3とは反対側の表面4aを覆い、密着層45の上面45aが露出する開口部を有する絶縁層46を形成させる。絶縁層46は、好ましくは、トレンチ形成層4の表面4aと、密着層45の一部(例えば、密着層45の上面45aの端部)を覆うように形成されている。
絶縁層46は、絶縁性を有する素材で形成されている。絶縁性を有する素材は、無機材料、又は樹脂であってよい。無機材料としては、例えば、SiO、SiN等のケイ素を含有する化合物が挙げられる。樹脂としては、エポキシ樹脂、ポリイミド等が挙げられる。
図8の(d)に示すように、絶縁層46の開口部内に露出した密着層45の上面45a上に、UBM層(アンダーバリアメタル層)47を形成させる。UBM層47は、密着層45から金属めっきを成長させる無電解めっき法により形成されることが好ましい。UBM層47は、ニッケル、コバルト、鉄及び銅からなる群より選ばれる少なくとも1種の金属を含んでいてよい。UBM層47は、リン等の非金属元素を更に含んでいてもよい。UBM層47は、好ましくは、ニッケルを含有し、又は、ニッケル及びリンを含有する。
図8の(e)に示すように、UBM層47の導電性基板1Aとは反対側の面47a上に接続部44を形成させる。接続部44の構成材料及び形成方法は、上述した実施形態における構成材料及び形成方法と同様であってよいが、本変形例においては、より小さな発光素子40を実装させる観点から、接続部44は、UBM層47から金属めっきを成長させる無電解めっき法により形成されることが好ましい。接続部44は、好ましくは、スズ又はその合金を構成材料として含む。UBM層47上に形成される接続部44は、その一部が絶縁層46の表面に接していてもよい。
図8の(f)に示すように、形成された接続部44に、発光素子40を接続する。これにより、発光素子40が、接続部44、UBM層47、及び密着層45を介して導電性基板1Aの導電パターン層8に接続された表示装置50Cを得ることができる。すなわち、密着層45、絶縁層46、UBM層47及び接続部44を形成することと、接続部44に発光素子40を接続することとを含む工程により、発光素子40が導電性基板1Aに実装される。
図9は、図6~8に示した方法によって得られる表示装置50(50A~50C)の要部を模式的に示す平面図である。図9に示す表示装置5において、複数の発光素子40(40a,40b,及び40c)が、導電性基板1Aにおける導電パターン層8の隣り合う2つの線状部81,82を跨ぎながら、これら線状部の延在方向Lに沿って配列されている。発光素子40は、赤色の発光部を有する発光素子40a、緑色の発光部を有する発光素子40b、及び青色の発光部を有する発光素子40cからなっていてよく、これらの発光素子40a,40b,及び40cが、任意の順序で配置されてよい。隣接する発光素子40(40a,40b,及び40c)同士の間隔としては、例えば、導電パターン層8の幅方向における間隔Dが400μm以下、導電パターン層8の延在方向Lにおける間隔Dが200μm以下であってよい。
上述した表示装置50を製造する方法においては、発光素子40の露出部分を覆う封止部を設ける工程を更に備えてもよい。封止部は、例えば、シリコーン樹脂、エポキシ樹脂、オレフィン樹脂等の樹脂で形成されていてよい。
他の実施形態に係る導電性基板1Bに対しても、第1実施形態と同様の方法により発光素子を実装することができ、表示装置を製造することができる。この場合、発光素子40は、導電性基板1Bにおける黒化層25上に直接又は接続部44を介して接続されることにより実装されてよい。
[電子装置]
他の実施形態において、上述した方法によって製造された導電性基板には、発光素子以外の電子部品を実装することもできる。発光素子以外の電子部品としては、例えば、コンデンサ、インダクタ、サーミスタ等の受動部品、半導体素子、コネクタ等が挙げられる。これにより、表示装置以外にも、上述した方法によって製造された導電性基板上に電子部品を備える電子装置を製造することができる。
以下、実施例により本発明を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
20質量%のPd粒子と、イソシアネート樹脂とを含有する、下地層形成用の触媒含有樹脂を準備した。この触媒含有樹脂を、透明基材であるPETフィルム(厚み100μm)上に、バーコーターを用いて塗工した。塗膜を80℃に加熱し、硬化させることにより、下地層(厚み100nm)を形成させた。その後、下地層上に、バーコーターを用いて、紫外線硬化性の透明アクリル系オリゴマーを塗工してトレンチ形成層(厚み2μm)を形成した。
メッシュ状のパターンを形成している幅1μmの凸部を有するNi製のモールドを準備した。このモールドをトレンチ形成層に押し付け、モールドの凸部の先端を下地層まで到達させた。この状態でトレンチ形成層を紫外線照射により硬化させた。これにより、下地層が露出した底面を有するトレンチを形成させた。トレンチの幅は1μm、深さは2μmで、隣り合うトレンチの間隔は100μmであった。
トレンチを形成しているトレンチ形成層を有する積層体を、界面活性剤を含むアルカリ性の脱脂液に5分間浸漬した。その後、脱脂液から取り出した積層体を、純水で洗浄した。洗浄後の積層体を、硫酸ニッケル及び次亜リン酸ナトリウムを含有する無電解めっき液に3分間浸漬して、NiとPから構成されるシード層(厚み100nm)としての金属めっきを、トレンチの底面に露出する下地層から成長させた。無電解めっき液から取り出した積層体を、純水で洗浄した。続いて、シード層を形成させた積層体を、Pdを含む水溶液に5分間浸漬させてから純水で洗浄し、シード層に触媒としてのPd粒子を吸着させた。その後、積層体を硫酸銅及びホルマリンを含有する無電解めっき液に15分間浸漬させることにより、トレンチを充填するCuめっき(上部金属めっき層)をシード層上に成長させた。無電解めっき液から取り出した積層体を純水で洗浄し、80℃で3分間乾燥させて、メッシュ状のパターンを形成し、シード層及びCuめっきからなる導電パターン層を有する導電性基板を得た。この導電性基板において、導電パターン層の幅Wは1μm、厚みは2μm、アスペクト比(厚み/幅)は2であった。隣り合う導電パターン層同士の間隔Sは200μmであった。得られた導電性基板に対して、クロスセクションポリッシャーを用いて、導電パターン層の断面を切り出し、走査型電子顕微鏡を用いた観察により、トレンチの側面と導電パターン層の側面との間に間隙が形成されていることを確認した。
[実施例2~5]
導電パターン層の幅W(トレンチの幅)及びの導電パターン層の厚み(トレンチの深さ)を表1に記載の値に変更したこと以外は、実施例1と同様の方法により導電性基板を作製した。
[実施例6~9]
導電パターン層の厚み(トレンチの深さ)を表1に記載した値に変更したこと以外は、実施例1と同様の方法により導電性基板を作製した。
[比較例1]
図10に示す従来の製造方法に従って、下地層を備えていない導電性基板を作製した。まず、実施例と同様のPETフィルム(基材2)に紫外線硬化性の透明アクリル系オリゴマーを塗工し、トレンチ形成層4(厚み2μm)を形成した。トレンチ形成層4に、メッシュ状のパターンを形成している幅1μmの凸部を有するモールドを押し付け、凸部の先端を基材2まで到達させた。この状態で、トレンチ形成層4を紫外線照射によって硬化させることによって、基材2が露出した底面を有するトレンチ6が形成された積層体5Cを得た(図10の(a))。次に、スパッタ法により、トレンチ形成層4の表面及び底面6aの全体を覆うCuからなるシード層11を形成させた(図10の(b))。その後、積層体5Cを硫酸銅及びホルマリンを含有する無電解めっき液に浸漬することでシード層11からCuめっきを成長させて、トレンチ6を充填するとともにトレンチ形成層4の全体を覆うCuめっき層8Aを形成させた(図10の(c))。その後、Cuめっき層8Aのうち、トレンチ6内部を充填する部分以外の部分をエッチングによって除去し(図10の(d))、導電パターン層8を有する比較例1に係る導電性基板1Cを作製した。得られた導電性基板に対して、クロスセクションポリッシャーを用いて、導電パターン層の断面を切り出し、走査型電子顕微鏡を用いた観察により、導電パターン層8と、トレンチ6の側面6b,6cとは密着し、これらの間に間隙が形成されていないことを確認した。
各導電性基板における導電パターン層のトレンチの底面とは反対側の面の表面粗さRaを、走査型プローブ顕微鏡を用いて、1μmの視野において測定した。また、各導電性基板の断面(垂直面)を観察し、導電パターン層のシード層を構成する金属であるニッケルを含む粒子が下地層に入り込んでいる混在領域が形成されていることが確認された。混在領域において、複数の金属粒子が導電パターン層から連続的に連なっていた。垂直面の観察に基づいて、混在領域の厚みを測定した。比較例1の導電性基板においては、混在領域は形成されていなかった。
<屈曲試験>
長さ150mm、幅50mmの各導電性基板のサンプルを準備した。このサンプルを、図11に示す耐屈曲性試験機を用いた、JISC5016に従う屈曲試験に供した。すなわち、導電性基板1の端部12を固定部13に固定しながら、導電性基板1を屈曲部14の円形の周面(曲率半径d:5mm)に沿わせることで、導電性基板1が屈曲するように配置した。その後、端部12とは反対側の端部15を矢印Bに示す方向に沿って往復させた。往復の移動距離を30mm、往復の周期を150回/分とし、1分間、端部15を繰り返し往復させた。
<導電性の評価(表面抵抗の測定)>
非接触式抵抗測定器EC-80P(ナプソン(株))を用いて、屈曲試験前後の導電性基板のそれぞれについて表面抵抗を測定した。測定は、導電性基板の表面φ20mmの領域について行った。測定結果に基づいて、以下の4段階のランクで導電性を評価した。ランクAである場合に、最も導電性が優れているといえる。
ランクA:表面抵抗が5Ω/□未満
ランクB:表面抵抗が5Ω/□以上10Ω/□未満
ランクC:表面抵抗が10Ω/□以上15Ω/□未満
ランクD:表面抵抗が15Ω/□以上
<密着性の評価>
屈曲試験後の導電性基板の断面を走査型電子顕微鏡で観察して、下地層又は基材からの導電パターン層の剥がれの有無を確認した。
<透明性の評価>
導電性基板の全光線透過率を、ヘーズメーターNDH5000(日本電色工業(株))を用い、JISK7136に従って測定した。測定結果に対して以下の3段階のランクに基づき透明導電性基板の透明性を評価した。ランクAである場合、最も透明性が優れているといえる。
ランクA:導電性基板の全光線透過率/基材の全光線透過率×100=98%以上
ランクB:導電性基板の全光線透過率/基材の全光線透過率×100=96%以上98%未満
ランクC:導電性基板の全光線透過率/基材の全光線透過率×100=96%未満
Figure 0007172211000001
表1に示すように、実施例1~9の導電性基板においては、屈曲試験後に、導電パターン層の剥がれが抑制されるとともに、良好な導電性が維持されていることがわかった。
[実施例10~12]
実施例1と同様にして、複数の導電性基板を作製した。これらを、Pdを含む水溶液に5分間浸漬させてから純水で洗浄し、導電パターン層の表面に、触媒としてのPd粒子を吸着させた。その後、導電性基板を黒色Niめっき用の無電解めっき液に3分間浸漬させて、導電パターン層のトレンチの底面とは反対側及びトレンチの側面側の再表層として、黒色Niめっき膜を形成した。無電解めっき液から取り出した各導電性基板を純水で洗浄した。さらに、黒色Niめっき膜に酸処理を行い、黒色Niめっき膜の表面粗さRaを、酸処理の時間を調整することにより15nm(実施例10)、58nm(実施例11)又は65nm(実施例12)に調整した。表面粗さRa及び混在領域の厚みを、実施例1~9と同様の方法で測定した。
<導電性の評価、透過率の測定>
実施例10~12及び実施例1の導電性基板について、上述した方法と同様の方法により、透明性及び導電性を評価した。表2に示すように、Raが15~60nmであるときに、透明性及び導電性が特に優れることがわかった。
Figure 0007172211000002
[実施例13~15]
実施例1と同様にして、複数の導電性基板を作製した。これら導電性基板のトレンチ形成層及び導電パターン層の表面に、保護膜形成用の硬化性樹脂組成物をドクターブレードで塗工した。塗膜を乾燥してから、紫外線照射によって硬化させて、トレンチ形成層及び導電パターンを覆う保護膜(厚み100nm)を形成させた。ここで用いた保護膜形成用の硬化性樹脂組成物は、フィラー(酸化ケイ素)及びフッ素樹脂を含有する。フィラーの含有量を変更することにより、保護膜の屈折率が表3に記載した値になるように調整した。混在領域の厚みを、実施例1~9と同様の方法で測定した。
<透明性の評価>
実施例13~15及び実施例1の導電性基板について、上述した方法と同様の方法により、導電性基板の透明性を測定した。結果を表3に示す。表3に示すように、保護膜の屈折率が空気の屈折率1.0より大きく、また、トレンチ形成層の屈折率よりも小さい場合に、透明性が特に優れることがわかった。
Figure 0007172211000003
1A,1B…導電性基板、2…基材、3…下地層、4…トレンチ形成層、6…トレンチ、6a…トレンチの底面、6b,6c…トレンチの側面、8…導電パターン層、8a…導電パターン層のトレンチの底面とは反対側の面、8b,8c…導電パターン層の側面、8R…金属粒子、20…混在領域、25…黒化層、31…樹脂、32…触媒粒子、T…混在領域の厚み。40…発光素子、44…接続部、45…密着層、46…絶縁層、47…UBM層、50…表示装置。

Claims (14)

  1. 基材と、
    前記基材上に設けられ触媒を含む下地層と、
    前記下地層上に設けられたトレンチ形成層と、
    金属めっきを含む導電パターン層と、を備え、
    前記下地層が露出する底面と前記トレンチ形成層の表面を含む側面とを有するトレンチが形成されており、
    前記トレンチを前記導電パターン層が充填しており、
    前記下地層が、前記下地層の前記導電パターン層側の表面からその内側にかけて形成され、前記導電パターン層を構成する金属を含み前記下地層に入り込んでいる金属粒子を含む混在領域を有する、
    導電性基板。
  2. 前記下地層の厚みに対する前記混在領域の厚みの比が0.1~0.9である、請求項1に記載の導電性基板。
  3. 前記導電パターン層の幅が0.3~5.0μmであり、かつ、前記導電パターン層の幅に対する前記導電パターン層の厚みの比が0.1~10.0である、請求項1又は2に記載の導電性基板。
  4. 前記導電パターン層の前記トレンチの底面とは反対側の面の表面粗さRaが100nm以下である、請求項1~3のいずれか一項に記載の導電性基板。
  5. 前記導電パターン層の側面のうち少なくとも一部と前記トレンチの側面との間に間隙が形成されている、請求項1~4のいずれか一項に記載の導電性基板。
  6. 前記導電パターン層が、前記トレンチの底面とは反対側の面を含む前記導電パターン層の表面を構成する黒化層を有し、前記黒化層の表面粗さRaが15~60nmである、請求項1~5のいずれか一項に記載の導電性基板。
  7. 前記トレンチ形成層及び前記導電パターン層の前記基材とは反対側の面の少なくとも一部を覆う保護膜を更に備え、前記保護膜の屈折率が、1.0より大きく、前記トレンチ形成層の屈折率よりも小さい、請求項1~6のいずれか一項に記載の導電性基板。
  8. 前記導電パターン層がメッシュ状のパターンを形成している、請求項1~7のいずれか一項に記載の導電性基板。
  9. 請求項1~8のいずれか一項に記載の導電性基板と、前記導電性基板に実装されている電子部品と、を備える電子装置。
  10. 当該電子装置が前記導電性基板の導電パターン層上に設けられた接続部を更に備え、
    前記電子部品が、前記接続部を介して前記導電性基板に接続されている、請求項9に記載の電子装置。
  11. 当該電子装置が、
    前記導電性基板の導電パターン層上に設けられた密着層と、
    前記トレンチ形成層上及び前記密着層上に設けられ、前記トレンチ形成層の前記下地層とは反対側の表面を覆い、前記密着層の一部が露出する開口部を有する絶縁層と、
    前記密着層の開口部内に露出した前記密着層の面上に設けられたUBM層と、
    前記UBM層上に設けられた接続部と、を更に備え、
    前記電子部品が、前記接続部、前記UBM層及び前記密着層を介して前記導電性基板に接続されている、請求項9に記載の電子装置。
  12. 請求項1~8のいずれか一項に記載の導電性基板と、前記導電性基板に実装されている発光素子と、を備える表示装置。
  13. 当該表示装置が前記導電性基板の導電パターン層上に設けられた接続部を更に備え、
    前記発光素子が、前記接続部を介して前記導電性基板に接続されている、請求項12に記載の表示装置。
  14. 当該表示装置が、
    前記導電性基板の導電パターン層上に設けられた密着層と、
    前記トレンチ形成層上及び前記密着層上に設けられ、前記トレンチ形成層の前記下地層とは反対側の表面を覆い、前記密着層の一部が露出する開口部を有する絶縁層と、
    前記密着層の開口部内に露出した前記密着層の面上に設けられたUBM層と、
    前記UBM層上に設けられた接続部と、を更に備え、
    前記発光素子が、前記接続部、前記UBM層及び前記密着層を介して前記導電性基板に接続されている、請求項12に記載の表示装置。
JP2018133395A 2017-07-28 2018-07-13 導電性基板、電子装置及び表示装置 Active JP7172211B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017146672 2017-07-28
JP2017146672 2017-07-28

Publications (2)

Publication Number Publication Date
JP2019029658A JP2019029658A (ja) 2019-02-21
JP7172211B2 true JP7172211B2 (ja) 2022-11-16

Family

ID=65003974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133395A Active JP7172211B2 (ja) 2017-07-28 2018-07-13 導電性基板、電子装置及び表示装置

Country Status (6)

Country Link
US (3) US10867898B2 (ja)
JP (1) JP7172211B2 (ja)
KR (2) KR102278516B1 (ja)
CN (1) CN109308951B (ja)
DE (1) DE102018118133B4 (ja)
TW (1) TWI672983B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12341931B2 (en) 2016-10-13 2025-06-24 Sonos Experience Limited Method and system for acoustic communication of data
GB201617409D0 (en) 2016-10-13 2016-11-30 Asio Ltd A method and system for acoustic communication of data
GB201704636D0 (en) 2017-03-23 2017-05-10 Asio Ltd A method and system for authenticating a device
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
GB2570634A (en) 2017-12-20 2019-08-07 Asio Ltd A method and system for improved acoustic transmission of data
CN109975786B (zh) * 2019-03-25 2021-03-02 国科光芯(海宁)科技股份有限公司 一种光束成像装置以及激光雷达
US12376230B2 (en) * 2019-11-08 2025-07-29 Asahi Kasei Kabushiki Kaisha Structure with conductive pattern and method for manufacturing same
WO2021206177A1 (ja) * 2020-04-09 2021-10-14 大日本印刷株式会社 配線基板及び配線基板の製造方法
JP7720387B2 (ja) * 2020-07-28 2025-08-07 エルジー イノテック カンパニー リミテッド 光経路制御部材及びこれを含むディスプレイ装置
KR102867802B1 (ko) * 2020-08-31 2025-10-13 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
CN115706015A (zh) * 2021-08-11 2023-02-17 群创光电股份有限公司 制造电子装置的方法
CN115723456A (zh) * 2021-08-30 2023-03-03 贺利氏德国有限两合公司 印刷制品及其制备方法和用途
EP4432464A4 (en) * 2021-11-11 2025-08-13 Lg Electronics Inc TRANSPARENT ANTENNA MODULE AND MANUFACTURING METHOD THEREOF
JP2023084016A (ja) * 2021-12-06 2023-06-16 イビデン株式会社 配線基板
CN114594624A (zh) * 2022-01-27 2022-06-07 业成科技(成都)有限公司 显示模组及制作方法与触控显示模组、显示器、电子设备
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技(成都)有限公司 导电结构及其制造方法
CN114334810A (zh) * 2022-03-11 2022-04-12 甬矽半导体(宁波)有限公司 三维封装结构的制备方法和三维封装结构
US20230420353A1 (en) * 2022-06-23 2023-12-28 Intel Corporation Asymmetrical dielectric-to-metal adhesion architecture for electronic packages
JPWO2024172126A1 (ja) * 2023-02-17 2024-08-22
JPWO2024203393A1 (ja) 2023-03-28 2024-10-03
CN120814046A (zh) 2023-03-28 2025-10-17 Tdk株式会社 导电性膜及显示装置
WO2025203837A1 (ja) * 2024-03-28 2025-10-02 パナソニックIpマネジメント株式会社 導電フィルム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009191143A (ja) 2008-02-13 2009-08-27 Hitachi Maxell Ltd プラスチック射出成形体を含む複合材料の製造方法およびプラスチック製品
JP2010238702A (ja) 2009-03-30 2010-10-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法および半導体パッケージ
JP2012079238A (ja) 2010-10-05 2012-04-19 Fujifilm Corp センサー電極アレイ、センサー電極アレイの使用方法及び静電容量方式タッチパネル
JP2015148966A (ja) 2014-02-06 2015-08-20 日本写真印刷株式会社 透明導電性支持体、タッチセンサ、及びその製造方法
JP2016122820A (ja) 2014-12-25 2016-07-07 大日本印刷株式会社 Led素子用基板及びled表示装置
JP2016177557A (ja) 2015-03-20 2016-10-06 富士フイルム株式会社 タッチパネル部材、タッチパネル及びタッチパネル表示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197397B2 (ja) 1993-08-11 2001-08-13 富士通株式会社 多層セラミック回路基板の作成方法
JP3675688B2 (ja) 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP2002134879A (ja) 2000-10-27 2002-05-10 Nec Toyama Ltd パターン形成方法、金属パターン部材
TWI229436B (en) * 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2008030992A (ja) * 2006-07-28 2008-02-14 Canon Inc 基板の製造方法、配線基板の製造方法、配線基板、電子デバイス、電子源および画像表示装置
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
JP5138394B2 (ja) 2008-01-21 2013-02-06 日立マクセル株式会社 ポリマー部材
JP5370752B2 (ja) 2008-06-25 2013-12-18 日立化成株式会社 導体層パターン付き基材、その製造法及びそれを用いた電磁波遮蔽部材
WO2011052207A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板、及び前記回路基板の製造方法
KR20110100034A (ko) 2010-03-03 2011-09-09 미래나노텍(주) 정전 용량 방식 터치 패널 및 그 제조방법
CN102782624B (zh) 2010-03-03 2016-03-30 未来奈米科技股份有限公司 静电容式触控面板及其制造方法
TWI423750B (zh) 2010-09-24 2014-01-11 光宏精密股份有限公司 非導電性載體形成電路結構之製造方法
CN102063951B (zh) * 2010-11-05 2013-07-03 苏州苏大维格光电科技股份有限公司 一种透明导电膜及其制作方法
US9059262B2 (en) * 2011-02-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including conductive structures through a substrate and methods of making the same
CN102222538B (zh) * 2011-03-11 2012-12-05 苏州纳格光电科技有限公司 图形化的柔性透明导电薄膜及其制法
JP5809117B2 (ja) * 2011-10-05 2015-11-10 富士フイルム株式会社 導電シート、タッチパネル、表示装置
JP5714526B2 (ja) * 2012-03-08 2015-05-07 日本写真印刷株式会社 フレキシブルタッチパネル
JP2014123609A (ja) 2012-12-20 2014-07-03 Hitachi Cable Ltd 発光素子搭載用基板の製造方法、発光素子パッケージの製造方法、及び発光素子搭載用基板
KR101555015B1 (ko) 2012-12-28 2015-09-22 주식회사 잉크테크 전도성 패턴의 형성방법
TWI576031B (zh) * 2013-03-07 2017-03-21 Lg化學股份有限公司 含精細金屬線之透明基板及製造其之方法
CN103247366B (zh) 2013-03-28 2015-04-08 南昌欧菲光科技有限公司 电容式透明导电膜及其制造方法
EP3321982B1 (en) * 2013-03-28 2022-10-26 Nichia Corporation Light-emitting device, production method therefor, and device using light-emitting device
WO2014171798A1 (ko) * 2013-04-19 2014-10-23 주식회사 잉크테크 디스플레이용 투명전극 필름 제조방법 및 디스플레이용 투명전극 필름
TWI567759B (zh) * 2013-12-27 2017-01-21 Lg化學股份有限公司 導電膜及其製備方法
JP6299226B2 (ja) 2014-01-10 2018-03-28 住友金属鉱山株式会社 金属張積層基板、配線基板、および多層配線基板
SG11201610858RA (en) * 2014-06-30 2017-01-27 3M Innovative Properties Co Metallic microstructures with reduced-visibility and methods for producing same
JP2016164694A (ja) 2015-03-06 2016-09-08 パナソニックIpマネジメント株式会社 タッチセンサおよびタッチセンサの製造方法
CN204560015U (zh) * 2015-04-28 2015-08-12 遂宁市英创力电子科技有限公司 新型高稳定厚铜箔印制电路板
KR102401401B1 (ko) * 2016-02-19 2022-05-25 삼성디스플레이 주식회사 터치 부재 및 이의 제조 방법
CN106354314B (zh) * 2016-08-30 2019-08-13 上海天马微电子有限公司 一种触控结构以及制作方法
CN107315507B (zh) * 2017-07-05 2020-06-30 京东方科技集团股份有限公司 一种柔性触控基板及其制备方法、触控显示装置
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009191143A (ja) 2008-02-13 2009-08-27 Hitachi Maxell Ltd プラスチック射出成形体を含む複合材料の製造方法およびプラスチック製品
JP2010238702A (ja) 2009-03-30 2010-10-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法および半導体パッケージ
JP2012079238A (ja) 2010-10-05 2012-04-19 Fujifilm Corp センサー電極アレイ、センサー電極アレイの使用方法及び静電容量方式タッチパネル
JP2015148966A (ja) 2014-02-06 2015-08-20 日本写真印刷株式会社 透明導電性支持体、タッチセンサ、及びその製造方法
JP2016122820A (ja) 2014-12-25 2016-07-07 大日本印刷株式会社 Led素子用基板及びled表示装置
JP2016177557A (ja) 2015-03-20 2016-10-06 富士フイルム株式会社 タッチパネル部材、タッチパネル及びタッチパネル表示装置

Also Published As

Publication number Publication date
KR20210088507A (ko) 2021-07-14
JP2019029658A (ja) 2019-02-21
US20210265256A1 (en) 2021-08-26
US20200211951A1 (en) 2020-07-02
US11869834B2 (en) 2024-01-09
DE102018118133A1 (de) 2019-01-31
US10867898B2 (en) 2020-12-15
CN109308951B (zh) 2020-10-13
TW201911983A (zh) 2019-03-16
DE102018118133B4 (de) 2024-12-19
KR102442743B1 (ko) 2022-09-15
TWI672983B (zh) 2019-09-21
KR20190013591A (ko) 2019-02-11
US20190035719A1 (en) 2019-01-31
US11031330B2 (en) 2021-06-08
CN109308951A (zh) 2019-02-05
KR102278516B1 (ko) 2021-07-16

Similar Documents

Publication Publication Date Title
JP7172211B2 (ja) 導電性基板、電子装置及び表示装置
JP2023112114A (ja) 導電性基板、電子装置及び表示装置の製造方法
JP2016510153A (ja) 金属細線を含む透明基板及びその製造方法
JPWO2020149113A1 (ja) 透明導電性フィルム
JP2023021157A (ja) シート材、メタルメッシュ、配線基板及び表示装置、並びにそれらの製造方法
JP7634564B2 (ja) 導電性フィルム及び電子装置
US20240349425A1 (en) Electrically conductive film and method for manufacturing same, and display device
WO2024106228A1 (ja) 導電性フィルム及び表示装置
WO2023171727A1 (ja) 伝送路、アンテナ、及び表示装置
CN120814046A (zh) 导电性膜及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7172211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250