[go: up one dir, main page]

TWI565061B - 具有形成為梳齒狀的源極和汲極電極層的電晶體 - Google Patents

具有形成為梳齒狀的源極和汲極電極層的電晶體 Download PDF

Info

Publication number
TWI565061B
TWI565061B TW100110790A TW100110790A TWI565061B TW I565061 B TWI565061 B TW I565061B TW 100110790 A TW100110790 A TW 100110790A TW 100110790 A TW100110790 A TW 100110790A TW I565061 B TWI565061 B TW I565061B
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
gate electrode
gate
transistor
Prior art date
Application number
TW100110790A
Other languages
English (en)
Other versions
TW201203550A (en
Inventor
三宅博之
鹿山昌代
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203550A publication Critical patent/TW201203550A/zh
Application granted granted Critical
Publication of TWI565061B publication Critical patent/TWI565061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具有形成為梳齒狀的源極和汲極電極層的電晶體
本發明係關於一種電晶體，並且所公開的發明的一個實施例係關於一種電晶體的電極形狀。
隨著資訊化的進展，代替紙的薄而輕的電子紙顯示器和可暫態識別每個商品的IC標籤等的開發受到關注。此外，液晶顯示裝置從電視接收機等大型顯示裝置到行動電話機等小型顯示裝置得到普及。隨著這些裝置的普及，展開了以低成本化或高增值化為目的的研究開發。特別近年來，人們對地球環境的關心增強，因此實現了低耗電工作和高速工作的裝置的開發受到關注。
現階段，在這些裝置中，電晶體作為元件被使用。電晶體的定義是：藉由在半導體中設置稱作源極區和汲極區的區域，在源極區和汲極區中分別設置電極並且對該電極施加電位，隔著絕緣層或肖特基勢壘從稱作閘極的電極對半導體施加電場來控制半導體的狀態，由此控制在源極電極和汲極電極之間流過的電流。
為了製造實現了低耗電工作和高速工作的裝置，需要導通/截止比進一步大且寄生電容進一步小的電晶體。導通/截止比是導通電流和截止電流的比率(ION/IOFF)，該值越大，開關特性越好。另外，導通電流是當電晶體處於導通狀態時在源極電極和汲極電極之間流過的電流，截止電流是當電晶體處於截止狀態時在源極電極和汲極電極之間流過的電流。例如，在n型電晶體中，截止電流是當閘極電壓低於電晶體的臨界值電壓時在源極電極和汲極電極之間流過的電流。寄生電容是在源極電極(汲極電極)與閘極電極的重疊部分產生的電容，並且寄生電容越大，越造成開關時間的增加和對交流信號的傳遞增益的下降。
電晶體的寄生電容依賴於源極電極(汲極電極)與閘極電極的重疊部分的面積而發生變化。該面積越小，越可以降低寄生電容。然而，該面積的減少和製造成本之間存在著權衡關係，並且均衡它們是非常難的。
電晶體的導通電流依賴於通道形成區的長度和寬度而發生變化。通道形成區的長度相當於彼此相對的源極電極的端部和汲極電極的端部之間的長度。該長度越短，越可以增大導通電流。通道形成區的寬度相當於源極電極和汲極電極彼此相對的長度。該寬度越長，越可以增大導通電流。例如，已公開了如下結構的電晶體：藉由將電晶體的源極電極和汲極電極都形成為梳齒狀而且將其分別交錯設置，使通道形成區的寬度增長，而允許源極電極(汲極電極)與閘極電極的位置偏差(例如，參照專利文獻1)。然而，在該結構中，源極電極(汲極電極)與閘極電極重疊的面積增大，而使寄生電容增大。若為了降低寄生電容，減少源極電極(汲極電極)與閘極電極重疊的面積時，則導通電流下降。
再者，當將通道形成區的長度形成為極長時，會發生導通電流急劇下降的問題。為了保持一定值以上的導通電流，需要將通道形成區的長度(當將閘極寬度固定時，也可以將源極(汲極)電極與閘極電極的重疊部分的長度)保持為一定值以下。也就是說，需要一種可以不改變通道形成區的長度(當將閘極寬度固定時，不改變源極(汲極)電極與閘極電極的重疊部分的長度)地減少重疊部分的面積的電晶體。
[專利文獻1]日本專利申請特開第62-287666號公報
鑒於上述問題，本發明的一個實施例的目的之一是在降低在源極電極(汲極電極)與閘極電極的重疊部分產生的寄生電容的同時，抑制導通電流的下降。
藉由將電晶體的源極電極層和汲極電極層形成為梳齒狀，來解決上述問題。
本發明的一個實施例是一種電晶體，包括：形成為梳齒狀的源極電極層，該源極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分；以及形成為梳齒狀的汲極電極層，該汲極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分，其中，源極電極層和汲極電極層設置為源極電極層的電極齒形部分與汲極電極層的電極齒形部分彼此相對但不交錯，並且源極電極層的電極齒形部分中的一個的端頭部和汲極電極層的電極齒形部分中的一個的端頭部彼此相對。下面，將該結構稱作A結構。源極電極層的電極齒形部分的端頭部和汲極電極層的電極齒形部分的端頭部可以以相同長度相對。
本發明的一個實施例是一種電晶體，包括：形成為梳齒狀的源極電極層，該源極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分；以及形成為梳齒狀的汲極電極層，該汲極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分，其中，源極電極層和汲極電極層設置為源極電極層的電極齒形部分和汲極電極的電極齒形部分彼此相對但不交錯，並且源極電極層的電極齒形部分中的一個的端頭部和汲極電極層的電極齒形部分中的一個的端頭部以與源極電極層的電極齒形部分的端頭部或汲極電極層的電極齒形部分的端頭部不同的長度相對(錯開)。下面，將該結構稱作B結構。
本發明的一個實施例是一種電晶體，包括：形成為梳齒狀的源極電極層，該源極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分；以及形成為矩形的汲極電極層，其中，汲極電極層和源極電極層設置為汲極電極層和源極電極層的電極齒形部分彼此相對。下面，將該結構稱作C結構。
本發明的一個實施例是一種電晶體，包括：形成為梳齒狀的汲極電極層，該汲極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分；以及形成為矩形的源極電極層，其中，源極電極層和汲極電極層設置為源極電極層和汲極電極層的電極齒形部分彼此相對。下面，將該結構稱作C結構。
在上述結構中，該電晶體包括：閘極電極層；與閘極電極層接觸的閘極絕緣層；隔著閘極絕緣層與閘極電極層重疊的半導體層；其端部與半導體層的一個面接觸並且其端部隔著閘極絕緣層及半導體層與閘極電極層重疊的源極電極層；以及其端部與半導體層的一個面接觸並且其端部隔著閘極絕緣層及半導體層與閘極電極層重疊的汲極電極層。
在上述結構中，該電晶體的源極電極層(梳齒狀電極層)的連接部分與閘極電極層不重疊，並且汲極電極層(梳齒狀電極層)的連接部分與閘極電極層不重疊。
在上述結構的電晶體中，源極電極層的端頭部的寬度最好是源極電極層的寬度的3/8以上且1以下，並且是汲極電極層的寬度的3/8以上且8/3以下。
在上述結構的電晶體中，汲極電極層的端頭部的寬度最好是汲極電極層的寬度的3/8以上且1以下，並且是源極電極層的寬度的3/8以上且8/3以下。
在上述結構中，該電晶體的各電極齒形部分之間的間隔最好大於0μm且5μm以下。
另外，當該電晶體不滿足上述範圍時，導通電流值的下降有時超過允許範圍。然而，在本說明書中，導通電流值降低幾%左右的程度可以認為能夠保持導通電流值。
在下文中，簡單說明本說明書中使用的詞。在本說明書中，梳齒狀是指具有凹部和凸部的所有形狀。梳齒狀電極層是指其端部具有凹部和凸部的源極(汲極)電極層整體，梳齒狀電極層(源極電極層或汲極電極層)的端頭部(也稱為端頭)是指除連接部分的端部以外的平行於連接部分的端部且與閘極電極層重疊的源極(汲極)電極層的各電極齒形部分的所有端頭部，梳齒狀電極層的端頭部的寬度是指除連接部分的端部以外的平行於連接部分的端部且與閘極電極層重疊的源極(汲極)電極層的所有電極齒形部分的端頭部的長度總和。電極齒形部分之間的間隔是指從閘極電極層的端部與重疊於閘極電極層的源極(汲極)電極層的電極齒形部分的交點到閘極電極層的端部與重疊於閘極電極層的源極(汲極)電極層的下一個電極齒形部分的交點的不與源極(汲極)電極層重疊的閘極電極層的端部的長度。
在本說明書中，“源極”和“汲極”的功能當採用不同極性的電晶體時或電流方向在電路工作中發生變化時等有可能被調換。因此，在本說明書中，可以將“源極”和“汲極”互相替換地使用。
另外，本說明書中使用的表示程度的詞如“大致”、“大約”、“稍微”、“左右”等意味著被稍微改變的詞的合理性偏離的程度，以免使最終結果明顯地發生變化。以該偏離不否定被稍微改變的詞的意思為條件。
藉由將半導體層上延伸存在的源極電極(汲極電極)層形成為梳齒狀，可以減少源極電極(汲極電極)層與閘極電極層重疊的面積，從而可以降低寄生電容。再者，藉由將梳齒狀的源極電極層和汲極電極層設置為梳齒部分彼此相對，可以利用潛行電流(sneak current)，從而可以提供導通電流不下降的電晶體。
將參照附圖詳細說明實施例。但是，本發明不侷限於下面的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面所示的本實施例所記載的內容中。另外，在不同附圖中，使用相同的符號來表示下面所說明的發明的結構中的相同部分或具有相同功能的部分，而省略其重複說明。
實施例1
在本實施例中，將參照圖1A和1B、圖2A和2B、3A和3B、圖4A和4B、5A和5B、圖6A和6B、7A至7D、以及8A和8B對不使導通電流值下降地降低寄生電容值的電晶體的一個實施例進行說明。
關於本實施例所例示的設法改變了源極電極層和汲極電極層的形狀的A結構的電晶體，使用圖1A說明其俯視結構，並使用圖1B說明其截面結構。另外，圖1B所示的截面圖對應於圖1A中的剖切線A1-A2處的截面。圖1B所示的電晶體121設置在基板100上並且具有閘極電極層111、與閘極電極層111接觸的閘極絕緣層102、隔著閘極絕緣層102與閘極電極層111重疊的半導體層106、以及其端部與半導體層106的一個面接觸並且其端部隔著閘極絕緣層102與閘極電極層111重疊的源極電極層105a及汲極電極層105b。
圖1A示出A結構的電晶體的示意性俯視圖。源極電極層105a具有以預定間隔s1、s2、s3隔開的相鄰設置的多個電極齒形部分112、113、114、115以及使該電極齒形部分連接的連接部分116。
汲極電極層105b具有以預定間隔s4、s5、s6隔開的相鄰設置的多個電極齒形部分142、143、144、145以及使該電極齒形部分連接的連接部分146。
源極電極層105a和汲極電極層105b設置為源極電極層105a的電極齒形部分112、113、114、115和汲極電極層105b的電極齒形部分142、143、144、145彼此相對但不交錯。
電極齒形部分112的端頭部和電極齒形部分142的端頭部設置為以彼此相同的長度相對(P1)。電極齒形部分113的端頭部和電極齒形部分143的端頭部設置為以彼此相同的長度相對(P2)。電極齒形部分114的端頭部和電極齒形部分144的端頭部設置為以彼此相同的長度相對(P3)。電極齒形部分115的端頭部和電極齒形部分145的端頭部設置為以彼此相同的長度相對(P4)。
此外，源極電極層105a的端頭部和汲極電極層105b的端頭部之間的間隔例如最好有3μm以上。這是為了防止因電極層之間的接觸而發生短路等的缺陷。
此外，源極電極層105a和汲極電極層105b也可以藉由層疊多個層來形成。
如圖1A所示，源極電極層105a的各電極齒形部分112、113、114、115以及汲極電極層105b的各電極齒形部分142、143、144、145以必須使它們的一部分隔著半導體層106與閘極電極層111重疊的方式設置有重疊部分120、150。此外，也可以使源極電極層105a的各電極齒形部分112、113、114、115以及汲極電極層105b的各電極齒形部分142、143、144、145的整體與閘極電極層111重疊。
此外，源極電極層(梳齒狀電極層)105a的連接部分116及汲極電極層(梳齒狀電極層)105b的連接部分146都設置為不與閘極電極層111重疊。
源極電極層105a的各電極齒形部分的延伸方向上的電極齒形部分112、113、114、115與閘極電極層111的重疊部分120的長度a以及汲極電極層105b的各電極齒形部分的延伸方向上的電極齒形部分142、143、144、145與閘極電極層111的重疊部分150的長度b例如最好為1.5μm以上。這是因為在將閘極寬度g固定的情況下，當重疊部分120的長度a(重疊部分150的長度b)過短時產生如下問題的緣故：因源極電極層105a的端頭部和汲極電極層105b的端頭部之間的間隔L過長，而導通電流值急劇下降；或因在源極電極層105a(汲極電極層105b)與閘極電極層111的重疊部分120(重疊部分150)不能得到電觸點，而使電晶體的電阻增大等。另外，源極電極層105a的各電極齒形部分與閘極電極層111的重疊部分120的長度a可以比汲極電極層105b的各電極齒形部分與閘極電極層111的重疊部分150的長度b長或短。
源極電極層105a的各電極齒形部分112、113、114、115的俯視形狀可以是至少一個角部帶有圓度的形狀；一側面或兩側面傾斜的形狀；或一側面或兩側面彎曲的形狀。
汲極電極層105b的各電極齒形部分142、143、144、145的俯視形狀可以是至少一個角部帶有圓度的形狀；一側面或兩側面傾斜的形狀；或一側面或兩側面彎曲的形狀。
源極電極層105a的各電極齒形部分112、113、114、115的長度h和汲極電極層105b的各電極齒形部分142、143、144、145的長度i可以彼此相同或不同。
源極電極層105a的電極齒形部分112-113之間的間隔(s1)、電極齒形部分113-114之間的間隔(s2)、電極齒形部分114-115之間的間隔(s3)以及汲極電極層105b的電極齒形部分142-143之間的間隔(s4)、電極齒形部分143-144之間的間隔(s5)、電極齒形部分144-145之間的間隔(s6)都最好大於0μm且5μm以下。尤其是，為了確保降低寄生電容值，間隔s1、間隔s2、間隔s3、間隔s4、間隔s5、間隔s6更佳大於3μm且5μm以下。再者，為了將導通電流值的下降抑制在允許範圍內，該間隔更佳分別為通道形成區的長度(源極電極層105a的端頭部和汲極電極層105b的端頭部之間的間隔L)以下。
源極電極層105a(梳齒狀電極層)的端頭部的寬度最好為該源極電極層105a的寬度w1的3/8以上且1以下，並且是汲極電極層105b的寬度w2的3/8以上且8/3以下。
汲極電極層105b(梳齒狀電極層)的端頭部的寬度最好為該汲極電極層105b的寬度w2的3/8以上且1以下，並且是源極電極層105a的寬度w1的3/8以上且8/3以下。
另外，如圖2A所示(B結構)，電極齒形部分112、113、114、115的端頭部和電極齒形部分152、153、154、155的端頭部也可以設置為分別以與電極齒形部分112、113、114、115或電極齒形部分152、153、154、155不同的長度相對(P1’、P2’、P3’、P4’)(例如，彼此錯開)。
在此情況下，源極電極層105a的電極齒形部分112-113之間的間隔(s1)、電極齒形部分113-114之間的間隔(s2)、電極齒形部分114-115之間的間隔(s3)以及汲極電極層106b的電極齒形部分152-153之間的間隔(s4’)、電極齒形部分153-154之間的間隔(s5’)、電極齒形部分154-155之間的間隔(s6’)可以彼此相同或不同，並且，源極電極層105a的各電極齒形部分112、113、114、115的長度h與汲極電極層106b的各電極齒形部分152、153、154、155的長度i’可以彼此相同或不同。
另外，如圖2B(C結構)所示，汲極電極層107b還可以形成為矩形。
接著，一邊與現有的電晶體進行對比，一邊說明當使用設法改變了源極電極層和汲極電極層的形狀的具有新的電極形狀的電晶體時，即使降低在源極電極層(汲極電極層)與閘極電極層的重疊部分產生的寄生電容值也可以大致保持導通電流值。
圖3A示出現有的電晶體200的示意性俯視圖的一個例子，而圖3B示出具有新的電極形狀的電晶體201(A結構)的示意性俯視圖的一個例子。另外，電晶體200和電晶體201的截面結構與圖1B所示的A結構的電晶體121的截面結構相同。
圖3A中分別示出源極電極層205a、汲極電極層205b、閘極電極層222和半導體層106。圖3B中分別示出源極電極層206a、汲極電極層206b、閘極電極層222和半導體層106。
注意，源極電極層205a(汲極電極層205b)的寬度w和源極電極層206a(汲極電極層206b)的寬度w’相同；源極電極層205a與閘極電極層222的重疊部分的長度a、汲極電極層205b與閘極電極層222的重疊部分的長度b、源極電極層(梳齒狀電極層)206a的各電極齒形部分與閘極電極層222的重疊部分的長度a’以及汲極電極層(梳齒狀電極層)206b的各電極齒形部分與閘極電極層222的重疊部分的長度b’相同；並且，源極電極層205a的端部與汲極電極層205b的端部之間的間隔L以及源極電極層206a的端頭部與汲極電極層206b的端頭部之間的間隔L’相同。
如圖3A和3B所示，可以使電晶體201的源極電極層206a(汲極電極層206b)與閘極電極層222的重疊部分的面積小於電晶體200的源極電極層205a(汲極電極層205b)與閘極電極層222的重疊部分的面積。
例如，若圖3B所示的源極電極層206a(汲極電極層206b)的各電極齒形部分的長度都相同，源極電極層206a(汲極電極層206b)的各電極齒形部分的寬度都相同，並且各電極齒形部分之間的間隔都相同，則可以使源極電極層206a(汲極電極層206b)與閘極電極層222的重疊部分的面積成為圖3A所示的源極電極層205a(汲極電極層205b)與閘極電極層222的重疊部分的面積的大約一半。
因此，藉由將源極(汲極)電極層的形狀從矩形改變為梳齒狀，可以降低在重疊部分產生的寄生電容值。
圖4A示出電晶體200的電流通路的示意性俯視圖的一個例子，而圖4B示出電晶體201(A結構)的電流通路的示意性俯視圖的一個例子。
如圖4A所示，在電晶體200中，直線電流從源極電極層205a的端部流向汲極電極層205b的端部。另一方面，如圖4B所示，在電晶體201中，直線電流從源極電極層206a的各電極齒形部分212、213、214、215的端頭部流向汲極電極層206b的各電極齒形部分242、243、244、245的端頭部，而且直線電流從源極電極層206a的連接部分216的端部流向汲極電極層206b的連接部分246的端部。電晶體201中的直線電流值比電晶體200中的直線電流值小。這是因為如下緣故：因連接部分216(連接部分246)不與閘極電極層222重疊而使電阻增大，由此從連接部分216的端部流向連接部分246的端部的直線電流變得弱小。
然而，如圖4B所示，在電晶體201中，曲線電流從源極電極層206a的各電極齒形部分212、213、214、215的側面流向汲極電極層206b的各電極齒形部分242、243、244、245的側面，該部分電流幾乎補償了與電晶體200相比減少的直線電流。據此，可以使電晶體200中的直線電流值與電晶體201中的直線電流和曲線電流的總和值大致相同。
在圖4A所示的電晶體200中，當將閘極寬度g固定時，雖然藉由減少源極電極層205a與閘極電極層222的重疊部分的長度a(汲極電極層205b與閘極電極層222的重疊部分的長度b)，可以減少重疊部分的面積，但是因為通道形成區的長度L(源極電極層205a的端部與汲極電極層205b的端部之間的間隔L)與其同時增大，所以不能保持導通電流值。
然而，藉由將各電極層從矩形的源極電極層205a(汲極電極層205b)改變為梳齒狀的源極電極層206a(汲極電極層206b)，可以不改變通道形成區的長度地(源極電極層205a的端部和汲極電極層205b的端部之間的間隔L與源極電極層206a的端頭部和汲極電極層206b的端頭部之間的間隔L’相同)減少重疊部分的面積。再者，因為此時可以產生從源極電極層206a的各電極齒形部分的側面向汲極電極層206b的各電極齒形部分的側面以圍繞各個電極齒形部分的周圍的方式流過的曲線電流，所以即使通道形成區的寬度減少，也可以保持與通道形成區的寬度減少以前相同的導通電流值。也就是說，電晶體201也可以與電晶體200同樣地保持僅依賴於通道形成區的長度的導通電流值。
因此，藉由將源極(汲極)電極層的形狀從矩形改變為梳齒狀，即使降低寄生電容值也可以大致保持導通電流值。
注意，在圖3B和圖4B所示的電晶體201中，當進一步擴大各電極齒形部分之間的間隔並且進一步擴大梳齒狀電極層的端頭部之間的間隔時，雖然可以降低寄生電容值，但是不能產生能夠補償降低的直線電流的以圍繞各電極齒形部分的周圍的方式流過的曲線電流。此時，導通電流值急劇下降。因此，為了保持一定值以上的導通電流，各電極齒形部分之間的間隔及梳齒狀電極層的端頭部之間的間隔需要保持一定值以下的距離。
藉由採用如上所述的結構，可以提供即使降低在源極電極層(汲極電極層)與閘極電極層的重疊部分產生的寄生電容值也可以大致保持導通電流值的具有新的結構的電晶體。
另外，本實施例所示的結構可以與其他實施例所例示的結構適當地組合來實施。
實施例2
在本實施例中，參照圖9A至9E對將氧化物半導體用作構成實施例1所說明的電晶體的半導體層的材料時的製造製程進行說明。另外，可以與上述實施例同樣的形成與上述實施例相同的部分或具有相同功能的部分，並且可以與上述實施例同樣地進行與上述實施例相同的製程，而省略重複說明。此外，省略對於相同部分的詳細說明。
在下文中，使用圖9A至9E說明在基板505上製造電晶體510的製程。
首先，當在具有絕緣表面的基板505上形成導電膜後，藉由第一光微影製程形成閘極電極層511。另外，也可以藉由噴墨法形成抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以降低製造成本。
在本實施例中，作為具有絕緣表面的基板505使用玻璃基板。
也可以在基板505和閘極電極層511之間形成用作基底膜的絕緣膜。基底膜具有防止雜質元素從基板505擴散的功能，該基底膜可以由選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜中的一種膜或多種膜的疊層結構形成。
此外，閘極電極層511可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料以單層或疊層形成。
接著，在閘極電極層511上形成閘極絕緣層507。閘極絕緣層507可以藉由電漿CVD法或濺射法等由氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層的單層或疊層形成。
作為本實施例的氧化物半導體，使用藉由去除雜質而I型化或實質上I型化的氧化物半導體。因為這種高純度化的氧化物半導體對介面能級、介面電荷極敏感，所以氧化物半導體層和閘極絕緣層之間的介面是重要的。因此，與高純度化的氧化物半導體接觸的閘極絕緣層被要求高品質化。
例如，利用μ波(例如，頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓性高的高品質絕緣層，所以是最好的。這是因為藉由使高純度化的氧化物半導體和高品質的閘極絕緣層密接，可以降低介面能級而獲得良好的介面特性的緣故。
當然，只要是可以形成優質絕緣層作為閘極絕緣層的方法，就可以應用濺射法、電漿CVD法等的其他成膜方法。此外，也可以採用藉由成膜後的熱處理，改善閘極絕緣層的膜品質及與氧化物半導體之間的介面特性的絕緣層。總之，只要採用作為閘極絕緣層的膜品質良好，並且可以降低與氧化物半導體之間的介面能級密度而形成良好的介面的絕緣層即可。
此外，為了盡可能不使閘極絕緣層507、氧化物半導體膜530包含氫、羥基和水分，作為在形成氧化物半導體膜530之前進行的預處理，最好在濺射裝置的預備加熱室中對形成有閘極電極層511的基板505或形成到閘極絕緣層507的基板505進行預備加熱，來使吸附在基板505上的氫、水分等的雜質脫附並排氣。另外，作為設置在預備加熱室中的排氣單元，最好使用低溫泵。另外，也可以省略該預備加熱處理。此外，也可以同樣地在形成絕緣層516之前對形成到源極電極層515a和汲極電極層515b的基板505進行該預備加熱。
接著，在閘極絕緣層507上形成厚度為2nm以上且200nm以下，最好為5nm以上且30nm以下的氧化物半導體膜530(參照圖9A)。
另外，最好的是，在藉由濺射法形成氧化物半導體膜530之前，進行引入氬氣體而產生電漿的反濺射，來去除附著在閘極絕緣層507表面上的粉狀物質(也稱為微粒、塵屑)。反濺射是如下一種方法：不對靶材一側施加電壓，而在氬氣圍下使用RF電源對基板一側施加電壓來在基板附近形成電漿，由此進行表面改性。另外，也可以使用氮、氦、氧等而代替氬氣圍。
作為用於氧化物半導體膜530的氧化物半導體，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體；或者單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。此外，也可以使上述氧化物半導體包含SiO2。在此，例如，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，並且對其化學計量比並沒有限制。此外，In-Ga-Zn-O類氧化物半導體也可以還包含In、Ga、Zn以外的元素。在本實施例中，使用In-Ga-Zn-O類氧化物靶材藉由濺射法形成氧化物半導體膜530。此時的截面圖相當於圖9A。
作為用於藉由濺射法形成氧化物半導體膜530的靶材，例如使用組成比為In2O3:Ga2O3:ZnO=1:1:1[摩爾比]的氧化物靶材，來形成In-Ga-Zn-O膜。此外，不侷限於上述靶材的材料和組成，例如也可以使用組成比為In2O3:Ga2O3:ZnO=1:1:2[摩爾比]的氧化物靶材。
此外，氧化物靶材的填充率為90%以上且100%以下，最好為95%以上且99.9%以下。藉由使用高填充率的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
作為在形成氧化物半導體膜530時使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
在保持為減壓狀態的沉積室中固定基板，將基板溫度設定為100℃以上且600℃以下，最好設定為200℃以上且400℃以下。藉由一邊加熱基板一邊進行成膜，可以降低包含在所形成的氧化物半導體膜中的雜質濃度。此外，可以減輕由濺射引起的損傷。然後，在去除沉積室內的殘留水分的同時引入去除了氫和水分的濺射氣體，使用上述靶材在基板505上形成氧化物半導體膜530。為了去除沉積室內的殘留水分，最好使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H2O)等的包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質的濃度。
作為進行濺射法的氣圍，採用稀有氣體(典型為氬)氣圍、氧氣圍或稀有氣體和氧的混合氣圍，即可。
作為成膜條件的一個例子，採用如下條件：基板和靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；以及利用氧(氧流量比率為100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變得均勻，所以是最好的。
接著，藉由第二光微影製程將氧化物半導體膜530加工為島狀氧化物半導體層。此外，也可以藉由噴墨法形成用來形成島狀氧化物半導體層的抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以降低製造成本。
此外，當在閘極絕緣層507中形成接觸孔時，可以在進行氧化物半導體膜530的加工時同時進行該製程。
另外，作為在此對氧化物半導體膜530進行的蝕刻，可以採用乾蝕刻和濕蝕刻中的一方或者兩者。例如，作為對氧化物半導體膜530進行濕蝕刻時使用的蝕刻劑，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，也可以使用ITO07N(由日本關東化學株式會社製造)。
接著，對氧化物半導體層進行第一加熱處理。藉由該第一加熱處理，可以使氧化物半導體層脫水化或脫氫化。將第一加熱處理的溫度設定為400℃以上且750℃以下，或者400℃以上且低於基板的應變點。在此，將基板引入到加熱處理裝置之一的電爐中，在氮氣圍下以450℃的溫度對氧化物半導體層進行1小時的加熱處理，然後不使該氧化物半導體層接觸於大氣而防止水、氫再次混入到其中，以得到氧化物半導體層531(參照圖9B)。
另外，加熱處理裝置不侷限於電爐，也可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射對處理物件進行加熱的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，即氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，即燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal，即快速熱退火)裝置。LRTA裝置是利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈所發出的光(電磁波)的輻射對處理物件進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用如氬等的稀有氣體或氮等的即使進行加熱處理也不與處理物件起反應的惰性氣體。
例如，作為第一加熱處理可以進行GRTA，其中將基板移動到加熱到650℃至700℃的高溫的惰性氣體中，加熱幾分鐘，然後將基板從加熱到高溫的惰性氣體中取出。
另外，在第一加熱處理中，氮或諸如氦、氖、氬等的稀有氣體最好不包含水、氫等。或者，最好將引入到加熱處理裝置中的氮或諸如氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。
此外，也可以在藉由第一加熱處理加熱氧化物半導體層之後，對相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥氣體(露點為-40℃以下，最好為-60℃以下)。氧氣體或N2O氣體最好不包含水、氫等。或者，最好將引入到加熱處理裝置中的氧氣體或N2O氣體的純度設定為6N以上，最好設定為7N以上(即，將氧氣體或N2O氣體中的雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。藉由利用氧氣體或N2O氣體的作用供應當進行在脫水化或脫氫化處理中的雜質的排除製程時同時減少的構成氧化物半導體的主要成分材料之一的氧，可以使氧化物半導體層高純度化及電性I型(本徵)化。
此外，也可以對加工為島狀氧化物半導體層之前的氧化物半導體膜530進行氧化物半導體層的第一加熱處理。在此情況下，在第一加熱處理之後從加熱裝置中取出基板並進行光微影製程。
另外，除了上述之外，只要在形成氧化物半導體層之後，就還可以在將源極電極層和汲極電極層疊在氧化物半導體層上之後或在將絕緣層形成在源極電極層和汲極電極層上之後進行第一加熱處理。
此外，當在閘極絕緣層507中形成接觸孔時，在對氧化物半導體膜530進行第一加熱處理之前或之後都可以進行該形成製程。
此外，也可以藉由分兩次形成氧化物半導體層，並分兩次進行加熱處理，這樣基底構件的材料不管是氧化物、氮化物、還是金屬等的材料都可以被使用，而形成具有較厚的結晶區(單晶區)的氧化物半導體層即具有垂直於膜表面的c軸對準的結晶區的氧化物半導體層。例如，藉由形成3nm以上且15nm以下的第一氧化物半導體膜，並且在氮、氧、稀有氣體或乾燥空氣的氣圍下以450℃以上且850℃以下的溫度，最好以550℃以上且750℃以下的溫度進行第一加熱處理，來形成在包括表面的區域中具有結晶區(包括板狀結晶)的第一氧化物半導體膜；然後，形成厚於第一氧化物半導體膜的第二氧化物半導體膜，並且以450℃以上且850℃以下的溫度，最好以600℃以上且700℃以下的溫度進行第二加熱處理，以第一氧化物半導體膜為晶種使結晶向上方生長，來使第二氧化物半導體膜的整體晶化，按這種方式來形成具有較厚的結晶區的氧化物半導體層。
接著，在閘極絕緣層507和氧化物半導體層531上形成成為源極電極層和汲極電極層(包括由與它們相同的層形成的佈線)的導電膜。作為用於源極電極層和汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等的金屬膜的下側和上側的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。特別最好的是，在與氧化物半導體層接觸的一側設置含有鈦的導電膜。
藉由第三光微影製程在導電膜上形成抗蝕劑掩模，並且選擇性地進行蝕刻來形成源極電極層515a和汲極電極層515b，然後去除抗蝕劑掩模(參照圖9C)。
另外，源極電極層515a和汲極電極層515b的形狀為梳齒狀，並且在氧化物半導體層531上延伸存在的各電極齒形部形成為至少其一部分與閘極電極層511重疊。
藉由將源極電極層515a和汲極電極層515b形成為梳齒狀，可以減少源極電極層515a(汲極電極層515b)與閘極電極層511重疊的面積，由此可以降低寄生電容。
此外，如圖9C所示，藉由將梳齒狀的源極電極層515a和汲極電極層515b設置為各電極齒形部分彼此相對，可以產生從源極電極層515a的電極齒形部分的側面流向汲極電極層515b的電極齒形部分的側面的圍繞各電極齒形部分的曲線電流。藉由利用該曲線電流(潛行電流)，可以防止導通電流值的下降。
作為藉由第三光微影製程形成抗蝕劑掩模時的曝光，最好使用紫外線、KrF雷射或ArF雷射。後面形成的電晶體的通道長度L取決於氧化物半導體層531上相鄰的源極電極層的下端部和汲極電極層的下端部之間的間隔寬度。另外，當進行要使通道長度L短於25nm的曝光時，最好使用波長極短即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行在藉由第三光微影製程形成抗蝕劑掩模時的曝光。利用超紫外線的曝光的解析度高且聚焦深度大。因此，也可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下，這樣可以實現電路的工作速度的高速化。
另外，最好使蝕刻條件最適化，以便防止當對導電膜進行蝕刻時氧化物半導體層531被蝕刻斷。然而，難以獲得只對導電膜進行蝕刻而完全不對氧化物半導體層531進行蝕刻的條件，有可能當對導電膜進行蝕刻時氧化物半導體層531的一部分也被蝕刻而成為具有槽部(凹部)的氧化物半導體層。
在本實施例中，因為將Ti膜用作導電膜並將In-Ga-Zn-O類氧化物半導體用於氧化物半導體層531，所以作為Ti膜的蝕刻劑使用氨水-過氧化氫混合液(31重量%過氧化氫溶液：28重量%氨水：水=5:2:2)。
接著，也可以進行使用N2O、N2或Ar等的氣體的電漿處理，去除附著在露出的氧化物半導體層表面上的吸附水等。當進行電漿處理時，不接觸於大氣地形成與氧化物半導體層的一部分接觸的用作保護絕緣膜的絕緣層516。
絕緣層516至少具有1nm以上的厚度，並且可以適當地採用濺射法等的不使水、氫等的雜質混入到絕緣層516中的方法來形成。當絕緣層516包含氫時，有如下憂慮：因該氫侵入到氧化物半導體層中或該氫抽出氧化物半導體層中的氧而使氧化物半導體層的背通道低電阻化(N型化)，由此形成寄生通道。因此，重要的是，在成膜方法中不使用氫，以使絕緣層516成為儘量不包含氫的膜。
在本實施例中，作為絕緣層516藉由濺射法形成厚度為200nm的氧化矽膜。將成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例中將其設定為100℃。可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下藉由濺射法形成氧化矽膜。此外，作為靶材可以使用氧化矽靶材或矽靶材。例如，可以使用矽靶材在包含氧的氣圍下藉由濺射法形成氧化矽膜。作為形成為與氧化物半導體層接觸的絕緣層516，使用不包含水分、氫離子、OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
為了與形成氧化物半導體膜530時同樣地去除絕緣層516的沉積室中的殘留水分，最好使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中形成的絕緣層516所包含的雜質的濃度。此外，作為用來去除形成絕緣層516的沉積室中的殘留水分的排氣單元，也可以使用配備有冷阱的渦輪泵。
作為當形成絕緣層516時使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
接著，在惰性氣體氣圍下或氧氣氣團下進行第二加熱處理(最好為200℃以上且400℃以下，例如250℃以上且350℃以下)。例如，在氮氣圍下以250℃的溫度進行1小時的第二加熱處理。當進行第二加熱處理時，氧化物半導體層的一部分(通道形成區)在與絕緣層516接觸的狀態下被加熱。
藉由上述製程，可以對氧化物半導體膜進行第一加熱處理而從氧化物半導體層中意圖排除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，並且可以供應當進行雜質的排除製程時同時減少的構成氧化物半導體的主要成分材料之一的氧。因此，氧化物半導體層被高純度化和電性I型(本徵)化。
以上述製程形成電晶體510(參照圖9D)。
此外，當作為絕緣層516使用包括很多缺陷的氧化矽層時，藉由在形成氧化矽層之後進行的加熱處理將包含在氧化物半導體層中的氫、水分、羥基或氫化物等的雜質擴散到氧化物絕緣層中，而進一步減少包含在氧化物半導體層中的該雜質。
也可以在絕緣層516上還形成保護絕緣層506。例如，作為保護絕緣層506，藉由RF濺射法形成氮化矽膜。因為RF濺射法的批量生產性高，所以作為保護絕緣層的成膜方法，最好使用RF濺射法。作為保護絕緣層，使用不包含水分等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜，例如使用氮化矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜形成保護絕緣層506(參照圖9E)。
在本實施例中，作為保護絕緣層506，將形成到絕緣層516的基板505加熱到100℃至400℃，引入包含氫和水分被去除了的高純度氮的濺射氣體並使用矽半導體的靶材形成氮化矽膜。在此情況下，也最好與形成絕緣層516時同樣地在去除處理室中的殘留水分的同時形成保護絕緣層506。
在形成保護絕緣層之後，還可以在大氣中以100℃以上且200℃以下的溫度進行1小時以上且30小時以下的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度進行加熱，又可以多次反復從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。
藉由將氧化物半導體用於本實施例所例示的電晶體，可以得到高電場效應遷移率，從而可以實現高速工作。此外，因為將源極電極層515a(汲極電極層515b)形成為梳齒狀，所以可以在降低源極電極層515a(汲極電極層515b)與閘極電極層511之間產生的寄生電容的同時實現高速工作。再者，施加到閘極電極層511的信號的畸變減輕到不用顧及的程度，從而可以使使用氧化物半導體的電晶體以高頻率工作。
藉由將這種電晶體用於各種裝置，可以實現低耗電工作和高速工作。可以說，這可以擴大例如在液晶顯示裝置中將驅動器安裝在更大的面板、更高清晰度的面板中的可能性。
另外，本實施例所示的結構可以與其他實施例所例示的結構適當地組合來實施。
在下面所示的範例中對具有上述結構的本發明進行更詳細的說明。
範例1
在本範例中，製造了實施例1所例示的設法改變了源極電極層和汲極電極層的形狀的電晶體。根據實驗具體證明如下事實，即所製造的電晶體即使降低在源極電極層(汲極電極層)與閘極電極層的重疊部分產生的寄生電容值，也可以大致保持導通電流值。
將示出本範例中的電晶體的詳細截面結構。在玻璃基板上形成了基底膜。作為由兩層的疊層結構構成的基底膜使用氮化矽膜和氧氮化矽膜，並將它們的厚度分別設定為100nm和150nm。在基底膜上形成了閘極電極層。作為閘極電極層使用鎢(W)，並將其厚度設定為100nm。在閘極電極層上形成了閘極絕緣膜。作為閘極絕緣膜使用氧氮化矽膜，並將其厚度設定為100nm。形成了隔著閘極絕緣膜與閘極電極層重疊的氧化物半導體膜。作為氧化物半導體膜使用IGZO，並將其厚度設定為15nm。再者，以使其端部與氧化物半導體膜接觸並且使其端部與閘極電極層重疊的方式形成了源極電極層和汲極電極層。作為由三層的疊層結構構成的源極電極層和汲極電極層使用鈦(Ti)、鋁(Al)、鈦(Ti)，並將它們的厚度分別設定為50nm、200nm、50nm。
圖5A和5B以及圖6A和6B示出本實施例中的電晶體的詳細俯視結構。製造了源極電極層和汲極電極層的形狀不同的四種電晶體。如圖5A所示那樣形成了A結構的電晶體400。明確而言，源極電極層105a(梳齒狀電極層)的端頭部和汲極電極層105b(梳齒狀電極層)的端頭部之間的間隔L為3μm，源極電極層105a的寬度w(汲極電極層105b的寬度w)為50μm，各電極齒形部分的寬度11、12、13、14、15、16、17、18為3μm，各電極齒形部分之間的間隔s1、s2、s3、s4、s5、s6為3μm，源極電極層105a(汲極電極層105b)的各電極齒形部分的長度h(i)為2μm，源極電極層105a(汲極電極層105b)的各電極齒形部分與閘極電極層111的重疊部分的長度a(b)為1.5μm，閘極寬度g為6μm，各電極齒形部分的端頭部彼此相對的長度P為3μm。
如圖5B所示那樣形成了B結構的電晶體401。明確而言，源極電極層105a(梳齒狀電極層)的端頭部和汲極電極層106b(梳齒狀電極層)的端頭部之間的間隔L為3μm，源極電極層105a的寬度w(汲極電極層106b的寬度w)為50μm，各電極齒形部分的寬度11、12、13、14、15’、16’、17’為3μm，18’為1.5μm，各電極齒形部分之間的間隔s1、s2、s3、s5’、s6’、s7’為3μm，s4’為1.5μm，源極電極層105a(汲極電極層106b)的各電極齒形部分的長度h(i’)為2μm，源極電極層105a(汲極電極層106b)的各電極齒形部分與閘極電極層111的重疊部分的長度a(b’)為1.5μm，閘極寬度g為6μm，各電極齒形部分的端頭部彼此相對的長度P’為1.5μm。
如圖6A所示那樣形成了C結構的電晶體402。明確而言，源極電極層105a(梳齒狀電極層)的端頭部和汲極電極層107b的端部之間的間隔L為3μm，源極電極層105a的寬度w(汲極電極層107b的寬度w)為50μm，各電極齒形部分的寬度11、12、13、14為3μm，各電極齒形部分之間的間隔s1、s2、s3為3μm，源極電極層105a的各電極齒形部分的長度h為2μm，源極電極層105a的各電極齒形部分與閘極電極層111的重疊部分的長度a為1.5μm，汲極電極層107b與閘極電極層111的重疊部分的長度b”為1.5μm，閘極寬度g為6μm。
如圖6B所示那樣形成了現有結構的電晶體403。明確而言，源極電極層107a的端部和汲極電極層107b的端部之間的間隔L為3μm，源極電極層107a的寬度w(汲極電極層107b的寬度w)為50μm，源極電極層107a(汲極電極層107b)與閘極電極層111的重疊部分的長度a’(b”)為1.5μm，閘極寬度g為6μm。
下面，根據實驗證明如下事實，即與現有結構的電晶體403相比，設法改變了源極電極層和汲極電極層的形狀的三種電晶體400、401、402的寄生電容值低。
在下文中示出實驗條件。在室溫為25℃、基板溫度為25℃、以及在-20至30V(步長0.25V×201步)的範圍內使VG變化的條件下，使用具有四個終端的阻抗分析儀(安捷倫科技有限公司製造，4294A)，並且將阻抗分析儀的四個終端中的兩個終端分別藉由GPIB電纜(安捷倫科技有限公司製造)與操縱器連接，來測量在各電晶體的源極電極層(汲極電極層)與閘極電極層的重疊部分產生的寄生電容值C。在將探針接觸於源極電極層和汲極電極層中的一方並將源極電極層和汲極電極層的另一方處於浮動狀態的條件下進行測量。在測量之前進行定標，而且每當改變頻率時進行定標。在進行該定標時，使操縱器的終端都成為GND。藉由使測量頻率f以1MHz、100kHz、10kHz、1kHz的四個條件發生變化來進行測量。
圖7A至7D表示實際上測量的在各電晶體的源極電極層(汲極電極層)與閘極電極層的重疊部分產生的寄生電容值C的電容特性。圖7A表示A結構的電晶體400的電容特性，圖7B表示B結構的電晶體401的電容特性，圖7C表示C結構的電晶體402的電容特性，圖7D表示現有結構的電晶體403的電容特性。
可以確認到圖7A至7C的寄生電容值C低於圖7D的寄生電容值C。例如，當頻率為1MHz且VG為-20V時的寄生電容的測量值為如下：電晶體400的電容值C為5.50×10-14F；電晶體401的電容值C為5.41×10-14F；電晶體402的電容值C為6.74×10-14F；現有結構的電晶體403的電容值C為9.63×10-14F。此外，當頻率為1MHz且VG為0V時的寄生電容的測量值為如下：電晶體400的電容值C為5.54×10-14F；電晶體401的電容值C為5.57×10-14F；電晶體402的電容值C為6.81×10-14F；現有結構的電晶體403的電容值C為9.61×10-14F。
由此可以確認到的是：電晶體400及電晶體401的源極電極層(汲極電極層)與閘極電極層的重疊部分的面積大約是現有結構的電晶體403的源極電極層(汲極電極層)與閘極電極層的重疊部分的面積的1/2，電晶體402的源極電極層(汲極電極層)與閘極電極層的重疊部分的面積大約是現有結構的電晶體403的源極電極層(汲極電極層)與閘極電極層的重疊部分的面積的3/4，並且，同樣地，電晶體400及電晶體401的寄生電容值C大約是現有結構的電晶體403的寄生電容值C的1/2，電晶體402的寄生電容值C大約是現有結構的電晶體403的寄生電容值C的3/4。
從而可以確認到，藉由減少源極電極層(汲極電極層)與閘極電極層的重疊部分的面積，可以降低寄生電容值。此外，可以確認到，源極電極層(汲極電極層)和閘極電極層的重疊部分的面積與在重疊部分產生的寄生電容值是大致成比例的關係。
在下文中，根據實驗證明現有結構的電晶體403的導通電流值與設法改變了源極電極層以及汲極電極層的形狀的三種電晶體400、401、402的導通電流值大致相同。
在下文中示出實驗條件。在室溫為25℃、基板溫度為25℃、在-20至20V(步長0.2V×201步)的範圍中使VG變化、以及VDS為1V的條件下，使用半自動探針台(4155B)測量各電晶體的導通電流值ID(ID是流在源極電極層和汲極電極層之間的電流)。
圖8A和8B表示實際上測量的各電晶體的導通電流值ID的電流特性。圖8A是將圖8B的y軸換算成對數而得到的圖。在圖8B中，(1)表示A結構的電晶體400的電流特性，(2)表示B結構的電晶體401的電流特性，(3)表示C結構的電晶體402的電流特性，(4)表示現有結構的電晶體403的電流特性。
從圖8A和8B可確認到，現有結構的電晶體403的導通電流值與設法改變了源極電極層及汲極電極層的形狀的三種電晶體400、401、402的導通電流值大致相同。例如，當VG為20V時的導通電流的測量值為如下：(1)的電晶體400的電流值ID為10.1×10-5A，(2)的電晶體401的電流值ID為9.69×10-5A，(3)的電晶體402的電流值ID為11.0×10-5A，(4)的現有結構的電晶體403的電流值ID為13.35×10-5A。
據此，可以確認到，當減少源極電極層(汲極電極層)與閘極電極層的重疊部分的面積時，雖然導通電流值也隨著該面積的減少而稍微降低，但其減少率僅為幾%左右。
這說明在電晶體400、401、402中可以產生能補償因為降低寄生電容值而降低的直線電流的以圍繞各電極齒形部分的周圍的方式流過的曲線電流。即，說明藉由將源極(汲極)電極層的形狀從矩形改變為梳齒狀，既使通道形成區的寬度減少，也可以保持與減少該寬度以前相同的導通電流值。也就是說，可以確認到，電晶體400、401、402、以及現有結構的電晶體403的導通電流值都只依賴於通道形成區的長度。
因此，可以確認到，在設法改變了源極電極層和汲極電極層的形狀的電晶體中，即使降低在源極電極層(汲極電極層)與閘極電極層的重疊部分產生的寄生電容值，也可以大致保持導通電流值。
100．．．基板
102．．．閘極絕緣層
106．．．半導體層
111．．．閘極電極層
112．．．電極齒形部分
113．．．電極齒形部分
114．．．電極齒形部分
115．．．電極齒形部分
116．．．連接部分
121．．．電晶體
142．．．電極齒形部分
143．．．電極齒形部分
144．．．電極齒形部分
145．．．電極齒形部分
146．．．連接部分
152．．．電極齒形部分
153．．．電極齒形部分
154．．．電極齒形部分
155．．．電極齒形部分
200．．．電晶體
201．．．電晶體
212．．．電極齒形部分
213．．．電極齒形部分
214．．．電極齒形部分
215．．．電極齒形部分
216．．．連接部分
222．．．閘極電極層
242．．．電極齒形部分
243．．．電極齒形部分
244．．．電極齒形部分
245．．．電極齒形部分
246．．．連接部分
400．．．電晶體
401．．．電晶體
402．．．電晶體
403．．．電晶體
105a．．．源極電極層
105b．．．汲極電極層
106b．．．汲極電極層
107a．．．源極電極層
107b．．．汲極電極層
205a．．．源極電極層
205b．．．汲極電極層
206a．．．源極電極層
206b．．．汲極電極層
505．．．基板
506．．．保護絕緣層
507．．．閘極絕緣層
510．．．電晶體
511．．．閘極電極層
516．．．絕緣層
530．．．氧化物半導體膜
531．．．氧化物半導體層
515a．．．源極電極層
515b．．．汲極電極層
在附圖中：
圖1A和1B是說明實施例1的電晶體的圖；
圖2A和2B是說明實施例1的電晶體的圖；
圖3A和3B是說明實施例1的電晶體的圖；
圖4A和4B是說明實施例1的電晶體的電流通路的圖；
圖5A和5B是說明範例1的電晶體的圖；
圖6A和6B是說明範例1的電晶體的圖；
圖7A至7D是示出範例1的電晶體的電容特性的圖；
圖8A和8B是示出範例1的電晶體的電流特性的圖；以及
圖9A至9E是說明實施例2的電晶體的圖。
105a．．．源極電極層
105b．．．汲極電極層
106．．．半導體層
111．．．閘極電極層
112．．．電極齒形部分
113．．．電極齒形部分
114．．．電極齒形部分
115．．．電極齒形部分
116．．．連接部分
120、150．．．重疊部分
121．．．電晶體
142．．．電極齒形部分
143．．．電極齒形部分
144．．．電極齒形部分
145．．．電極齒形部分
146．．．連接部分

Claims (15)

  1. 一種電晶體，包含：閘極電極層；與該閘極電極層接觸的閘極絕緣層；隔著該閘極絕緣層與該閘極電極層重疊的半導體層；形成為梳齒狀的源極電極層，該源極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分；以及形成為梳齒狀的汲極電極層，該汲極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分，其中，該源極電極層和該汲極電極層設置為該源極電極層的該電極齒形部分和該汲極電極層的該電極齒形部分彼此相對但不交錯，其中，該源極電極層和該汲極電極層中的一者的該電極齒形部分中的第一電極齒形部分的端頭部之一部分和與該第一電極齒形部分相鄰的該源極電極層和該汲極電極層中的一者的該連接部分的一部分面向該源極電極層和該汲極電極層中的另一者的該電極齒形部分中的一個電極齒形部分的端頭部。
  2. 根據申請專利範圍第1項之電晶體，其中該半導體層包含氧化物半導體。
  3. 根據申請專利範圍第1項之電晶體，其中該源極電極層的該連接部分和該閘極電極層彼此不重疊，並且其中 該汲極電極層的該連接部分和該閘極電極層彼此不重疊。
  4. 根據申請專利範圍第1項之電晶體，其中該源極電極層的該電極齒形部分的端頭部的寬度總和是該源極電極層的寬度的3/8至1/1，並且是該汲極電極層的寬度的3/8至8/3。
  5. 根據申請專利範圍第1項之電晶體，其中該汲極電極層的該電極齒形部分的端頭部的寬度總和是該汲極電極層的寬度的3/8至1/1，並且是該源極電極層的寬度的3/8至8/3。
  6. 根據申請專利範圍第1項之電晶體，其中該源極電極層和該汲極電極層中的至少一方的相鄰的電極齒形部分之間的間隔大於0μm且小於或等於5μm。
  7. 根據申請專利範圍第1項之電晶體，其中該源極電極層的該電極齒形部分中的一個的端頭部和該汲極電極層的該電極齒形部分中的一個的端頭部以相同長度相對。
  8. 一種電晶體，包含：閘極電極層；與該閘極電極層接觸的閘極絕緣層；隔著該閘極絕緣層與該閘極電極層重疊的半導體層；形成為梳齒狀的源極電極層，該源極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極齒形部分的連接部分；以及形成為梳齒狀的汲極電極層，該汲極電極層包括以預定間隔隔開的相鄰設置的電極齒形部分和用於連接該電極 齒形部分的連接部分，其中，該源極電極層和該汲極電極層設置為該源極電極層的該電極齒形部分和該汲極電極層的該電極齒形部分彼此相對但不交錯，其中該源極電極層的端部與該半導體層的頂面的一部分接觸且隔著該閘極絕緣層和該半導體層與該閘極電極層重疊，其中該汲極電極層的端部與該半導體層的該頂面的另一部分接觸且隔著該閘極絕緣層和該半導體層與該閘極電極層重疊，其中，該源極電極層和該汲極電極層中的一者的該電極齒形部分中的第一電極齒形部分的端頭部之一部分和與該第一電極齒形部分相鄰的該源極電極層和該汲極電極層中的一者的該連接部分的一部分面向該源極電極層和該汲極電極層中的另一者的該電極齒形部分中的一個電極齒形部分的端頭部，其中該第一電極齒形部分的該端頭部與該閘極電極層重疊，以及其中該連接部分不與該閘極電極層重疊。
  9. 根據申請專利範圍第8項之電晶體，其中該半導體層包含氧化物半導體。
  10. 根據申請專利範圍第8項之電晶體，其中該源極電極層的該連接部分和該閘極電極層彼此不重疊，並且其中該汲極電極層的該連接部分和該閘極電極層彼此不重 疊。
  11. 根據申請專利範圍第8項之電晶體，其中該源極電極層的該電極齒形部分的端頭部的寬度總和是該源極電極層的寬度的3/8至1/1，並且是該汲極電極層的寬度的3/8至8/3。
  12. 根據申請專利範圍第8項之電晶體，其中該汲極電極層的該電極齒形部分的端頭部的寬度總和是該汲極電極層的寬度的3/8至1/1，並且是該源極電極層的寬度的3/8至8/3。
  13. 根據申請專利範圍第8項之電晶體，其中該源極電極層和該汲極電極層中的至少一方的相鄰的電極齒形部分之間的間隔大於0μm且小於或等於5μm。
  14. 一種包含根據申請專利範圍第1或8項的電晶體之裝置。
  15. 根據申請專利範圍第14項之裝置，其中該裝置是液晶顯示裝置。
TW100110790A 2010-04-07 2011-03-29 具有形成為梳齒狀的源極和汲極電極層的電晶體 TWI565061B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010088634 2010-04-07

Publications (2)

Publication Number Publication Date
TW201203550A TW201203550A (en) 2012-01-16
TWI565061B true TWI565061B (zh) 2017-01-01

Family

ID=44760285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110790A TWI565061B (zh) 2010-04-07 2011-03-29 具有形成為梳齒狀的源極和汲極電極層的電晶體

Country Status (6)

Country Link
US (1) US9401407B2 (zh)
JP (2) JP5806834B2 (zh)
KR (1) KR101810592B1 (zh)
CN (1) CN102918650B (zh)
TW (1) TWI565061B (zh)
WO (1) WO2011125453A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9097947B2 (en) 2011-05-12 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20140101817A (ko) * 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
US9153672B2 (en) * 2012-12-21 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical BJT for high density memory
US9853154B2 (en) 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US10164107B2 (en) 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
JP6546400B2 (ja) * 2015-02-05 2019-07-17 株式会社ジャパンディスプレイ 表示装置
KR102330497B1 (ko) 2015-06-02 2021-11-24 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
CN205645823U (zh) * 2016-05-31 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
KR102576999B1 (ko) * 2016-07-05 2023-09-12 삼성디스플레이 주식회사 액정표시장치
WO2018190396A1 (ja) * 2017-04-13 2018-10-18 シャープ株式会社 アクティブマトリクス基板
CN109166911A (zh) * 2018-07-25 2019-01-08 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20080157136A1 (en) * 2006-12-27 2008-07-03 Casio Computer Co., Ltd. Thin-film transistor type photosensor

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654001C2 (de) 1976-11-27 1986-02-06 Harald 5210 Troisdorf Feuerherm Vorrichtung zum Herstellen von aus thermoplastischem Kunstoff bestehenden Hohlkörpern
JPS6054171U (ja) * 1983-09-20 1985-04-16 三洋電機株式会社 液晶表示装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62287666A (ja) 1986-06-03 1987-12-14 ゼネラル・エレクトリツク・カンパニイ 電極の位置ずれを許容する薄膜電界効果トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0258030A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 液晶表示装置
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
JPH04360583A (ja) 1991-06-07 1992-12-14 Nippon Steel Corp 薄膜トランジスタ
JPH05183165A (ja) * 1991-12-27 1993-07-23 Kanegafuchi Chem Ind Co Ltd 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0815728A (ja) 1994-06-30 1996-01-19 Sanyo Electric Co Ltd 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001209070A (ja) 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
US7019457B2 (en) 2000-08-03 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having both electrodes formed on the insulating layer
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI395996B (zh) 2003-07-14 2013-05-11 半導體能源研究所股份有限公司 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100553935B1 (ko) * 2003-08-20 2006-02-24 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2005175248A (ja) * 2003-12-12 2005-06-30 Sanyo Electric Co Ltd フィールドシーケンシャル方式液晶表示装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
KR20070059559A (ko) 2005-12-07 2007-06-12 삼성전자주식회사 표시 장치 및 그 제조 방법
US8212238B2 (en) 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007310180A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 液晶表示装置及びその欠陥画素修復方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
KR100958006B1 (ko) 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same
US20080157136A1 (en) * 2006-12-27 2008-07-03 Casio Computer Co., Ltd. Thin-film transistor type photosensor

Also Published As

Publication number Publication date
TW201203550A (en) 2012-01-16
US20110248266A1 (en) 2011-10-13
KR101810592B1 (ko) 2017-12-20
WO2011125453A1 (en) 2011-10-13
JP2011233882A (ja) 2011-11-17
CN102918650A (zh) 2013-02-06
CN102918650B (zh) 2017-03-22
JP2016012731A (ja) 2016-01-21
JP5806834B2 (ja) 2015-11-10
US9401407B2 (en) 2016-07-26
JP6124966B2 (ja) 2017-05-10
KR20130038856A (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
TWI565061B (zh) 具有形成為梳齒狀的源極和汲極電極層的電晶體
JP6742490B2 (ja) 半導体装置
CN102484139B (zh) 氧化物半导体层及半导体装置
JP6356859B2 (ja) 半導体装置
JP2024123197A (ja) 半導体装置
JP6109372B2 (ja) 半導体装置の作製方法
JP6506340B2 (ja) 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP5948070B2 (ja) 半導体装置
JP7427813B2 (ja) 半導体装置
JPWO2011132418A1 (ja) 成膜方法
JP2012129511A (ja) 半導体装置及びその作製方法
JP5809439B2 (ja) トランジスタの測定方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees