[go: up one dir, main page]

TWI557851B - 用於多相功率反相器的具有導線架島的功率四方扁平無引腳（ｐｑｆｎ）半導體封裝 - Google Patents

用於多相功率反相器的具有導線架島的功率四方扁平無引腳（ｐｑｆｎ）半導體封裝 Download PDF

Info

Publication number
TWI557851B
TWI557851B TW103101807A TW103101807A TWI557851B TW I557851 B TWI557851 B TW I557851B TW 103101807 A TW103101807 A TW 103101807A TW 103101807 A TW103101807 A TW 103101807A TW I557851 B TWI557851 B TW I557851B
Authority
TW
Taiwan
Prior art keywords
phase
terminal
leadframe
pqfn package
power switch
Prior art date
Application number
TW103101807A
Other languages
English (en)
Other versions
TW201507068A (zh
Inventor
汀 法蘭度
羅爾 巴柏沙
Original Assignee
國際整流器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/102,316 external-priority patent/US9362215B2/en
Application filed by 國際整流器股份有限公司 filed Critical 國際整流器股份有限公司
Publication of TW201507068A publication Critical patent/TW201507068A/zh
Application granted granted Critical
Publication of TWI557851B publication Critical patent/TWI557851B/zh

Links

Classifications

    • H10W90/811—
    • H10W70/421—
    • H10W70/424—
    • H10W70/465—
    • H10W70/481—
    • H10W72/30—
    • H10W72/50—
    • H10W72/851—
    • H10W74/111—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H10W70/457—
    • H10W72/07552—
    • H10W72/07555—
    • H10W72/527—
    • H10W72/5475—
    • H10W72/5522—
    • H10W72/557—
    • H10W72/926—
    • H10W72/932—
    • H10W72/944—
    • H10W74/00—
    • H10W90/753—
    • H10W90/756—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

用於多相功率反相器的具有導線架島的功率四方扁平無引腳(PQFN)半導體封裝
本發明係關於一種半導體封裝的技術領域，特別是一種用於多相功率反相器的具有導線架島的功率四方扁平無引腳(PQFN)半導體封裝。
結合許多半導體裝置的封裝，由保持相關或相依的電路元件極度接近，可簡化電路設計、降低成本並提供更高效率且增進表現。此外，相較於使用分離封裝的元件，這些封裝可促進整合應用及有較佳的電及熱的表現。
四方扁平無引腳(QFN)封裝為用於電元件，例如功率半導體裝置，的無引腳封裝。QFN封裝可利用導線架及連接導線連接至封裝於其中的電元件。QFN封裝通常具有有限的複雜度且電迴路具有挑戰性，特別是對於較複雜的組態。因此，QFN封裝通常具有簡單的組態且 封裝小量的電元件。
100‧‧‧PQFN封裝
150‧‧‧多相功率反相器電路
102‧‧‧驅動IC
104a‧‧‧U相功率開關
104b‧‧‧U相功率開關
106a‧‧‧V相功率開關
106b‧‧‧V相功率開關
108a‧‧‧W相功率開關
108b‧‧‧W相功率開關
110a‧‧‧U相輸出節點
110b‧‧‧V相輸出節點
110c‧‧‧W相輸出節點
112‧‧‧I/O終端
112a‧‧‧VBUS終端
112b‧‧‧VCC終端
112c‧‧‧H1N1終端
112d‧‧‧HIN2終端
112e‧‧‧HIN3終端
112f‧‧‧LIN1終端
112g‧‧‧LIN2終端
112h‧‧‧LIN3終端
112i‧‧‧EN終端
112j‧‧‧FAULT終端
112k‧‧‧RCIN終端
112l‧‧‧IM終端
112m‧‧‧VSS終端
112n‧‧‧VCOM終端
112o‧‧‧SW1終端
112p‧‧‧SW2終端
112q‧‧‧SW3終端
112r‧‧‧VB1終端
112s‧‧‧VB2終端
112t‧‧‧VB3終端
114‧‧‧匯流排電壓源
116‧‧‧供應電壓源
124‧‧‧微控制器
126‧‧‧馬達
200‧‧‧PQFN封裝
202‧‧‧驅動IC
204a‧‧‧U相功率開關
204b‧‧‧U相功率開關
206a‧‧‧V相功率開關
206b‧‧‧V相功率開關
208a‧‧‧W相功率開關
208b‧‧‧W相功率開關
212‧‧‧I/O終端
212a‧‧‧VBUS終端
212b‧‧‧VCC終端
212c‧‧‧HIN1終端
212d‧‧‧HIN2終端
212e‧‧‧HIN3終端
212f‧‧‧LIN1終端
212g‧‧‧LIN2終端
212h‧‧‧LIN3終端
212i‧‧‧EN終端
212j‧‧‧FAULT終端
212k‧‧‧RCIN終端
212l‧‧‧IM終端
212m‧‧‧VSS終端
212n‧‧‧VCOM終端
212o‧‧‧SW1終端
212p‧‧‧SW2終端
212q‧‧‧SW3終端
212r‧‧‧VB1終端
212s‧‧‧VB2終端
212t‧‧‧VB3終端
220‧‧‧驅動IC晶粒接墊
222a‧‧‧W相晶粒接墊
222b‧‧‧V相晶粒接墊
222c‧‧‧U相晶粒接墊
228‧‧‧共同晶粒接墊
230‧‧‧導線架條
232‧‧‧導線架條
234‧‧‧導線架島
236‧‧‧導線架島
236a至236f‧‧‧汲極
238a至238f‧‧‧源極
240a‧‧‧上側
240b‧‧‧底側
242a至242c‧‧‧邊緣
244a至244d‧‧‧連接導線
246‧‧‧連接導線
246a至246f‧‧‧連接導線
260‧‧‧導線架
圖1A顯示功率四方扁平無引腳(PQFN)封裝的範例電路的示意圖。
圖1B顯示於範例多相功率反相器電路中的PQFN封裝的示意圖。
第2A圖顯示範例PQFN封裝的導線架的上平面視圖。
第2B圖顯示有連接導線的範例PQFN封裝的上平面視圖。
第2C圖顯示範例PQFN封裝的下平面視圖。
第2D圖顯示範例PQFN封裝的部分的截面視圖。
【發明內容及實施方式】
用於多相功率反相器的具有導線架島的功率四方扁平無引腳(PQFN)封裝，與圖式之至少一圖連結並實質上顯示及/或說明，並更完整的提出於申請專利範圍中。
於此所述，單詞「III-V族」表示化合物半導體，包含至少一III族元素及至少一V族元素。例如，III-V族半導體可為III-氮半導體的形式。「III-氮」或「III-N」表示化合物半導體，包含至少一III族元素，例 如鋁(Al)、鎵(Ga)、銦(In)及硼(B)，且包含但不限於其任意的合金，例如氮化鋁鎵(AlxGa(1-x)N)、氮化銦鎵(InyGa(1-y)N)、氮化鋁銦鎵(AlxInyGa(1-x-y)N)、氮磷砷化鎵(GaAsaPbN(1-a-b))、氮磷砷化鋁銦鎵(AlxInyGa(1-x-y)AsaPbN(1-a-b))。III-氮一般亦表示任何包含但不限於Ga極性、N極性、半極性或非極性的結晶方向。III-氮材料亦可包含纖鋅礦、閃鋅礦或混合多型的其一，且可包含單晶、單結晶、多晶或非晶結構。於此所述，氮化鎵或GaN，表示III-氮化合物半導體，其中III族元素或元素包含一些或顯著的量的鎵，但除了鎵以外，亦可包含其它III族元素。III-V族或GaN電晶體亦可表示複合高電壓增強模式電晶體，由疊階連接III-V族或GaN電晶體與較低電壓的IV族電晶體而形成。
此外，於此所述，單詞「IV族」表示半導 體，至少包含一IV族元素，例如矽(Si)、鍺(Ge)及碳(C)，且亦可包含化合物半導體，例如矽鍺(SiGe)及碳化矽(SiC)。IV族亦表示半導體材料，其包含大於一層的IV族元素，或摻雜IV族元素，以產生應力IV族材料，且亦可包含IV族基複合基板，例如絕緣覆矽(SOI)、氧植入隔離(SIMOX)製程的基板及藍寶石覆矽(SOS)。
以下的說明書包含與本發明的實施方式相關 的特定資訊。本發明的圖式及其伴隨的詳細說明僅表示範例實施方式。除非特別註記，否則，圖式之間相似或相應 的元件可由相似或相應的參考編號表示。此外，本發明中的圖式及圖一般不表示尺寸，且無意對應於實際的相對尺寸。
圖1A顯示功率四方扁平無引腳(PQFN)封 裝100的電路的示意圖。圖1B顯示於多相功率反相器電路150中的PQFN封裝100的示意圖。
參照圖1A及1B，PQFN封裝100包含驅動積 體電路(IC)102，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b。於圖1B的多相功率反相器電路150中，PQFN封裝100連接至匯流排電壓源114，供應電壓源116，微控制器124，馬達126，電阻器R1，電容器C1，啟動電容器CB1、CB2、CB3，及分流電阻器RS。任何PQFN封裝100，微控制器124，馬達126，電阻器R1，電容器C1，啟動電容器CB1、CB2、CB3及分流電阻器RS可設置於印刷電路板(PCB)上。此外，PQFN封裝100可經由PCB上的導電引腳連接至任何匯流排電壓源114，供應電壓源116，微控制器124，馬達126，電阻器R1，電容器C1，啟動電容器CB1、CB2、CB3，及分流電阻器RS。
PQFN封裝100亦包含：VBUS終端112a， VCC終端112b，HIN1終端112c，HIN2終端112d，HIN3終端112e，LIN1終端112f，LIN2終端112g，LIN3終端112h，EN終端112i，FAULT終端112j，RCIN終端112k，IM終端112l，VSS終端112m，VCOM終端 112n，SW1終端112o，SW2終端112p，SW3終端112q，VB1終端112r，VB2終端112s，及VB3終端112t，整體稱為I/O終端112。
於PQFN封裝100中，VBUS終端112a接收 VBUS作為從匯流排電壓源114的輸入。VCC終端112b接收VCC作為從供應電壓源116至驅動IC102的輸入。 HIN1終端112c、HIN2終端112d及HIN3終端112e分別接收HIN1、HIN2及HIN3作為從微控制器124至驅動IC102的輸入。LIN1終端112f、LIN2終端112g及LIN3終端112h分別接收LIN1、LIN2及LIN3作為從微控制器124至驅動IC102的輸入。EN終端112i接收EN作為從微控制器124至驅動IC102的輸入。FAULT終端112j接收FAULT作為從驅動IC102至微控制器124的輸出。 RCIN終端112k接收RCIN作為從電阻器R1及電容器C1至驅動IC102的輸入。IM終端112l接收ITRIP作為從U相功率開關104b、V相功率開關106b及W相功率開關108b至驅動IC102及微控制器124的輸入。VSS終端112m接收VSS作為從邏輯接地GVSS至驅動IC102的輸入。VCOM終端112n接收VCOM作為從功率接地GCOM至驅動IC102，U相功率開關104b、V相功率開關106b及W相功率開關108b的輸入。SW1終端112o從U相輸出節點110a接收SW1作為至馬達126的輸出。驅動IC102亦接收SW1作為從U相輸出節點110a的輸入。 SW2終端112p從V相輸出節點110b接收SW2作為至馬 達126的輸出。驅動IC102亦接收SW2作為從V相輸出節點110b的輸入。SW3終端112q從W相輸出節點110c接收SW3作為至馬達126的輸出。驅動IC102亦接收SW3作為從W相輸出節點110c的輸入。VB1終端112r接收VB1作為從啟動電容器CB1至驅動IC102的輸入。 VB2終端112s接收VB2作為從啟動電容器CB2至驅動IC102的輸入。VB3終端112t接收VB3作為從啟動電容器CB3至驅動IC102的輸入。
於不同實施方式中，I/O終端112的編號、數 量及位置可以不同於所示。例如，於許多實施方式，可使用與驅動IC102不同的驅動IC，其可具有與驅動IC102不同的功能及/或I/O需求。這可反應於I/O終端112以及PQFN封裝100的其它連接。作為一特定的例子，於一實施方式中，驅動IC102由功能整合驅動IC102及微控制器124的功能整合IC取代。因此，為了微控制器124的功能，可需要額外的I/O終端112，而某些I/O終端112，例如FAULT終端112j，可不需要。
PQFN封裝100係用於多相功率反向器，且驅 動IC102可為驅動全橋組態的U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b的高電壓IC(HVIC)。驅動IC102的例子包含International Rectifier Corporation®的「第五代」HVIC。於本實施方式中，U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b 為垂直導通功率裝置，例如，IV族半導體功率金屬氧化物半導體場效電晶體(功率MOSFETs)如快速逆向磊晶二極體場效電晶體(FREDFETs)，或IV族半導體絕緣閘極雙極電晶體(IGBTs)。於其它實施方式，III-V族半導體FETs、HEMTs(高電子移動率電晶體)及，特別是，可作為於U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b中的功率裝置的GaN FETs及/或HEMTs。如上所定義的，此處所述的氮化鎵或GaN，表示III-氮化合物半導體，其中III族元素或元素包含一些或實質量的鎵，但除了鎵之外亦可包含其它III族元素。如前所述，III-V族或GaN電晶體亦可表示由階疊連接III-V族或GaN電晶體與較低電壓IV族電晶體而形成的複合高電壓增強模式電晶體。雖然PQFN封裝100提供全橋功率裝置，不同的實施方式可提供其它封裝組態作為特定應用的需求。
於PQFN封裝100中，HIN1、HIN2及HIN3 係為高側電晶體的U相功率開關104a、V相功率開關106a及W相功率開關108a的控制訊號。驅動IC102從HIN1、HIN2及HIN3分別產生高側閘極訊號H1、H2及H3，其之後提供至U相功率開關104a、V相功率開關106a及W相功率開關108a，如圖1A中所示。相似地，LIN1、LIN2及LIN3係為低側電晶體的U相功率開關104b、V相功率開關106b及W相功率開關108b的控制訊號。驅動IC102從LIN1、LIN2及LIN3分別產生低側 閘極訊號L1、L2及L3，其之後提供至U相功率開關104b、V相功率開關106b及W相功率開關108b，如圖1A中所示。可使用EN，例如由微控制器124，以使驅動IC102的開關動作。特別是，驅動IC102組態為回應EN而使H1、H2、H3、L1、L2及L3的開關動作。
VBUS係從匯流排電壓源114的匯流排電壓， 其分別耦合至U相功率開關104a、V相功率開關106a及W相功率開關108a的汲極。作為一例，匯流排電壓源114可為AC至DC整流器。例如，AC可為引出端電壓，如230伏特。例如，VBUS的DC電壓可為約300伏特至約400伏特。
VCC係從供應電壓源116的驅動IC102的供 應電壓，其可為約15伏特。於一些實施方式，供應電壓源116從VBUS產生VCC。VB1、VB2及VB3係驅動IC102的啟動電壓且分別由啟動電容器CB1、CB2及CB3提供。啟動電容器CB1、CB2及CB3可被充電，例如，由VCC，經由驅動IC102。啟動電容器CB1耦合於VB1終端112r及SW3終端112q之間。啟動電容器CB2耦合於VB2終端112s及SW2終端112p之間。啟動電容器CB3耦合於VB3終端112t及SW1終端112o之間。
VSS係從邏輯接地GVSS的驅動IC102的邏輯 接地。VCOM係從功率接地GCOM的驅動IC102的功率接地。因此，於本實施方式中，PQFN封裝100具有邏輯與功率的分離接地。使用邏輯與功率的分離接地，PQFN封 裝100受保護而不受閂鎖效應及噪訊錯誤影響，否則可由從U相功率開關104a及104b、V相功率開關106a及106b以及W相功率開關108a及108b的過量開關電壓造成影響。必需注意的是，於某些實施方式中，PQFN封裝100具有邏輯與功率的分享接地。於此實施方式中，PQFN封裝100可具有對接地的單一I/O終端。
提供分離的邏輯與功率接地於使用分流電阻 器RS的多相功率反相器150中。分流電阻器RS耦合跨越VSS終端112m及VCOM終端112n。分流電阻器RS亦經由VCOM終端112n耦合至每個U相功率開關104b、V相功率開關106b及W相功率開關108b的源極。因此，如圖1A中所示，從馬達126的馬達電流IM係從U相功率開關104b、V相功率開關106b及W相功率開關108b的複合相電流。經由IM終端112l提供馬達電流IM至微控制器124。微控制器124利用馬達電流IM以重建個別的相電流(U、V及W)以由控制HIN1、HIN2、HIN3、LIN1、LIN2及LIN3而控制脈衝寬度調節(PWM)。
如圖1A中所示，馬達電流IM亦提供至驅動 IC 102作為ITRIP。驅動IC102利用ITRIP以為過電流保護。例如，比較ITRIP與參考值。若ITRIP超過參考值，驅動IC102偵測過電流條件。此外，驅動IC102由提供FAULT至FAULT終端112j以指出過電流狀態至微控制器124。驅動IC102利用RCIN以從過電流保護自動重 設。如圖1B中所示，電阻器R1耦合於VCC終端112b及RCIN終端112k之間以充電電容器C1。電容器C1耦合於RCIN終端112k與VSS終端112m之間。可改變電阻器R1及電容器C1以改變過電流保護的自動重設的時序。
典型的QFN封裝具有複雜度限制，而有簡單 的組態及小數量的電元件。對於較複雜的組態，難以導引連接導線同時避免導線交叉及短路。此外，導線長度會對電及熱表現有負面的影響。唯，PQFN封裝，根據本發明的說明書中的不同的實施例，可實質上相較於典型QFN封裝更複雜，同時避免導線交叉及導線短路且達成高電及熱表現。
轉至圖2A、2B及2C，圖2A顯示圖2B及 2C的PQFN封裝200的上平面視圖。圖2B顯示PQFN封裝200的上平面視圖。圖2C顯示PQFN封裝200的下平面視圖。於本實施方式中，PQFN封裝200係多晶片模組(MCM)PQFN封裝，其可具有約12mm乘12mm的佔板尺寸。於其它實施方式中，PQFN封裝200可具有大於12mm乘12mm的佔板尺寸。於再其它實施方式中，PQFN封裝200可具有小於12mm乘12mm的佔板尺寸。
PQFN封裝200對應至圖1A及1B中的PQFN 封裝100。例如，PQFN封裝200包含：驅動IC202，U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b，分別對應於圖1A中的驅動IC102，U相功率開關104a及104b、V相功率開關106a 及106b以及W相功率開關108a及108b。此外，PQFN封裝200包含：VBUS終端212a，VCC終端212b，HIN1終端212c，HIN2終端212d，HIN3終端212e，LIN1終端212f，LIN2終端212g，LIN3終端212h，EN終端212i，FAULT終端212j，RCIN終端212k，IM終端212l，VSS終端212m，VCOM終端212n，SW1終端212o(亦稱為「U相輸出終端212o」)，SW2終端212p(亦稱為「V相輸出終端212p」)，SW3終端212q(亦稱為「W相輸出終端212q」)，VB1終端212r，VB2終端212s，及VB3終端212t(亦稱為「I/O終端212」)分別對應於PQFN封裝100中的VBUS終端112a，VCC終端112b，HIN1終端112c，HIN2終端112d，HIN3終端112e，LIN1終端112f，LIN2終端112g，LIN3終端112h，EN終端112i，FAULT終端112j，RCIN終端112k，IM終端112l，VSS終端112m，VCOM終端112n，SW1終端112o，SW2終端112p，SW3終端112q，VB1終端112r，VB2終端112s，及VB3終端112t。
圖2A顯示導線架260包含：驅動IC晶粒接 墊220，W相晶粒接墊222a，V相晶粒接墊222b，U相晶粒接墊222c及共同晶粒接墊228。導線架260更包含導線架條230及232及I/O終端212。導線架島234於導線架260的導線架條230上且導線架條230電且機械地連接(如整合連接)至導線架260的V相晶粒接墊222b。導線架島236於導線架260的導線架條232上且導線架條 232電且機械地連接(如整合連接)至導線架260的U相晶粒接墊222c。如圖2B中所示，導線架條230及232可選擇性延伸至PQFN封裝200的邊緣242c。如此作，任何導線架條230及232可提供，例如，PQFN封裝200的額外的I/O終端。例如，顯示導線架條232提供額外的SW1終端212o於PQFN封裝200的邊緣242c。
導線架260可包含高導熱及導電性的材料， 例如Olin Brass®的銅(Cu)合金C194。導線架260的上側240a可選擇性鍍上增強與裝置晶粒及導線的附著的材料。此鍍可包含選擇性的提供於導線架260鍍銀(Ag)，其可自如QPL Limited等公司得到。
圖2A及2B顯示導線架260係受蝕刻導線 架，例如受半蝕刻導線架。導線架260的部分，可為未受蝕刻(如未受半蝕刻)使用虛線示於圖2A及2B中。導線架島234及236為這種未受蝕刻部分的例子。例如，圖2C顯示導線架260的底側240b(亦對應於PQFN封裝200的底側)。圖2C更顯示PQFN封裝200的模製化合物265，其覆蓋導線架260的受蝕刻部分。模製化合物265可為具有低彎曲模數的塑膠，例如Hitachi® Chemical的CEL9220ZHF10(v79)。為提供對抗封裝破裂的彈性，PQFN封裝200的高度(或厚度)定義為模製化合物265可保持薄，例如0.9mm或更少。I/O終端212，導線架島234，及導線架島236係未受蝕刻且經由模製化合物265於導線架260的底側240b(亦對應於PQFN封裝200 的底側)暴露。如此，I/O終端212，導線架島234及導線架島236暴露於導線架260的底側240b上，而用於高導電及/或散熱。由提供(PCB)匹配區塊，可利用此特徵。導線架260的暴露區域可鍍，如錫(Sn)。
驅動IC202，U相功率開關204a及204b、V 相功率開關206a及206b以及W相功率開關208a及208b利用連接導線及導線架260互連。
圖2B顯示U相功率開關204a及204b、V相 功率開關206a及206b以及W相功率開關208a及208b，以及驅動IC202電及機械地連接至導線架260。這可由利用銲錫或導電接合劑，例如Henkel Corporation的銀填充QMI 529HT，而完成。
如圖2B中所示，U相功率開關204b、V相功 率開關206b及W相功率開關208b位於沿PQFN封裝200的邊緣242a。W相功率開關208b位於W相晶粒接墊222a上。特別是，W相功率開關208b的汲極236a位於W相晶粒接墊222a上。相似地，V相功率開關206b位於V相晶粒接墊222b上。特別是，V相功率開關206b的汲極236b位於V相晶粒接墊222b上。此外，U相功率開關204b位於U相晶粒接墊222c上。特別是，U相功率開關204b的汲極236c位於U相晶粒接墊222c上。因此，U相功率開關204b、V相功率開關206b及W相功率開關208b個別耦合至導線架260的各晶粒接墊。如此，W相晶粒接墊222a可對應於PQFN封裝200的W相輸出終端 212q，V相晶粒接墊222b可對應於PQFN封裝200的V相輸出終端212p，且U相晶粒接墊222c可對應於PQFN封裝200的U相輸出終端212o，如圖2B中所示。
另外，如圖2B中所示，U相功率開關204a、 V相功率開關206a及W相功率開關208a位於沿PQFN封裝200的邊緣242b，其交叉邊緣242a。U相功率開關204a、V相功率開關206a及W相功率開關208a位於共同晶粒接墊228上。特別是，U相功率開關204a的汲極236d，V相功率開關206a的汲極236e及W相功率開關208a的汲極236f位於導線架260的共同晶粒接墊228上。因此，共同晶粒接墊228可對應於PQFN封裝200的VBUS終端212a(如匯流排電壓輸入終端)，如圖2B中所示。
此組態的例子更詳細地顯示於圖2D中。圖 2D顯示PQFN封裝200的部分截面視圖。圖2D中的截面視圖對應於圖2B及2C的截面2D至2D。圖2D顯示V相功率開關206a的汲極236e經由導電黏合劑254及導線架260的鍍248a連接至共同晶粒接墊228。導電黏合劑254可包含銀填充黏合劑，例如QMI 529HT。PQFN封裝200中的其它晶粒可相似地連接至導線架260。
如圖2B中所示，驅動IC202位於驅動IC晶 粒接墊220上。特別是，驅動IC202的接地256位於導線架260的驅動IC晶粒接墊220上。驅動IC晶粒接墊220大於驅動IC202且因此可適應不同的更大的驅動IC，其 可具有與驅動IC202不同的特徵。
圖2B亦顯示連接導線，例如連接導線244a， 電及機械地連接驅動IC202至VCC終端212b，HIN1終端212c，HIN2終端212d，HIN3終端212e，LIN1終端212f，LIN2終端212g，LIN3終端212h，EN終端212i，FAULT終端212j，RCIN終端212k，IM終端212l，VSS終端212m，VB1終端212r，VB2終端212s，VB3終端212t，且至U相功率開關204a及204b、V相功率開關206a及206b以及W相功率開關208a及208b的各閘極。
於圖2B中的連接導線244a及相似地描繪的 連接導線可包含，例如，1.3密耳直徑G1型金(Au)線。可利用較厚的導線於功率連接，例如連接導線246a、246b、246c、246d、246e及246f(亦稱為「連接導線246」)。連接導線246可為，例如，2.0密耳直徑銅(Cu)線，例如Kulicke & Soffa®的Maxsoft® LD導線。連接導線246可利用接合針腳於球(BSOB)接合。 如圖2B中所示，多連接導線，例如二連接導線，可平行於連接導線246用於處理額外電流。
於圖2B中，連接導線246f電及機械地連接 U相功率開關204b的源極238c及V相功率開關206b的源極238b。連接導線246e電及機械地連接V相功率開關206b的源極238b及W相功率開關208b的源極238a。連接導線246d電及機械地連接W相功率開關208b的源極238a及VCOM終端212n。請注意，於其它實施方式中， 如PQFN封裝200的開放源實施方式，源極238a、238b及238c利用個別的連接導線耦合至各終端。亦即，源極238a、238b及238c非相互短路連接於PQFN封裝200中。
亦於圖2B中，連接導線246a電及機械地連 接U相功率開關204a的源極238d至導線架260。特別是，源極238d經由連接導線246a連接至導線架條232的導線架島236。因此，圖1A的U相輸出節點110a位於導線架260的導線架條232上，其中導線架條232連接至導線架260的U相晶粒接墊222c。如此，PQFN封裝200具有配置連接導線246a及其它連接導線，例如連接導線244b，的顯著的彈性，同時避免因為導線交叉的導線短路並達成高電及熱表現。連接導線244b電及機械地連接驅動IC202及導線架260的導線架條232於導線架島236處以提供SW1至驅動IC202，如圖1A中所示。圖1A的U相輸出節點110a亦位於導線架260的導線架島236上。 因導線架島236暴露於PQFN封裝200的底側240b上(顯示於圖2C中)，U相輸出節點110a處的熱產生可有效率地從PQFN封裝200散出。
相似地，連接導線246b電及機械地連接V相 功率開關206a的源極238e至導線架260。圖2D顯示此連接的一例子。源極238e藉由連接導線246b經由導線架260的鍍248b連接至導線架條230的導線架島234。之後導線架條230經由V相晶粒接墊222b連接至V相功率開 關206b的源極236b。可部署相似的連接而連接源極238d至U相功率開關204b的汲極236c。連接導線246b電及機械地連接V相功率開關206a的源極238e至導線架條230於導線架島234處。因此，圖1A的V相輸出節點110b位於導線架260的導線架條230上，其中導線架條230連接至導線架260的V相晶粒接墊222b。如此，PQFN封裝200具有配置連接導線246b及其它連接導線，如連接導線244c，的顯著的彈性，同時避免因為導線交叉的導線短路且達成高電及熱表現。連接導線244c電及機械地連接驅動IC202及導線架260的導線架條230於導線架島234處以提供SW2至驅動IC202，如圖1A中所示。圖1A的V相輸出節點110b亦位於導線架260的導線架島234上。當導線架島234暴露於PQFN封裝200的底側240b(如圖2C中所示)上，V相輸出節點110b處的熱產生可有效率地從PQFN封裝200散發。
連接導線246c電及機械地連接W相功率開關 208a的源極238f至導線架260。特別是，連接導線246b電及機械地連接W相功率開關208a的源極238f至W相晶粒接墊222a於導線架260上。因此，圖1A的W相輸出節點110c位於導線架260的W相晶粒接墊222a上且有W相功率開關208b。當W相功率開關208b相鄰於W相功率開關208a，W相功率開關208a的源極238f可耦合至W相功率開關208b的汲極236a，同時簡單避免因為導線交叉的導線短路且達成高電及熱表現。此可由不使用導 線架條及/或導線架島而完成。因此，可使PQFN封裝200顯著地較小，同時避免U相輸出節點110a、V相輸出節點110b及W相輸出節點110c之間的電弧效應。例如，額外的導線架條及/或導線架島可能需要較大的PQFN封裝200以維持導線架條230及232之間足夠的空間252，以避免電弧效應(如至少1mm)。此外，這種組態不顯著影響PQFN封裝200中的連接導線配置的彈性。又，當W相晶粒接墊222a暴露於PQFN封裝200的底側240b(圖2C中所示)上，W相輸出節點110c處的熱產生可有效率地從PQFN封裝200發散。連接導線244d電及機械地連接驅動IC202及源極238f以提供SW3至驅動IC202，如圖1A中所示。
因此，於許多實施方式中，PQFN封裝包含導 線架島及導線架條的至少之一。請注意，PQFN封裝可包含導線架島而無導線架條。例如，導線架島234可經由PCB上的線路連接至V相晶粒接墊222b。請注意，進一步，PQFN封裝可包含導線架條而無導線架島。唯，具有導線架條且有導線架島可提供PQFN封裝中的導線配置的顯著彈性，同時達成高電及熱表現。因此，此PQFN封裝可容易支持複雜的組態，其可包含大數量的電元件。
由上所述，顯然地，不同技術可使用於實施 敘述於本發明中的概念而不脫離這些概念的範圍。此外，當這些概念參照特定的實施方式敘述，所屬技術領域中具有通常知識者可理解形式及細節的改變不脫離這些概念的 範圍。如此，所述的實施方式可被以所有說明的角度考量而不限制。亦應理解為本發明不限於這些上述的特定的實施方式，而可有許多重置、修改及替代而不脫離本發明所揭示的範圍。
200‧‧‧PQFN封裝
202‧‧‧驅動IC
204a‧‧‧U相功率開關
204b‧‧‧U相功率開關
206a‧‧‧V相功率開關
206b‧‧‧V相功率開關
208a‧‧‧W相功率開關
208b‧‧‧W相功率開關
212a‧‧‧VBUS終端
212b‧‧‧VCC終端
212c‧‧‧HIN1終端
212d‧‧‧HIN2終端
212e‧‧‧HIN3終端
VCC‧‧‧終端
212f‧‧‧LIN1終端
212g‧‧‧LIN2終端
212h‧‧‧LIN3終端
212i‧‧‧EN終端
212j‧‧‧FAULT終端
212k‧‧‧RCIN終端
212l‧‧‧IM終端
212m‧‧‧VSS終端
212n‧‧‧VCOM終端
212o‧‧‧SW1終端
212p‧‧‧SW2終端
212q‧‧‧SW3終端
212r‧‧‧VB1終端
212s‧‧‧VB2終端
212t‧‧‧VB3終端
236a至236f‧‧‧汲極
238a至238f‧‧‧源極
242a至242c‧‧‧邊緣
244a至244d‧‧‧連接導線
246a至246f‧‧‧連接導線
256‧‧‧接地
252‧‧‧空間

Claims (19)

  1. 一種功率四方扁平無引腳(PQFN)封裝包含：U相輸出節點位於導線架的第一導線架島上，該第一導線架島以無導線架條的方式連接至該導線架的U相晶粒接墊；V相輸出節點位於該導線架的第二導線架島上；W相輸出節點位於該導線架的W相晶粒接墊上；驅動積體電路(IC)位於該導線架上，該驅動積體電路連接至該第一導線架島。
  2. 如請求項第1項之PQFN封裝，包含，第一W相功率開關位於該W相晶粒接墊上。
  3. 如請求項第1項之PQFN封裝，包含，至少一連接導線連接至該W相晶粒接墊。
  4. 如請求項第1項之PQFN封裝，包含，至少一連接導線連接第二W相功率開關的源極至該W相晶粒接墊。
  5. 如請求項第1項之PQFN封裝，包含，至少一連接導線連接至該導線架的該第一導線架島。
  6. 如請求項第1項之PQFN封裝，包含，至少一連接導線連接至該導線架的該第二導線架島。
  7. 如請求項第1項之PQFN封裝，其中，該第一導線架島暴露於該PQFN封裝的底側上。
  8. 如請求項第1項之PQFN封裝，其中，該第二導線架島暴露於該PQFN封裝的底側上。
  9. 如請求項第1項之PQFN封裝，其中，該W相晶粒接墊係該PQFN封裝的W相輸出終端。
  10. 如請求項第1項之PQFN封裝，其中，該第二導線架島於該導線架的第二導線架條上，該第二導線架條連接至該導線架的V相晶粒接墊。
  11. 如請求項第1項之PQFN封裝，包含，第一U相功率開關位於該導線架的該U相晶粒接墊上及第一V相功率開關位於該導線架的V相晶粒接墊上。
  12. 如請求項第1項之PQFN封裝，包含，第二U相功率開關、第二V相功率開關及第二W相功率開關位於該導線架的共同晶粒接墊上。
  13. 如請求項第1項之PQFN封裝，其中，該U相、該V相及該W相功率開關包含III-V族電晶體。
  14. 如請求項第1項之PQFN封裝，其中，該PQFN封裝具有大於12mm乘12mm的佔板尺寸。
  15. 如請求項第1項之PQFN封裝，其中，該PQFN封裝具有小於12mm乘12mm的佔板尺寸。
  16. 一種功率四方扁平無引腳(PQFN)封裝包含：U相輸出節點位於導線架的第一導線架條上，該第一導線架條以無導線架島的方式連接至該導線架的U相晶粒接墊；V相輸出節點位於該導線架的第二導線架條上，該第二導線架條連接至該導線架的V相晶粒接墊；W相輸出節點位於該導線架的W相晶粒接墊上； 驅動積體電路(IC)位於該導線架上，該驅動積體電路連接至該第一導線架條。
  17. 如請求項第16項之PQFN封裝，包含，第一W相功率開關位於該W相晶粒接墊上。
  18. 如請求項第16項之PQFN封裝，其中，該W相晶粒接墊係該PQFN封裝的W相輸出終端。
  19. 如請求項第16項之PQFN封裝，包含，至少一連接導線連接至該W相晶粒接墊。
TW103101807A 2013-03-07 2014-01-17 用於多相功率反相器的具有導線架島的功率四方扁平無引腳（ｐｑｆｎ）半導體封裝 TWI557851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361774506P 2013-03-07 2013-03-07
US14/102,316 US9362215B2 (en) 2010-12-13 2013-12-10 Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter

Publications (2)

Publication Number Publication Date
TW201507068A TW201507068A (zh) 2015-02-16
TWI557851B true TWI557851B (zh) 2016-11-11

Family

ID=49916928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101807A TWI557851B (zh) 2013-03-07 2014-01-17 用於多相功率反相器的具有導線架島的功率四方扁平無引腳（ｐｑｆｎ）半導體封裝

Country Status (5)

Country Link
EP (1) EP2775519A3 (zh)
JP (1) JP6200820B2 (zh)
KR (2) KR20140110725A (zh)
CN (1) CN104037150A (zh)
TW (1) TWI557851B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323199B (zh) * 2019-07-31 2024-09-13 上海晶丰明源半导体股份有限公司 一种多基岛引线框架及电源转换模块的qfn封装结构
EP3800659A1 (en) 2019-10-02 2021-04-07 Infineon Technologies Austria AG Multiphase inverter apparatus
CN114188315B (zh) * 2021-12-01 2025-07-08 深圳市炫鼎光电科技有限公司 贴片灯珠结构
TWI878079B (zh) * 2024-04-01 2025-03-21 英屬開曼群島商海珀電子股份有限公司 高電子遷移率電晶體的封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance
US20120146205A1 (en) * 2010-12-13 2012-06-14 International Rectifier Corporation Multi-Chip Module (MCM) Power Quad Flat No-Lead (PQFN) Semiconductor Package Utilizing a Leadframe for Electrical Interconnections

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135765A (ja) * 1999-11-05 2001-05-18 Hitachi Cable Ltd 複合リードフレームの製造方法および製造装置
US7298027B2 (en) * 2004-09-02 2007-11-20 International Rectifier Corporation SMT three phase inverter package and lead frame
JP2011029262A (ja) * 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
JP5554056B2 (ja) 2009-12-14 2014-07-23 古河電気工業株式会社 Ｉｉｉ族窒化物系半導体素子およびｉｉｉ族窒化物系半導体素子の製造方法
US20120256193A1 (en) * 2011-04-08 2012-10-11 Intersil Americas Inc. Monolithic integrated capacitors for high-efficiency power converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance
US20120146205A1 (en) * 2010-12-13 2012-06-14 International Rectifier Corporation Multi-Chip Module (MCM) Power Quad Flat No-Lead (PQFN) Semiconductor Package Utilizing a Leadframe for Electrical Interconnections

Also Published As

Publication number Publication date
EP2775519A3 (en) 2017-11-15
CN104037150A (zh) 2014-09-10
TW201507068A (zh) 2015-02-16
KR20140110725A (ko) 2014-09-17
KR102041939B1 (ko) 2019-11-07
JP2014179587A (ja) 2014-09-25
EP2775519A2 (en) 2014-09-10
JP6200820B2 (ja) 2017-09-20
KR20160100878A (ko) 2016-08-24

Similar Documents

Publication Publication Date Title
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
EP2477222B1 (en) Stacked half-bridge package with a current carrying layer
USRE41719E1 (en) Power MOSFET with integrated drivers in a common package
US7969000B2 (en) Semiconductor device
US9324646B2 (en) Open source power quad flat no-lead (PQFN) package
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
CN107305877B (zh) 适应性模制引线框封装件及相关方法
TWI557851B (zh) 用於多相功率反相器的具有導線架島的功率四方扁平無引腳（ｐｑｆｎ）半導體封裝
WO2021033565A1 (ja) パワーモジュール
TWI523179B (zh) 開放源功率四方扁平無引腳（ｐｑｆｎ）導線架
TWI550734B (zh) 單一分流反相器電路中的功率四方扁平無引腳（ｐｑｆｎ）封裝
JP6259675B2 (ja) 共通集積回路（ｉｃ）上にブートストラップダイオードを有するパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ