[go: up one dir, main page]

CN107305877B - 适应性模制引线框封装件及相关方法 - Google Patents

适应性模制引线框封装件及相关方法 Download PDF

Info

Publication number
CN107305877B
CN107305877B CN201710254620.1A CN201710254620A CN107305877B CN 107305877 B CN107305877 B CN 107305877B CN 201710254620 A CN201710254620 A CN 201710254620A CN 107305877 B CN107305877 B CN 107305877B
Authority
CN
China
Prior art keywords
continuous conductive
conductive structure
package
lead
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710254620.1A
Other languages
English (en)
Other versions
CN107305877A (zh
Inventor
H·林
大川胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN107305877A publication Critical patent/CN107305877A/zh
Application granted granted Critical
Publication of CN107305877B publication Critical patent/CN107305877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W70/481—
    • H10W70/466—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10W70/411—
    • H10W70/421—
    • H10W70/465—
    • H10W74/129—
    • H10W90/811—
    • H10W70/461—
    • H10W72/926—
    • H10W72/944—
    • H10W74/00—
    • H10W74/111—
    • H10W90/753—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及适应性模制引线框封装件及相关方法。例如，一种半导体封装件包括：至少一个半导体器件，位于引线框岛状件上；第一至少一个引线，从半导体封装件的第一侧突出，并且被配置为向至少一个半导体器件的至少一个端子提供第一电连接；第二至少一个引线，从半导体封装件的第二侧突出，并且被配置为向至少一个半导体器件的至少一个端子提供第二电连接；以及连续导电结构，被配置为通过引线框岛状件在第一至少一个引线、第二至少一个引线与至少一个半导体器件的至少一个端子之间提供导电路径，使得至少一个半导体器件在修剪第一至少一个引线之后继续运行。

Description

适应性模制引线框封装件及相关方法
技术领域
本公开总体上涉及半导体领域，更具体地涉及适应性模制引线框封装件及相关方法。
背景技术
通常具有引线框和一种或多个半导体裸片的引线框组件可以通过极为贴近地保持相关和依赖性电路部件来简化电路设计、降低成本并提供更高效率和改进的性能。此外，与针对各种电路部件使用独立封装相比，引线框组件可以利于实现应用集成和更好的电和热性能。
传统的引线框组件可以在所有引线从封装件的一侧突出的单列直插封装件(SIP)、或者所有引线从封装件的两侧突出的双列直插封装件(DIP)中进行配置。当从双列直插封装件切换到单列直插封装件时，半导体部件和电气布线需要经受完全的再设计，这要求整个封装件的再配置，由此增加了制造成本、时间和复杂性。
因此，需要通过提供高适应性的引线框封装件来克服现有技术的缺陷和不足，该引线框封装件能够使从双列直插封装件到单列直插封装件的转换较容易。
发明内容
本公开的目的在于一种适应性的模制引线框封装件和相关方法，基本上如至少一幅附图所示和/或如结合附图所述、以及如权利要求所阐述的。
附图说明
图1A示出了根据本申请的一个实施方式的、根据初始处理动作进行处理的半导体封装件的一部分的顶视平面图。
图1B示出了根据本申请的一个实施方式的、根据中间处理动作进行处理的半导体封装件的一部分的顶视平面图。
图1C示出了根据本申请的一个实施方式的、根据最终处理动作进行处理的半导体封装件的一部分的顶视平面图。
图2A示出了根据本申请的一个实施方式的、根据初始处理动作进行处理的半导体封装件的一部分的顶视平面图。
图2B示出了根据本申请的一个实施方式的、根据中间处理动作进行处理的半导体封装件的一部分的顶视平面图。
图2C示出了根据本申请的一个实施方式的、根据中间处理动作进行处理的半导体封装件的一部分的顶视平面图。
图2D示出了根据本申请的一个实施方式的、根据最终处理动作进行处理的半导体封装件的一部分的顶视平面图。
图2E示出了根据本申请的一个实施方式的、根据可选的处理动作进行处理的半导体封装件的一部分的顶视平面图。
图3A示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图3B示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图3C示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图3D示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图4A示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图4B示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图4C示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图4D示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图5A示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图5B示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图5C示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图5D示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。
图6A示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图6B示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图6C示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图6D示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。
图7示出了根据本申请的一个实施方式的、半导体封装件的示例性多相反相器电路的示意图。
具体实施方式
以下描述包含关于本公开中的实施方式的特定信息。本申请的附图及其详细的描述的目的仅仅涉及示例性的实施方式。除非另有指定，否则附图中的类似或对应的元件可以通过类似或对应的参考符号来表示。此外，本申请中的附图和说明一般来说不是按比例的，并且不旨在对应于实际的相对尺寸。
参照图1A，图1A示出了根据本申请的一个实施方式的、根据初始处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，初始处理动作包括在具有耦合至第一引线和第二引线的引线框岛状件(leadframe island)的连续导电结构上设置至少一个半导体器件。
如图1A所示，结构180包括引线框130(其具有连续导电结构110、112、114、116、120、122和124)以及位于连续导电结构110上的半导体器件104a、106a和108a、位于连续导电结构112上的半导体器件108b、位于连续导电结构114上的半导体器件104b和位于连续导电结构116上的半导体器件106b。
如图1A所示，每个连续导电结构110、112、114、116、120、122和124都包括引线框岛状件、以及在引线框岛状件的相对侧上耦合至引线框岛状件的一对引线。例如，连续导电结构110包括耦合至引线框岛状件110a的引线110b和110c，其中引线110b和110c从引线框岛状件110的相对侧延伸，以形成用于半导体器件104a、106a和108a中的至少一个的连续导电路径。连续导电结构112包括耦合至引线框岛状件112a的引线112b和112c，其中引线112b和112c从引线框岛状件112a的相对侧延伸，以形成用于半导体器件108b的连续导电路径。连续导电结构114包括耦合至引线框岛状件114a的引线114b和114c，其中引线114b和114c从引线框岛状件114a的相对侧延伸，以形成用于半导体器件104b的连续导电路径。连续导电结构116包括耦合至引线框岛状件116a的引线116b和116c，其中引线116b和116c从引线框岛状件116a的相对侧延伸，以形成用于半导体器件106b的连续导电路径。类似地，连续导电结构120、122和124均包括引线框岛状件(例如，分别为引线框岛状件120a、122a和124a)、以及从引线框岛状件的相对侧延伸的一对引线(例如，分别为引线120b和120c、引线122b和122c以及引线124b和124c)。在一个实施方式中，引线框130的连续导电结构110、112、114、116、120、122和124均包括导电材料，诸如铜或铜合金。
如图1A所示，半导体器件104a、106a和108a位于连续导电结构110的引线框岛状件110a上。在一个实施方式中，半导体器件104a、106a和108a均包括位于它们相应顶面上的至少一个端子(图1A中未明确示出)和位于它们相应底面上的至少一个端子(图1A中未明确示出)。例如，半导体器件104a、106a和108a的相应底部端子电耦合至连续导电结构110的引线框岛状件110a，通过引线框岛状件110a在引线110b、引线110c与底部端子之间提供导电路径。连续导电结构110的构造允许半导体器件104a、106a和108a即使在从连续导电结构110中去除(例如，修剪)引线110b和110c中的一条时也连续运行。
如图1A所示，半导体器件108b位于连续导电结构112的引线框岛状件112a上。半导体器件108b包括位于其底面上的、并且电耦合至连续导电结构112的引线框岛状件112的至少一个端子，这通过引线框岛状件112a在引线112b、引线112c与底部端子之间提供导电路径。半导体器件104b位于连续导电结构114的引线框岛状件114a上。半导体器件104b包括位于其底面上的、并且电耦合至连续导电结构114的引线框岛状件114a的至少一个端子，这通过引线框岛状件114a在引线114b、引线114c与底部端子之间提供导电路径。半导体器件106b位于连续导电结构116的引线框岛状件116a上。半导体器件106b包括位于其底面上的、并且电耦合至连续导电结构116的引线框岛状件116a的至少一个端子，这通过引线框岛状件116a在引线116b、引线116c与底部端子之间提供导电路径。类似于连续导电结构110，连续导电结构112、114和116分别使得半导体器件108b、104b和106b即使在去除(例如，修剪)它们的相应引线中的一条时也连续运行。
如图1A所示，半导体器件104a、106a和108a的相应顶面的端子分别通过接合线电耦合至引线114b、引线116b和引线框岛状件112a。半导体器件104b、106b和108b的相应顶面上的端子分别通过接合线电耦合至引线框岛状件122a、124a和120a。在一个实施方式中，半导体器件104a、104b、106a、106b、108a和108b中的至少一个是功率半导体开关，诸如功率金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅型双极晶体管(IGBT)、高电子迁移率晶体管(HEMT)(例如，氮化镓或碳化硅HEMT)或二极管。
参照图1B，图1B示出了根据本申请的一个实施方式的、根据中间处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，中间处理动作包括密封至少一个半导体器件和连续导电结构，使得第一引线从半导体封装件的一侧突出，而第二引线从半导体封装件的另一侧突出。
如图1B所示，结构182包括覆盖半导体器件104a、104b、106a、106b、108a和108b以及连续导电结构110、112、114、116、120、122和124的密封剂150。例如，密封剂150分别覆盖连续导电结构110、112、114、116、120、122和124的引线框岛状件110a、112a、114a、116a、120a、122a和124a。密封剂150还覆盖位于引线框130的一侧上的引线110b、112b、114b、116b、120b、122b和124b的部分、以及位于引线框130的另一侧上的引线110c、112c、114c、116c、120c、122c和124c的部分。
在本实施方式中，密封剂150包括模塑料，诸如具有低弯曲模量的塑料。在一个实施方式中，密封剂150可以包括高热传导模塑料以实现高电压隔离。应该注意，在模制处理期间，从结构182的两侧悬置引线框130。使引线悬置在两侧可以提高模制处理期间引线框130的稳定性，从而更好地控制密封剂150的厚度。
应注意，在密封之后，结构182是双列直插半导体封装件，诸如模制的双列直插引线框封装件。从图1B可以看出，在结构182中，每个连续导电结构110、112、114、116、120、122和124都横跨半导体封装件的整个宽度，并且具有从半导体封装件的相对侧突出的引线以在两侧提供与对应半导体器件的电连接。例如，连续导电结构110具有从双列直插半导体封装件的密封剂150的相对侧突出的引线110b和110c。引线110b被配置为在双列直插半导体封装件的一侧上提供与至少一个半导体器件104a、106a和108a的电连接。引线110c被配置为在双列直插半导体封装件的另一侧上提供与至少一个半导体器件104a、106a和108a的电连接。连续导电结构110的结构使得引线框岛状件110a上的半导体器件104a、106a和108a中的至少一个即使在从连续导电结构110去除(例如，修剪)引线110b和110c中的一条时也连续运行。类似地，每个连续导电结构112、114、116、120、122和124还具有从双列直插半导体封装件的密封剂150的相对侧突出的引线。因此，连续导电结构112、114和116分别使得半导体器件108b、104b和106b即使在去除(例如，修剪)它们对应的一条引线时也连续运行。
参照图1C，图1C示出了根据本申请的一个实施方式的、根据最终处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，最终处理动作包括通过从半导体封装件修剪第一和第二引线中的一个来进行去除。
如图1C所示，例如通过修剪或切割来去除从图1B中的结构182的一侧突出的引线110c、112c、114c、116c、120c、122c和124c的部分。由于连续导电结构110、112、114、116、120、122和124均具有电耦合至引线框岛状件、且从引线框岛状件突出的两条引线，以形成用于它们的对应半导体器件的连续电路径，所以在修剪半导体封装件的一侧上的引线之后，半导体器件可以通过使用半导体封装件的相对侧上的、用于电连接的剩余引线继续运行。
如图1C所示，去除连续导电结构110的引线110c从密封剂150突出的部分，并且可选地通过绝缘盖状件148a来绝缘，使得不会从半导体封装件的外侧与引线110c进行电连接。由于连续导电结构110仍然具有电耦合至引线框岛状件110a、且从引线框岛状件110a延伸的引线110b，所以半导体器件104a、106a和108a可以依靠引线框岛状件110a和引线110b用于电连接，并且在修剪引线110c之后适当地继续运行。类似地，半导体器件104b可以依靠连续导电结构114的引线框岛状件114a和引线114b用于电连接，并且在修剪引线114c之后适当地继续运行；半导体器件106b可以依靠连续导电结构116的引线框岛状件116a和引线116b用于电连接，并且在修剪引线116c之后适当地继续运行；半导体器件108b可以依靠连续导电结构112的引线框岛状件112a和引线112b用于电连接，并且在修剪引线112c之后适当地继续运行。
在一个实施方式中，在修剪之后，被修剪的引线110c、112c、114c、116c、120c、122c和124c均具有露出的表面。在另一实施方式中，如图1C所示，在修剪引线110c、112c、114c、116c、120c、122c和124c的部分之后，绝缘盖状件148a、148b、148c、148d、148e、148f和148g可选地分别设置在被修剪的引线110c、112c、114c、116c、120c、122c和124c的露出的表面上，使得不可以从半导体封装件的外侧与修剪引线进行电连接。
应注意，在修剪之后，结构184从图1B所示的双列直插半导体封装件转换为单列直插半导体封装件(诸如模制单列直插引线框封装件)，其中引线仅从结构184的一侧突出。从图1C可以看出，在结构184中，在修剪引线110c、112c、114c、116c、120c、122c和124c从密封剂150突出的部分之后，引线110c、112c、114c、116c、120c、122c和124c被密封剂150覆盖的剩余部分在结构184中保持不变(intact)，这在传统的SIP封装件中不存在。引线110c、112c、114c、116c、120c、122c和124c的剩余部分在传统SIP封装件中不存在的原因在于，传统的SIP封装件仅要求引线从封装件的一侧突出。因此，只有一个引线可从导电结构延伸并且从传统SIP封装件的一侧突出，并且不横穿传统SIP封装件的整个宽度。相反，在本实施方式中，由于引线110c、112c、114c、116c、120c、122c和124c的剩余部分的存在，每个相应的连续导电结构110、112、114、116、120、122和124都横穿半导体封装件的整个宽度，并且具有从半导体封装件的一侧突出的用于电连接的引线。在其他优势中，每一个均具有从引线框岛状件的两个相对侧延伸的引线的连续导电结构110、112、114、116、120、122和124都使得容易从双列直插半导体封装件转换为单列直插半导体封装件，而不重新配置引线框封装件的内部结构(例如，半导体部件或相关电布线路径的布置)，从而大大减少了制造时间、成本和复杂性。
尽管图1C示出了修剪引线110c、112c、114c、116c、120c、122c和124c从密封引线框130的一侧突出的部分，但应该理解，在另一实施方式中，可以在结构184的相对侧上执行修剪(例如，通过去除引线110b、112b、114b、116b、120b、122b和124b从密封引线框130突出的部分)，并且通过依靠未被修剪的引线110c、112c、114c、116c、120c、122c和124c用于电连接来作为SIP封装件运行。
参照图2A，图2A示出了根据本申请的一个实施方式的、根据初始处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，初始处理动作包括在引线框的第一高侧部分上设置多相反相器的第一高侧功率开关，以及在引线框的第一低侧部分上设置第一低侧功率开关。
如图2A所示，结构280包括位于引线框230的第一高侧连续导电结构210上的第一高侧功率开关204a、第二高侧功率开关206a和第三高侧功率开关208a，位于引线框230的第一低侧连续导电结构214上的第一低侧功率开关204b，位于引线框230的第二低侧连续导电结构216上的第二低侧功率开关206b，以及位于引线框230的第三低侧连续导电结构212上的第三低侧功率开关208b。结构280还包括位于引线框230的驱动器IC连续导电结构218上的驱动器集成电路(IC)202。在一个实施方式中，结构280可以是高压(HV)多相反相器的一部分。
在本实施方式中，第一高侧功率开关204a和第一低侧功率开关204b(以下统称为U相功率开关204)、第二高侧功率开关206a和第二低侧功率开关206b(以下统称为V相功率开关206)、以及第三高侧功率开关208a和第三低侧功率开关208b(以下统称为W相功率开关208)是功率半导体器件，其可以对应于图1A至图1C中的半导体器件104a、104b、106a、106b、108a和108b。在一个实施方式中，U相功率开关204、V相功率开关206和W相功率开关208中的至少一个是功率半导体开关，诸如功率金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅型双极晶体管(IGBT)、高电子迁移率晶体管(HEMT)(例如，氮化镓或碳化硅HEMT)或二极管。在一个实施方式中，U相功率开关204、V相功率开关206和W相功率开关208中的至少一个可以包括IV族半导体材料(诸如硅)或III-V族半导体材料(诸如氮化镓(GaN))。
在本实施方式中，第一高侧功率开关204a包括位于其顶面上的电源端子238a(例如，源极端子)和控制端子240a(例如，栅极端)、以及位于其底面上的图2A中未明确示出的另一电源端子(例如，漏极端)。第二高侧功率开关206a包括位于其顶面上的电源端子238b(例如，源极端)和控制端子240b(例如，栅极端)、以及位于其底面上的图2A中未明确示出的另一电源端子(例如，漏极端)。第三高侧功率开关208a包括位于其顶面上的电源端子238c(例如，源极端)和控制端子240c(例如，栅极端)、以及位于其底面上的图2A中未明确示出的另一电源端子(例如，漏极端)。
第一低侧功率开关204b包括位于其顶面上的电源端子238d(例如，源极端)和控制端子240d(例如，栅极端)、以及位于其底面上的图2A中未明确示出的另一电源端子(例如，漏极端)。第二低侧功率开关206b包括位于其顶面上的电源端子238e(例如，源极端)和控制端子240e(例如，栅极端)、以及位于其底面上的图2A中未明确示出的另一电源端子(例如，漏极端)。第三低侧功率开关208b包括位于其顶面上的电源端子238f(例如，源极端)和控制端子240f(例如，栅极端)、以及位于其底面上的图2A中未明确示出的另一电源端子(例如，漏极端)。
在本实施方式中，驱动器IC 202可以是用于驱动高压(HV)多相反相器的高压IC(HVIC)，其中HV多相反相器包括具有第一高侧功率开关204a和第一低侧功率开关204b的U相、具有第二高侧功率开关206a和第二低侧功率开关206b的V相、以及具有第三高侧功率开关208a和第三低侧功率开关208b的W相。例如，驱动器IC 202被配置为向U相功率开关204、V相功率开关206和W相功率开关208的相应栅极提供驱动信号。
如图2A所示，每个连续导电结构210、212、214、216、218、220、222和224都包括引线框岛状件、以及在引线框岛状件的相对侧上耦合至引线框岛状件的一对引线。例如，引线框230的第一高侧连续导电结构210包括引线框岛状件210a、以及从引线框岛状件210a的相对侧延伸的引线210b和210c，以形成用于第一高侧功率开关204a、第二高侧功率开关206a和第三高侧功率开关208a中的至少一个的连续导电路径。引线框230的第一低侧连续导电结构214包括引线框岛状件214a、以及从引线框岛状件214a的相对侧延伸的引线214b和214c，以形成用于第一低侧功率开关204b的连续导电路径。引线框230的第二低侧连续导电结构216包括引线框岛状件216a、以及从引线框岛状件216a的相对侧延伸的引线216b和216c，以形成用于第二低侧功率开关206b的连续导电路径。引线框230的第三低侧连续导电结构212包括引线框岛状件212a、以及从引线框岛状件212a的相对侧延伸的引线212b和212c，以形成用于第三低侧功率开关208b的连续导电路径。引线框230的驱动器IC连续导电结构218包括引线框岛状件218a、以及从引线框岛状件218a的相对侧延伸的引线218b和218b，以形成用于驱动器IC 202的连续导电路径。此外，连续导电结构220包括引线框岛状件220a、以及从引线框岛状件220a的相对侧延伸的引线220b和220c。连续导电结构222包括引线框岛状件222a、以及从引线框岛状件222a的相对侧延伸的引线222b和222c。连续导电结构224包括引线框岛状件224a、以及从引线框岛状件224a的相对侧延伸的引线224b和224c。在一个实施方式中，引线框230的第一高侧连续导电结构210、第一低侧连续导电结构214、第二低侧连续导电结构216、第三低侧连续导电结构212、驱动器IC连续导电结构218以及连续导电结构220、222和224均包括导电材料，诸如铜或铜合金。
第一高侧功率开关204a、第二高侧功率开关206a和第三高侧功率开关208a例如通过使用焊料或导电粘合剂来电和机械地连接至第一高侧连续导电结构210的引线框岛状件210a。第一低侧功率开关204b例如通过使用焊料或导电粘合剂来电和机械地连接至第一低侧连续导电结构214的引线框岛状件214a。第二低侧功率开关206b例如通过使用焊料或导电粘合剂来电和机械地连接至第二低侧连续导电结构216的引线框岛状件216a。第三低侧功率开关208b例如通过使用焊料或导电粘合剂来电和机械地连接至第三低侧连续导电结构212的引线框岛状件212a。
在本实施方式中，第一高侧功率开关204a、第二高侧功率开关206a和第三高侧电源开208a位于第一高侧连续导电结构210的引线框岛状件210a上。在另一实施方式中，第一高侧功率开关204a、第二高侧功率开关206a和第三高侧功率开关208a可以位于引线框230的独立的连续导电结构上(例如，第一高侧连续导电结构、第二高侧连续导电结构和第三连续导电结构)。
由于第一高侧连续导电结构210、第一低侧连续导电结构214、第二低侧连续导电结构216、第三低侧连续导电结构212、驱动器IC连续导电结构218以及连续导电结构220、222和224均具有引线框岛状件、以及从引线框岛状件的相对侧延伸的两个引线，所以可以针对每个功率开关和驱动器IC的至少一个端子在引线框230的两侧上进行电连接。例如，第一高侧连续导电结构210的引线210b和210c可以耦合至总线电压VBUS，以向第一高侧功率开关204a、第二高侧功率开关206b和第三高侧功率开关208a的相应漏极提供总线电压。第一低侧连续导电结构214的引线214b和214c可以耦合至第一高侧功率开关204a和第一低侧功率开关204b之间的开关节点。第二低侧连续导电结构216的引线216b和216c可以耦合至第二高侧功率开关206a和第二低侧功率开关206b之间的开关节点。第三低侧连续导电结构212的引线212b和212c可以耦合至第三高侧功率开关208a和第三低侧功率开关208b之间的开关节点。驱动器IC连续导电结构218的引线218b和218c可以耦合至用于驱动器IC 202的输入INPUT。连续导电结构220的引线220b和220c、连续导电结构222的引线222b和222b以及连续导电结构224的引线224b和224c可以分别耦合至第三高侧功率开关208b、第一低侧功率开关204b和第二低侧功率开关206b的对应源极端。
第一高侧连续导电结构210的构造使得高侧功率开关204a、206a和208a中的至少一个即使在从第一高侧连续导电结构210去除(例如，修剪)引线210b和210c中的一条时也继续运行。类似地，连续导电结构212、214、216和218使得低侧功率开关208b、204b和206b以及驱动器IC 202分别即使在去除(例如，修剪)它们相应的一条引线时也继续运行。如以下将参照图2C和图2D详细讨论的，引线框230可以允许容易地从DIP转换为SIP封装件。
参照图2B，结构282示出了根据本申请的一个实施方式的、根据中间处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，中间处理动作包括将第一高侧功率开关耦合至第一低侧功率开关。
如图2B所示，结构282包括位于引线框230的第一高侧连续导电结构210上的第一高侧功率开关204a、第二高侧功率开关206a和第三高侧功率开关208a，位于引线框230的第一低侧连续导电结构214上的第一低侧功率开关204b，位于引线框230的第二低侧连续导电结构216上的第二低侧功率开关206b，以及位于引线框230的第三低侧连续导电结构212上的第三低侧功率开关208b。结构282还包括位于引线框230的驱动器IC连续导电结构218上的驱动器IC 202。
如图2B所示，例如，驱动器IC 202耦合至驱动器IC连续导电结构218的引线框岛状件218a，用于接收输入信号。驱动器IC 202还分别通过接合线244a、244b、244c、244d、244e和244f，耦合至相应的第一高侧功率开关204a、第二高侧功率开关206a、第三高侧功率开关208a、第一低侧功率开关204b、第二低侧功率开关206b和第三低侧功率开关208b的控制端子240a、240b、240c、240d、240e和240f。
如图2B所示，第一高侧功率开关204a的电源端子238a(例如，源极端)通过接合线246a电耦合至第一低侧连续导电结构214的引线214b，其中引线214b电和机械地耦合至第一低侧功率开关204b的电源端子(例如，漏极端)。因此，第一高侧功率开关204a和第一低侧功率开关204b以半桥结构来连接，并且形成多相反相器的一相(例如，U相)。如图2B所示，第二高侧功率开关206a的电源端子238b(例如，源极端)通过接合线246b电耦合至第二低侧连续导电结构216的引线216b，其中引线216b电和机械地耦合至第二低侧功率开关206b的电源端子(例如，漏极端)。因此，第二高侧功率开关206a和第二低侧功率开关206b以半桥结构来连接，并且形成多相反相器的一相(例如，V相)。如图2B所述，第三高侧功率开关208a的电源端子238c(例如，源极端)通过接合线246c电耦合至第三低侧连续导电结构212的引线框岛状件212a，其中引线框岛状件212a电和机械地耦合至第三低侧功率开关208b的电源端子(例如，漏极端)。因此，第三高侧功率开关208a和第三低侧功率开关208b以半桥结构连接，并且形成多相反相器的一相(例如，W相)。
如图2B所示，第一低侧功率开关204b的电源端子238d(例如，源极端)通过接合线246e电耦合至连续导电结构222的引线框岛状件222a。第二低侧功率开关206b的电源端子238e(例如，源极端)通过接合线246f电耦合至连续导电结构224的引线框岛状件224a。第三低侧功率开关208b的电源端子238f(例如，源极端)通过接合线246d电耦合至连续导电结构220的引线框岛状件220a。
在本实施方式中，接合线244a-244f、246a-246f和252可以包括导电材料，诸如铝、金或铜。接合线244a-244f和252均可以包括1.3-2密尔之间的范围内的直径(即，10-3英寸)。接合线246a-246f均可以包括2-20密尔之间的范围内的直径(即，10-3英寸)。在另一实施方式中，接合线244a-244f、246a-246f和252可以采用导电橡胶的形式来用于增强电流承载能力。
参照图2C，结构284示出了根据本申请的一个实施方式的、根据中间处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，中间处理动作利用密封剂覆盖第一高侧功率开关和第一低侧功率开关。在本实施方式中，结构284是双列直插半导体封装件，诸如具有从结构284的两个相对侧突出的引线的模制双列直插封装件。从图2C可以看出，在结构284中，每个连续导电结构210、212、214、216、218、220、222和224横穿半导体封装件的整个宽度，并且具有从半导体封装件的相对侧突出用于电连接的引线。因此，双列直插半导体封装件为结构284的两侧上的各个输入和输出提供接入。
如图2C所示，结构284包括覆盖第一高侧功率开关204a、第二高侧功率开关206a、第三高侧功率开关208a、第一低侧功率开关204b、第二低侧功率开关206b和第三低侧功率开关208b的密封剂250。密封剂250覆盖引线框230的引线框岛状件210a、212a、214a、216a、218a、220a、222a和224a。密封剂250还覆盖引线210b、212b、214b、216b、218b、220b、222b和224b位于引线框230的一侧上的部分、以及引线210c、212c、214c、216c、218c、220c、222c和224c位于引线框230的另一侧上的部分。此外，密封剂250还覆盖接合线244a-244f、246a-246f和252。在本实施方式中，密封剂250包括模塑料，诸如具有低弯曲模量的塑料。在一个实施方式中，密封剂250可以包括高热导模塑料以实现高压隔离。应该注意，在模制处理期间，从结构284的两侧悬置引线框230。使引线在两侧悬置可以提高引线框230在模制处理器件的稳定性，从而更好地控制密封剂250的厚度。
参照图2D，结构286示出了根据本申请的一个实施方式的、根据最终处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，最终处理动作包括去除从半导体封装件的一侧突出的一个或多个引线。
如图2D所示，例如通过修剪或切割来去除从图2C中的密封引线框230的一侧突出的引线210c、212c、214c、216c、218c、220c、222c和224c的部分。如图2D所示，在修剪之后，结构286从图2C中的双列直插半导体封装件转换为单列直插半导体封装件，诸如具有仅从结构286的一侧突出的引线的模制单列直插引线框封装件。从图2D可以看出，在结构286中，在修剪引线210c、212c、214c、216c、218c、220c、222c和224c从密封剂250突出的部分之后，引线210c、212c、214c、216c、218c、220c、222c和224c被密封剂250覆盖的剩余部分在结构286中保持不变，这在传统SIP封装件不存在。引线210c、212c、214c、216c、218c、220c、222c和224c的剩余部分在传统SIP封装件中不存在的原因在于，传统的SIP封装件仅要求引线从封装件的一侧突出。因此，只有一条引线可从导电结构延伸并且从传统SIP封装件的一侧突出，并且不横穿传统SIP封装件的整个宽度。相反，在本实施方式中，由于引线210c、212c、214c、216c、218c、220c、222c和224c的剩余部分的存在，每个相应的连续导电结构210、212、214、216、218、220、222和224都横穿半导体封装件的整个宽度，并且具有从半导体封装件的一侧突出的用于电连接的引线。此外，由于连续导电结构210、212、214、216、218、220、222和224均具有两条引线电耦合至引线框岛状件且从引线框岛状件延伸，以形成用于它们对应的半导体器件的连续电路径，所以在修剪半导体封装件的一侧上的引线之后，半导体器件可以通过依靠半导体封装件的相对侧上的剩余引线用于电连接来继续运行。如图2D所示，在修剪之后，每个连续导电结构210、212、214、216、218、220、222和224均横穿半导体封装件的整个宽度，并且具有相应的引线210b、212b、214b、216b、218b、220b、222b和224b从半导体封装件的一侧突出用于电连接。在其他优势中，每一个均具有从引线框岛状件的两个相对侧延伸的引线的连续导电结构210、212、214、216、218、220、222和224都使得容易从双列直插半导体封装件转换为单列直插半导体封装件，而不重新配置引线框封装件的内部结构(例如，半导体部件或相关电布线路径的布置)，从而大大减少了制造时间、成本和复杂性。应注意，图2D中的引线210c、212c、214c、216c、218c、220c、222c和224c的剩余部分被露出而不电绝缘。
尽管图2D示出了修剪引线210c、212c、214c、216c、218c、220c、222c和224c从密封引线框230的一侧突出的部分，但应该理解，在另一实施方式中，可以在结构286的相对侧上执行修剪(例如，通过去除引线210b、212b、214b、216b、218b、220b、222b和224b从密封引线框230突出的部分)，并且通过依靠未被修剪的引线210c、212c、214c、216c、218c、220c、222c和224c用于电连接，仍然使得结构286作为SIP封装件运行。
参照图2E，结构288示出了根据本申请的一个实施方式的、根据可选的处理动作进行处理的半导体封装件的一部分的顶视平面图。例如，可选的处理动作包括电绝缘半导体封装件的一侧上的一条或多条引线。
如图2E所示，模制引线框230的一侧上的引线210c、212c、214c、216c、218c、220c、222c和224c的露出部分分别通过绝缘盖状件248a、248b、248c、248d、248e、248f、248g和248h电绝缘。在一个实施方式中，绝缘盖状件248a、248b、248c、248d、248e、248f、248g和248h可以包括绝缘材料，诸如分发环氧树脂、粉末涂料或介电涂料。如此，仅可以通过半导体封装件的相对侧上的引线210b、212b、214b、216b、218b、220b、222b和224b来进行电连接。
参照图3A、图3B、图3C和图3D，图3A、图3B、图3C和图3D中的每一幅都示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。例如，图3A、图3B、图3C和图3D中的每一幅中的截面图都可以对应于根据本申请的一个实施方式的沿着图1B中的线3-3截取的结构182的截面。在图3A、图3B、图3C和图3D中，半导体器件304a、连续导电结构310和连续导电结构314可以分别对应于图1B中的半导体器件104a、引线框130的连续导电结构110、以及引线框130的连续导电结构114。
如图3A、图3B、图3C和图3D所示，相应的双列直插半导体封装件382A、382B、382C和382D均包括位于连续导电结构310的引线框岛状件310a上、并通过接合线耦合至连续导电结构314的引线314b的半导体器件304a。半导体器件304a包括位于其顶面上的端子338a以及位于其底面上的端子342a。半导体器件304a的端子338a通过接合线电耦合至连续导电结构314的引线314b。半导体器件304a的端子342a例如通过使用焊料或导电粘合剂来电和机械地连接至连续导电结构310的引线框岛状件310a。密封剂350覆盖半导体器件304a、连续导电结构310的引线框岛状件310a以及引线310c和314b的部分，同时引线310c和314b的剩余部分从双列直插半导体封装件的相对侧突出。
如图3A所示。每个连续导电结构310和连续导电结构314都在其整个长度的范围内具有基本均匀的厚度。在一个实施方式中，连续导电结构310和连续导电结构314均可以在0.2至2mm(即，10-3米)的范围内具有基本均匀的厚度。
如图3B所示，连续导电结构314的引线314b包括下移设置部分，其被配置为减小双列直插半导体封装件382B的热阻，这是由于引线314b的下移设置部分的底面与密封剂350的底面之间的减小距离(例如，0.3-1mm)。
如图3C所示，连续导电结构314的引线314b包括双计量部分，其中引线314b的一部分保持连续导电结构314的全厚度，而引线314b的剩余部分保持引线框的连续导电结构314的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。引线314b的全厚度部分可以减小热阻，从而改进双列直插半导体封装件382C的热性能，这是因为引线314b的全厚度部分的底面与密封剂350的底面之间的减小距离。
如图3D所示，连续导电结构314的引线314b包括双计量部分，其中引线314b的一部分保持连续导电结构314的全厚度，而引线314b的剩余部分保持引线框的连续导电结构314的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。引线314b的全厚度部分可以降低热阻，从而提高双列直插半导体封装件382D的热性能，这是因为引线314b的全厚度部分的底面与密封剂350的底面之间的减小距离。此外，如图3D所示，连续导电结构314的引线314b包括下移设置部分，其可以进一步降低双列直插半导体封装件382D的热阻，这是因为引线314b的下移设置部分的底面与密封剂350的底面之间的减小距离。尽管在图3B-3D中只有连续导电结构314被示为具有下移设置部分和/或双计量部分，但应该理解，图1B中的引线框130的每个连续导电结构110、112、114、116、120、122和124都可以具有下移设置部分和/或双计量部分。
在另一实施方式中，图3A至图3D中的连续导电结构310的引线框岛状件310a(半导体器件304a位于其上)还可以具有下移设置部分和/或双计量部分，以提高半导体器件304a的热性能。类似地，图1B中的相应连续导电结构112、114和116的每个引线框岛状件112a、114a和116a还可以具有下移设置部分和/或双计量部分，以提高位于其上的相应半导体器件108b、104b和106b的热性能。
参照图4A、图4B、图4C和图4D，图4A、图4B、图4C和图4D中的每一幅都示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。例如，图4A、图4B、图4C和图4D中的每一幅中的截面图都可以对应于根据本申请的一个实施方式的、沿着图1C中的线4-4截取的结构184的截面。在图4A、图4B、图4C和图4D中，半导体器件404a、连续导电结构410和连续导电结构414可以分别对应于图1C中的半导体器件104a、引线框130的连续导电结构110和引线框130的连续导电结构114。
如图4A、图4B、图4C和图4D所示，相应的单列直插半导体封装件484A、484B、484C和484D均包括位于连续导电结构410的引线框岛状件410a上、并通过接合线耦合至连续导电结构414的引线414b的半导体器件404a。半导体器件404a包括位于其顶面上的端子438a以及位于其底面上的端子442a。半导体器件404a的端子438a通过接合线电连接至连续导电结构414的引线414b。半导体器件404a的端子442a例如通过使用焊料或导电粘合剂来电和机械地连接至连续导电结构410的引线框岛状件410a。密封剂450覆盖半导体器件404a、连续导电结构410的引线框岛状件410a以及引线410c和414b的部分，同时引线414b的剩余部分从单列直插半导体封装件的一侧突出。应注意，连续导电结构410的引线410c的一部分从单列直插半导体封装件中去除，并且通过可选的绝缘盖状件448a电绝缘。
如图4A所示，每个连续导电结构410和连续导电结构414都在其整个长度的范围内具有基本均匀的厚度。在一个实施方式中，连续导电结构410和连续导电结构414均可以在0.2至2mm(即10-3米)的范围内具有基本均匀的厚度。
如图4B所示，连续导电结构414的引线414b包括下移设置部分，其被配置为减小单列直插半导体封装件484B的热阻，这是由于引线414b的下移设置部分的底面与密封剂450的底面之间的减小距离(例如，0.3-1mm)。
如图4C所示，连续导电结构414的引线414b包括双计量部分，其中引线414b的一部分保持连续导电结构414的全厚度，而引线414b的剩余部分保持引线框的连续导电结构414的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。引线414b的全厚度部分可以减小热阻，从而改进双列直插半导体封装件484C的热性能，这是因为引线414b的全厚度部分的底面与密封剂450的底面之间的减小距离。
如图4D所示，连续导电结构414的引线414b包括双计量部分，其中引线414b的一部分保持连续导电结构414的全厚度，而引线414b的剩余部分保持引线框的连续导电结构414的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。引线414b的全厚度部分可以降低热阻，从而提高单列直插半导体封装件484D的热性能，这是因为引线414b的全厚度部分的底面与密封剂450的底面之间的减小距离。此外，如图4D所示，连续导电结构414的引线414b包括下移设置部分，其可以进一步降低单列直插半导体封装件484D的热阻，这是因为引线414b的下移设置部分的底面与密封剂450的底面之间的减小距离。尽管在图4B-4D中只有连续导电结构414被示为具有下移设置部分和/或双计量部分，但应该理解，图1C中的引线框130的每个连续导电结构110、112、114、116、120、122和124都可以具有下移设置部分和/或双计量部分。
在另一实施方式中，图4A至图4D中的连续导电结构410的引线框岛状件410a(半导体器件404a位于其上)还可以具有下移设置部分和/或双计量部分，以提高半导体器件404a的热性能。类似地，图1C中的相应连续导电结构112、114和116的每个引线框岛状件112a、114a和116a还可以具有下移设置部分和/或双计量部分，以提高位于其上的相应半导体器件108b、104b和106b的热性能。
参照图5A、图5B、图5C和图5D，图5A、图5B、图5C和图5D中的每一幅都示出了根据本申请的一个实施方式的、双列直插半导体封装件的一部分的截面图。例如，图5A、图5B、图5C和图5D中的每一幅中的截面图都可以对应于根据本申请的一个实施方式的、沿着图2C中的线5-5截取的结构284的截面。在图5A、图5B、图5C和图5D中，第一高侧功率开关504a、第一高侧连续导电结构510、驱动器IC 502和驱动器IC连续导电结构518可以分别对应于图2C中的第一高侧功率开关204a、引线框230的第一高侧连续导电结构210、驱动器IC 202和引线框230的驱动器IC连续导电结构218。
如图5A、图5B、图5C和图5D所示，相应的双列直插半导体封装件584A、584B、584C和584D均包括位于第一高侧连续导电结构510的引线框岛状件510a上的第一高侧功率开关504a、以及位于驱动器IC连续导电结构518的引线框岛状件518a上的驱动器IC 502。第一高侧功率开关504a包括位于其顶面上的电源端子538a(例如，源极端)和控制端子540a(例如，栅极端)、以及位于其底面上的电源端子542a(例如，漏极端)。第一高侧功率开关504a的控制端子540a通过接合线544a电连接至驱动器IC 502。第一高侧功率开关504a的电源端子542a例如通过焊料或导电粘合剂来电和机械地连接至第一高侧连续导电结构510的引线框岛状件510a。尽管图5A中未明确示出，但如图2C所示，第一高侧功率开关504a的电源端子538a通过接合线246a和引线214b电连接至第一低侧功率开关(诸如第一低侧功率开关204b)的电源端子(例如，漏极端)。密封剂550覆盖第一高侧功率开关504a、驱动器IC 502、第一高侧连续导电结构510的引线框岛状件510a以及引线框的驱动器IC连续导电结构518的引线框岛状件518a。密封剂550还覆盖第一高侧连续导电结构510的引线510c的一部分、以及引线框的驱动器IC连续导电结构518的引线518b的一部分，而第一高侧连续导电结构510的引线510c和驱动器IC连续导电结构518的引线518b的剩余部分从双列直插半导体封装件584A的相对侧突出。
如图5A所示，第一高侧连续导电结构510和驱动器IC连续导电结构518中的每一个都在其整个长度上具有基本均匀的厚度。在一个实施方式中，第一高侧连续导电结构510和驱动器IC连续导电结构518均可以在0.2至2mm(即，10-3米)的范围内具有基本均匀的厚度。
如图5B所示，驱动器IC连续导电结构518包括从驱动器IC连续导电结构518的引线518b下移设置的引线框岛状件518a。驱动器IC 502下方的下移设置部分可以减小双列直插半导体封装件584B的热阻，这是因为引线框岛状件518a的下移设置部分的底面与密封剂550的底面之间的减小距离(例如，0.3-1mm)。
如图5C所示，驱动器IC连续导电结构518的引线框岛状件518a包括双计量部分，其中引线框岛状件518a直接位于驱动器IC502下方的部分保持引线框的驱动器IC连续导电结构518的全厚度，而引线框岛状件518a的剩余部分保持引线框的驱动器IC连续导电结构518的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。直接位于驱动器IC 502下方的驱动器IC连续导电结构518的全厚度部分可以减小热阻，从而改进双列直插半导体封装件584C的热性能，这是因为驱动器IC连续导电结构518的全厚度部分的底面与密封剂550的底面之间的减小距离。
如图5D所示，引线框的驱动器IC连续导电结构518的引线框岛状件518a包括双计量部分，其中引线框岛状件518a直接位于驱动器IC 502下方的部分保持引线框的驱动器IC连续导电结构518的全厚度，而引线框岛状件518a的剩余部分保持引线框的驱动器IC连续导电结构518的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。直接位于驱动器IC 502下方的驱动器IC连续导电结构518的全厚度部分可以减小热阻，从而提高双列直插半导体封装件584D的热性能，这是因为驱动器IC连续导电结构518的全厚度部分的底面与密封剂550的底面之间的减小距离。此外，如图5D所示，驱动器IC连续导电结构518的引线框岛状件518a从驱动器IC连续导电结构518的引线518b下移设置。驱动器IC 502下方的下移设置部分可以进一步降低双列直插半导体封装件584D的热阻，这是因为引线框岛状件518a的下移设置部分的底面与密封剂550的底面之间的减小距离。尽管在图5B-5D中仅将驱动器IC连续导电结构518示为具有下移设置部分和/或双计量部分，但应该理解，图2C中的每个连续导电结构210、212、214、216、218、220、222和224都可以具有下移设置部分和/或双计量部分。
在另一实施方式中，图5A-5D中的第一高侧连续导电结构510的引线框岛状件510a(第一高侧功率开关504a位于其上)还可以具有下移设置部分和/或双计量部分，以提高第一高侧功率开关504a的热性能。类似地，图2C中的相应连续导电结构212、214和216的每个引线框岛状件212a、214a和216b还可以包括下移设置部分和/或双计量部分，以提高位于其上的相应低侧功率开关208b、204b和206b的热性能。
参照图6A、图6B、图6C和图6D，图6A、图6B、图6C和图6D中的每一幅都示出了根据本申请的一个实施方式的、单列直插半导体封装件的一部分的截面图。例如，图6A、图6B、图6C和图6D中的每一幅中的截面图都可以对应于根据本申请的一个实施方式的、沿着图2E中的线6-6截取的结构288的截面。在图6A、图6B、图6C和图6D中，第一高侧功率开关604a、第一高侧连续导电结构610、驱动器IC 602和驱动器IC连续导电结构618可以分别对应于图2E中的第一高侧功率开关204a、引线框230的第一高侧连续导电结构210、驱动器IC 202和引线框230的驱动器IC连续导电结构218。
如图6A、图6B、图6C和图6D所示，相应的单列直插半导体封装件688A、688B、688C和688D均包括位于第一高侧连续导电结构610的引线框岛状件610a上的第一高侧功率开关604a、以及位于驱动器IC连续导电结构618的引线框岛状件618a上的驱动器IC 602。第一高侧功率开关604a包括位于其顶面上的电源端子638a(例如，源极端)和控制端子640a(例如，栅极端)、以及位于其底面上的电源端子642a(例如，漏极端)。第一高侧功率开关604a的控制端子640a通过接合线644a电连接至驱动器IC 602。第一高侧功率开关604a的电源端子642a例如通过焊料或导电粘合剂来电和机械地连接至第一高侧连续导电结构610的引线框岛状件610a。尽管图6A中未明确示出，但如图2E所示，第一高侧功率开关604a的电源端子638a通过接合线246a和引线214b电机械连接至第一低侧功率开关(诸如第一低侧功率开关204b)的控制端子(例如，漏极端)。密封剂650覆盖第一高侧功率开关604a、驱动器IC 602、以及第一高侧连续导电结构610的引线框岛状件610a以及驱动器IC连续导电结构618的驱动器IC的引线框岛状件618a。密封剂650还覆盖引线610c和618b的部分，而引线618b的剩余部分从单列直插半导体封装件的一侧突出。应注意，引线610c的一部分从单列直插半导体封装件去除，并且通过可选的绝缘盖状件648a电绝缘。
如图6A所示，第一高侧连续导电结构610和驱动器IC连续导电结构618中的每一个都在其整个长度上具有基本均匀的厚度。在一个实施方式中，第一高侧连续导电结构610和驱动器IC连续导电结构618均可以在0.2至2mm(即，10-3米)的范围内具有基本均匀的厚度。
如图6B所示，驱动器IC连续导电结构618包括从驱动器IC连续导电结构618的引线618b下移设置的引线框岛状件618a。驱动器IC 602下方的下移设置部分可以减小单列直插半导体封装件688B的热阻，这是因为引线框岛状件618a的下移设置部分的底面与密封剂650的底面之间的减小距离。
如图6C所示，驱动器IC连续导电结构618的引线框岛状件618a包括双计量部分，其中引线框岛状件618a直接位于驱动器IC 602下方的部分保持引线框的驱动器IC连续导电结构618的全厚度，而引线框岛状件618a的剩余部分保持引线框的驱动器IC连续导电结构618的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。直接位于驱动器IC 602下方的驱动器IC连续导电结构618的全厚度部分可以减小热阻，从而改进单列直插半导体封装件688C的热性能，这是因为驱动器IC连续导电结构618的全厚度部分的底面与密封剂650的底面之间的减小距离。
如图6D所示，引线框的驱动器IC连续导电结构618的引线框岛状件618a包括双计量部分，其中引线框岛状件618a直接位于驱动器IC 602下方的部分保持引线框的驱动器IC连续导电结构618的全厚度，而引线框岛状件618a的剩余部分保持引线框的驱动器IC连续导电结构618的全厚度的一部分(例如，半蚀刻或四分之一蚀刻)。直接位于驱动器IC 602下方的驱动器IC连续导电结构618的全厚度部分可以减小单列直插半导体封装件688D的热阻，这是因为驱动器IC连续导电结构618的全厚度部分的底面与密封剂650的底面之间的减小距离。此外，如图6D所示，驱动器IC连续导电结构618的引线框岛状件618a从驱动器IC连续导电结构618的引线618b下移设置。驱动器IC 602下方的下移设置部分可以进一步降低单列直插半导体封装件688D的热阻，这是因为引线框岛状件618a的下移设置部分的底面与密封剂650的底面之间的进一步减小的距离。尽管在图6B-6D中仅将驱动器IC连续导电结构618示为具有下移设置部分和/或双计量部分，但应该理解，图2E中的引线框230的每个连续导电结构210、212、214、216、218、220、222和224都可以具有下移设置部分和/或双计量部分。
在另一实施方式中，图6A-6D中的第一高侧连续导电结构610的引线框岛状件610a(第一高侧功率开关604a位于其上)还可以具有下移设置部分和/或双计量部分，以提高第一高侧功率开关604a的热性能。类似地，图2E中的相应连续导电结构212、214和216的每个引线框岛状件212a、214a和216b还可以具有下移设置部分和/或双计量部分，以提高位于其上的相应低侧功率开关208b、204b和206b的热性能。
参照图7，图7示出了半导体封装件的示例性多相反相器电路的示意图。在图7中，类似的标号表示图2A-图2E中的类似特征，半导体封装件700包括驱动器集成电路(IC)702和多相反相器760。多相反相器760包括具有第一高侧功率开关704a和第一低侧功率开关704b的U相、具有第二高侧功率开关706a和第二低侧功率开关706b的V相以及具有第三高侧功率开关708a和第三低侧功率开关708b的W相。
在多相反相器760的U相中，第一高侧功率开关704a和第一低侧功率开关704b以半桥结构来连接。如图7所示，第一高侧功率开关704a的漏极在端子710处电耦合至总线电压VBUS。第一高侧功率开关704a的源极在开关节点714处电耦合至第一低侧功率开关704b的漏极。第一低侧功率开关704b的源极电耦合至端子722。驱动器IC 702向第一高侧功率开关704a的栅极提供第一高侧栅极信号H1、以及向第一低侧功率开关704b的栅极提供第一低侧栅极信号L1。
在多相反相器760的V相中，第二高侧功率开关706a和第二低侧功率开关706b以半桥结构来连接。如图7所示，第二高侧功率开关706a的漏极在端子710处电耦合至总线电压VBUS。第二高侧功率开关706a的源极在开关节点716处电耦合至第二低侧功率开关706b的漏极。第二低侧功率开关706b的源极电耦合至端子724。驱动器IC 702向第二高侧功率开关706a的栅极提供第二高侧栅极信号H2、以及向第二低侧功率开关706b的栅极提供第二低侧栅极信号L2。
在多相反相器760的W相中，第三高侧功率开关708a和第三低侧功率开关708b以半桥结构来连接。如图7所示，第三高侧功率开关708a的漏极在端子710处电耦合至总线电压VBUS。第三高侧功率开关708a的源极在开关节点712处电耦合至第三低侧功率开关708b的漏极。第三低侧功率开关708b的源极电耦合至端子720。驱动器IC 702向第三高侧功率开关708a的栅极提供第三高侧栅极信号H3、以及向第三低侧功率开关708b的栅极提供第三低侧栅极信号L3。
驱动器IC 702可以包括各种电路部件，诸如图7中未明确示出的输入逻辑、电平移位器、过压和欠压保护电路、比较器、锁存器、高侧驱动器、低侧驱动器、电容器和限幅二极管。如上所述，驱动器IC 702被配置为接收来自一个或多个输入端子718的一个或多个输入信号INPUT，并且向多相反相器760中的功率开关提供栅极信号。
应该理解，尽管具有多相反相器和驱动器IC的半导体封装件被示为本申请的实施方式，但本申请的其他实施方式可以包括具有单相反相器以及具有或不具有驱动器IC的半导体封装件。
本申请的实施方式为用户提供了多种封装选项，可提供高适应性的引线框(例如，图1A-1C中的引线框130和图2A-2E中的引线框230)可以转换为多种最终的封装平台，诸如SIP、DIP和表面安装器件(SMD)封装件。从一个封装平台到另一个的转换处理可以在不重新配置引线框封装件的内部结构(例如，半导体部件或相关电路线路径的布置)的情况下进行，从而显著降低了加工成本以及减少了生产设备转换时间。此外，本申请的实施方式通过在生产期间避免多个处理设置变化而提高了生产线效率。
从上面的描述可以表明，各种技术可用于实施本申请所描述的构思而不背离这些构思的范围。此外，虽然参照特定实施方式描述了构思，但本领域技术人员将意识到，在不背离这些构思的范围的情况下可以各种形式和细节来进行改变。如此，所描述的实施方式的所有方面被认为是说明性的而非限制性的。还应该理解，本申请不限于本文描述的特定实施方式，而是在不背离本公开的范围的情况下可以实现许多再布置、修改和替换。

Claims (20)

1.一种半导体封装件，包括：
至少一个半导体器件，位于引线框岛状件上；
第一至少一个引线，在所述半导体封装件的第一侧处终止，并且向所述至少一个半导体器件的至少一个端子提供第一电连接；
第二至少一个引线，从所述半导体封装件的第二侧突出，并且向所述至少一个半导体器件的至少一个端子提供第二电连接；以及
连续导电结构，被配置为通过所述引线框岛状件在所述第一至少一个引线、所述第二至少一个引线与所述至少一个半导体器件的所述至少一个端子之间提供导电路径，其中沿着所述第一至少一个引线终止所处的所述半导体封装件的所述第一侧的长度的位置从沿着所述第二至少一个引线突出所处的所述半导体封装件的第二侧的长度的位置偏移，使得所述连续导电结构关于在垂直于所述半导体封装件的所述第一侧和所述半导体封装件的所述第二侧的方向上平分所述连续导电结构的轴不对称。
2.根据权利要求1所述的半导体封装件，其中所述半导体封装件被配置为能够改变为单列直插(SIP)封装件的双列直插(DIP)封装件。
3.根据权利要求1所述的半导体封装件，其中所述半导体封装件包括单列直插(SIP)封装件。
4.根据权利要求1所述的半导体封装件，还包括设置在所述第一至少一个引线的表面上的绝缘盖状件。
5.根据权利要求1所述的半导体封装件，其中所述至少一个半导体器件是选自由以下部件组成的组中的功率开关：
功率金属氧化物半导体场效应晶体管(MOSFET)；
绝缘栅型双极晶体管(IGBT)；
高电子迁移率晶体管(HEMT)；以及
二极管。
6.根据权利要求5所述的半导体封装件，其中所述高电子迁移率晶体管包括氮化镓(GaN)或碳化硅高电子迁移率晶体管中的至少一种。
7.根据权利要求1所述的半导体封装件，其中所述至少一个半导体器件耦合至位于另一连续导电结构上的驱动器集成电路(IC)。
8.根据权利要求1所述的半导体封装件，其中所述半导体封装件包括表面安装器件(SMD)封装件。
9.根据权利要求1所述的半导体封装件，其中所述至少一个半导体器件是第一功率开关，所述半导体封装件还包括：
第二功率开关和第三功率开关，每个功率开关均位于所述引线框岛状件上，其中所述第一功率开关、所述第二功率开关和所述第三功率开关中的每个功率开关以如下方式位于所述引线框岛状件上：使得所述连续导电结构对应于用于所述第一功率开关、所述第二功率开关和所述第三功率开关中的每个功率开关的电源节点。
10.根据权利要求1所述的半导体封装件，其中所述至少一个半导体器件是第一半导体器件，所述引线框岛状件是第一引线框岛状件，并且所述连续导电结构是第一连续导电结构，所述半导体封装件还包括：
第二半导体器件，位于第二引线框岛状件上；
第四引线，在所述半导体封装件的所述第一侧处终止，并且向所述第二半导体器件的端子提供第一电连接；
第五引线，从所述半导体封装件的所述第二侧突出，并且向所述第二半导体器件的端子提供第二电连接；以及
第二连续导电结构，被配置为通过所述第二引线框岛状件在所述第四引线、所述第五引线与所述第二半导体器件的端子之间提供导电路径，其中沿着所述第四引线终止所处的所述半导体封装件的第一侧的长度的位置从沿着所述第五引线突出所处的所述半导体封装件的第二侧的长度的位置偏移，使得所述第二连续导电结构关于在垂直于所述半导体封装件的第一侧和所述半导体封装件的第二侧的方向上平分所述连续导电结构的轴不对称。
11.根据权利要求10所述的半导体封装件，还包括：
第三引线框岛状件；
第六引线，在所述半导体封装件的所述第一侧处终止，并且向所述第三引线框岛状件提供第一电连接；
第七引线，从所述半导体封装件的所述第二侧突出，并且向所述第三引线框岛状件提供第二电连接；以及
第三连续导电结构，被配置为通过所述第三引线框岛状件在所述第六引线和所述第七引线之间提供导电路径，其中沿着所述第六引线终止所处的所述半导体封装件的第一侧的长度的位置与沿着所述第七引线突出所处的所述半导体封装件的第二侧的长度的位置一致，使得所述第三连续导电结构关于在垂直于所述半导体封装件的第一侧和所述半导体封装件的第二侧的方向上平分所述连续导电结构的轴对称。
12.根据权利要求11所述的半导体封装件，其中所述第一半导体器件和所述第二半导体器件限定半桥电路，并且所述第一连续导电结构对应于第一电源节点，所述第二连续导电结构对应于输出节点并且所述第三连续导电结构对应于所述半桥电路的第二电源节点。
13.一种模制引线框封装件，包括：
连续导电结构，由第一至少一个引线、第二至少一个引线和引线框岛状件限定；以及
至少一个半导体功率开关，耦合至所述引线框岛状件；
其中所述第一至少一个引线在所述模制引线框封装件的第一侧处终止，并且所述第二至少一个引线从所述模制引线框封装件的与所述第一侧相对的第二侧突出，并且沿着所述第一至少一个引线终止所处的所述第一侧的长度的位置从沿着所述第二至少一个引线突出所处的所述第二侧的长度的位置偏移，使得所述连续导电结构关于在垂直于所述第一侧和所述第二侧的方向上平分所述连续导电结构的轴不对称。
14.根据权利要求13所述的模制引线框封装件，其中所述模制引线框封装件被配置为能够改变为单列直插(SIP)封装件的双列直插(DIP)封装件。
15.根据权利要求13所述的模制引线框封装件，其中所述模制引线框封装件包括单列直插(DIP)封装件。
16.根据权利要求15所述的模制引线框封装件，其中还包括设置所述第一至少一个引线的表面上的绝缘盖状件。
17.根据权利要求13所述的模制引线框封装件，其中所述至少一个半导体功率器件是选自由以下部件组成的组中的功率开关：
功率金属氧化物半导体场效应晶体管(MOSFET)；
绝缘栅型双极晶体管(IGBT)；
高电子迁移率晶体管(HEMT)；以及
二极管。
18.根据权利要求17所述的模制引线框封装件，其中所述高电子迁移率晶体管包括氮化镓(GaN)或碳化硅高电子迁移率晶体管中的至少一种。
19.根据权利要求13所述的模制引线框封装件，其中所述至少一个半导体功率开关耦合至位于另一连续导电结构上的驱动器集成电路(IC)。
20.根据权利要求13所述的模制引线框封装件，其中所述模制引线框封装件包括表面安装器件(SMD)封装件。
CN201710254620.1A 2016-04-19 2017-04-18 适应性模制引线框封装件及相关方法 Active CN107305877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/133,135 2016-04-19
US15/133,135 US9892997B2 (en) 2016-04-19 2016-04-19 Adaptable molded leadframe package and related method

Publications (2)

Publication Number Publication Date
CN107305877A CN107305877A (zh) 2017-10-31
CN107305877B true CN107305877B (zh) 2019-10-18

Family

ID=59980857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710254620.1A Active CN107305877B (zh) 2016-04-19 2017-04-18 适应性模制引线框封装件及相关方法

Country Status (3)

Country Link
US (1) US9892997B2 (zh)
CN (1) CN107305877B (zh)
DE (1) DE102017206603A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
JP6661565B2 (ja) * 2017-03-21 2020-03-11 株式会社東芝 半導体装置及びその製造方法
US10680069B2 (en) * 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
CN111341747B (zh) * 2018-12-19 2024-10-18 恩智浦美国有限公司 用以改进爬电距离的引线缩短
DE102020214045A1 (de) * 2020-11-09 2022-05-12 Zf Friedrichshafen Ag Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
TWI751009B (zh) * 2021-01-27 2021-12-21 鴻鎵科技股份有限公司 雙電晶體的封裝結構
US12494442B2 (en) 2021-08-25 2025-12-09 Stmicroelectronics, Inc. Leadframe with varying thicknesses and method of manufacturing semiconductor packages

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
US5631193A (en) * 1992-12-11 1997-05-20 Staktek Corporation High density lead-on-package fabrication method
TW200816419A (en) * 2006-09-26 2008-04-01 Powertech Technology Inc Multi-chip package to optimize mold-flow balance
CN101213662A (zh) * 2005-06-30 2008-07-02 桑迪士克股份有限公司 具有不对称引线框连接的电路小片封装
US7402507B2 (en) * 2005-03-04 2008-07-22 International Rectifier Corporation Semiconductor package fabrication
CN101796637A (zh) * 2007-08-27 2010-08-04 费查尔德半导体有限公司 热增强的薄半导体封装件
CN103296866A (zh) * 2012-02-28 2013-09-11 株式会社电装 具有开关元件的半导体模块
US8629539B2 (en) * 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
CN105097739A (zh) * 2014-05-23 2015-11-25 英飞凌科技股份有限公司 具有不对称芯片安装区域和引线宽度的半导体器件封装体
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH707687B1 (de) * 2013-03-08 2016-09-15 Melexis Technologies Nv Stromsensor.

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631193A (en) * 1992-12-11 1997-05-20 Staktek Corporation High density lead-on-package fabrication method
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5608359A (en) * 1995-10-10 1997-03-04 Motorola, Inc. Function-differentiated temperature compensated crystal oscillator and method of producing the same
US7402507B2 (en) * 2005-03-04 2008-07-22 International Rectifier Corporation Semiconductor package fabrication
CN101213662A (zh) * 2005-06-30 2008-07-02 桑迪士克股份有限公司 具有不对称引线框连接的电路小片封装
TW200816419A (en) * 2006-09-26 2008-04-01 Powertech Technology Inc Multi-chip package to optimize mold-flow balance
CN101796637A (zh) * 2007-08-27 2010-08-04 费查尔德半导体有限公司 热增强的薄半导体封装件
US8629539B2 (en) * 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
CN103296866A (zh) * 2012-02-28 2013-09-11 株式会社电装 具有开关元件的半导体模块
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
CN105097739A (zh) * 2014-05-23 2015-11-25 英飞凌科技股份有限公司 具有不对称芯片安装区域和引线宽度的半导体器件封装体
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method

Also Published As

Publication number Publication date
DE102017206603A1 (de) 2017-10-19
US9892997B2 (en) 2018-02-13
CN107305877A (zh) 2017-10-31
US20170301613A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN107305877B (zh) 适应性模制引线框封装件及相关方法
CN100524735C (zh) 半导体器件
US9171837B2 (en) Cascode circuit
US20160172284A1 (en) Integrated Power Assembly with Stacked Individually Packaged Power Devices
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
JPWO2018186353A1 (ja) パワーモジュール
US20160172279A1 (en) Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
JP6371610B2 (ja) パワーモジュールおよびその製造方法
CN105023920A (zh) 包括多个半导体芯片和多个载体的器件
EP3321962B1 (en) Power module and inverter device
US10573631B2 (en) Multi-phase power converter with common connections
US9716057B1 (en) Offset leadframe cascode package
KR102041939B1 (ko) 다상 파워 인버터용 리드프레임 아일랜드들을 갖는 파워 쿼드 플랫 노-리드 반도체 패키지
JP6305778B2 (ja) パワーモジュールおよびその製造方法
US20220102253A1 (en) Semiconductor package and method of manufacturing a semiconductor package
US20240395676A1 (en) Package with Single Integral Body Carrying Two Transistor Chips with Half Bridge Configuration
KR20140110726A (ko) 오픈 소스 파워 쿼드 플랫 노-리드 리드프레임
KR101615512B1 (ko) 단일 분로 인버터 회로 내의 파워 쿼드 플랫 노-리드 패키지
JP2005064532A (ja) 半導体装置
JP2018093235A (ja) パワーモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant