TWI556301B - 全周閘架構的選擇蝕刻 - Google Patents

Description

全周閘架構的選擇蝕刻

本案關係於使用氣相蝕刻技術，以鹵素間或鹵素-貴重元素化合物作全周閘架構的選擇蝕刻。

當半導體裝置縮小時，使用三維拓樸的情形增加。包含奈米線以形成通道的一部份的全周閘架構係被實現在電晶體設計中。使用替換金屬閘極方法，以形成此等設計時，犧牲材料係被使用於各種步驟中，以提供用以在該裝置中形成其他特性的台架(scaffold)。例如，犧牲閘極材料係被沈積及側壁間隔層係被形成在該犧牲閘極的兩側上。隨後，在製程中，犧牲材料然後被移除，以讓路給將被佈署於電晶體中的實際閘極電極。類似地，犧牲層被形成在奈米線之間，以在製造時，支援奈米線。

然而，例如在奈米線間之犧牲層材料在成份中傾向於與奈米線材料沒有太大部份。犧牲材料的濕式蝕刻具有可能的挑戰，例如，通道崩塌、蝕刻選擇問題，及該蝕刻劑的未能到達所有想要蝕刻的表面的問題。使用電 漿蝕刻的等向蝕刻被認為是改良蝕刻劑到達予以蝕刻的表面的能力，然而，電漿造成的損壞及蝕刻選擇性仍需要被改進。因此，在提供蝕刻選擇性係相當地高的蝕刻製程改良及在將蝕刻材料送入特性幾何的能力改良仍有空間，並在形成三維拓樸幾何中使用替換閘極方法，使材料損壞最小化。

100‧‧‧方法

102‧‧‧步驟

104‧‧‧步驟

106‧‧‧步驟

108‧‧‧步驟

200‧‧‧方法

202‧‧‧步驟

204‧‧‧步驟

206‧‧‧步驟

208‧‧‧步驟

210‧‧‧步驟

212‧‧‧步驟

214‧‧‧步驟

216‧‧‧步驟

218‧‧‧步驟

220‧‧‧步驟

222‧‧‧步驟

224‧‧‧步驟

226‧‧‧步驟

302‧‧‧基板

304‧‧‧鰭堆疊

306‧‧‧犧牲層

308‧‧‧通道材料層

312‧‧‧硬遮罩

314‧‧‧淺溝渠隔離區

322‧‧‧犧牲閘極

324‧‧‧犧牲閘極材料

326‧‧‧側壁間隔層

332‧‧‧源極區

334‧‧‧汲極區

328‧‧‧層間介電層

336‧‧‧閘極介電層

338‧‧‧閘極電極

本案的上述與其他特性，及取得它們的方式可以參考於此所述之實施例的詳細說明，配合附圖加以明顯了解，其中：圖1為由半導體裝置中的通道層間蝕刻犧牲材料的流程圖；圖2a及2b例示形成全周閘裝置的方法的實施例的流程圖。流程圖由圖2a開始及在圖2b結束；圖3a例示一半導體基板上形成鰭的實施例，其中包含通道材料與被覆蓋有硬遮罩的犧牲材料間的交替層堆疊，也例示有淺溝渠隔離區；圖3b例示形成有在鰭堆疊上的犧牲閘極電極的鰭堆疊的實施例；圖3c例示形成在鰭堆疊上的犧牲電極的兩側上的側壁間隔層的實施例；圖3d例示圖3c沿線3d-3d所取的剖面圖；圖3e例示半導體裝置，其中鰭堆疊已經被移 除，以作成源極與汲極材料成長；圖3f例示半導體裝置的剖面部，包含源極與汲極成長在該側壁間隔層的兩側上；圖3g例示半導體裝置的實施例的透視圖，其包含層間介電層配置於該源極與汲極區上；及圖3h例示半導體裝置實施例的剖面圖，其中犧牲閘極已經被移除；圖3i例示圖3h沿著線3i-3i所取的剖面圖；圖3j例示半導體裝置的實施例，其中硬遮罩與該犧牲材料層已經被移除；圖3k例示半導體裝置的實施例，其中介電層係被形成在通道材料上，及閘極電極係被形成在通道材料旁。

【發明內容及實施方式】

如上所述，當電晶體持續縮小時，三維拓樸的需求變得相當地重要。包含奈米線的全周閘架構已經被實施為金屬氧化物半導體或互補金屬氧化物半導體電晶體設計具有三閘(或鰭場效電晶體)架構。在使用替換金屬閘極或減去金屬閘極處理以形成三維電晶體時，犧牲材料係在各步驟中被使用然後在形成電晶體時被移除。例如，犧牲層係被使用於奈米線層之間，以給隨後在流程中形成的閘極電極開路。然而，犧牲材料傾向於組成上類似於形成奈米線的通道材料。濕式蝕刻犧牲材料有例如通道崩塌、 蝕刻選擇性及蝕刻劑到達所有予以蝕刻表面的能力之可能挑戰。使用電漿蝕刻以等向性蝕刻被認為是改良蝕刻劑到予以蝕刻表面的能力，然而，會發生由電漿造成損壞及蝕刻選擇性仍持需要改良。

於此所述之製程中，鹵素間及鹵素-貴重元素化合物係被用於氣相中，以由通道周圍材料蝕去犧牲材料，以形成奈米線，其在該電晶體中提供至少一部份的通道。當移除在奈米線間之犧牲層時，該蝕刻製程並不需要遮罩，因為蝕刻劑對例如層間介電質、淺溝渠材料、閘極間隔層及源極與汲極材料之其他材料展現選擇性。再者，製程允許蝕刻劑改良進入該裝置的特性內的能力。

在實施例中，本案係有關於一種蝕刻形成半導體裝置所用的犧牲材料的方法。如圖1的實施例所示，製程100大致包含供給半導體基板於反應室102中。半導體基板包含例如通道材料，其可以配置於基板上或由半導體基板的一部份形成。於此可以了解，通道為在半導體中的源極與汲極間之材料區域，其中取決於場效電晶體的類型，即NMOS或PMOS而有電子或電洞流動於其中。再者，半導體基板也包含犧牲材料配置於該通道材料的至少一部份上，包含在該通道材料之上、在該通道材料之下、或在一側以上，包圍該通道材料。該犧牲材料被了解是一材料，其係初始時被沈積，以提供暫時台架，支持電晶體的全周閘結構的形成，然後，被移除。當形成奈米線時，在大部份製造期間，通道層係為該等犧牲層所支持。例 如，在使用奈米線形成通道的全周閘裝置時，在通道區域之奈米線間之犧牲層係被以閘極介電質及閘極電極替換。

在實施例中，半導體基板被由例如矽、鍺、矽鍺的單晶材料或III-V族化合物半導體材料形成。在其他實施例中，基板係由絕緣層上有矽基板形成，其中，上絕緣層係由包含但並不限於二氧化矽、氮化矽或氧氮化矽的材料構成，並被配置在單晶材料上。通道材料可以由以下材料的一或更多者選出，材料包含矽(Si)、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、銦錫(InSb)、磷化鎵(GaP)、鎵銻(GaSb)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、磷化鎵銻(GaSbP)、砷銻化鎵(GaAsSb)、磷化銦(InP)、及石墨烯。該犧牲材料包含半導體，包含III族、IV族或V族元素，其中在實施例中，III族、IV族或V族元素係由碳、氮、鎵、矽、鍺、錫、及其組合構成的群組中選出。在一實施例中，通道材料與犧牲材料均包含矽。在較佳實施例中，通道材料包含矽及犧牲材料包含矽鍺。

然後，鹵素間或鹵素-貴重元素蒸氣係被提供於反應室104內，接近犧牲材料。鹵素間係被認為是一種化合物，其包含至少兩不同鹵素原子。於此所用之鹵素間包含例如氯、氟、溴及碘的組合。該等組合物可以為雙原子、三原子或四原子，並包含例如一氯化碘(ICl)、一溴化碘(IBr)、三氟化氯(ClF₃)、三氟化溴(BrF₃)、及四氯化碘(ICl₄)的化合物。鹵素-貴重元素蒸氣包含鹵素原子與貴重元素原子，包含材料例如二氟化氙(XeF₂)、四氟化氙 (XeF₄)、六氟化氙(XeF₆)或二溴化氙(XeBr₂)。

在實施例中，鹵素間或鹵素-貴重元素係可以為在範圍-100℃至600℃的溫度之蒸氣，包含其中的所有的值與範圍，較佳地，在範圍20℃至30℃內的一溫度，包含在其中的所有值與範圍。再者，鹵素間化合物或鹵素-貴重元素化合物可以具有範圍為100：1至1000：1的犧牲材料對通道層的蝕刻選擇度，包含其中所有的比例。鹵素間或鹵素-貴重元素化合物可以以範圍1sccm至1000sccm的流率被供給至反應室，這包含其中的所有值與範圍，較佳於範圍10sccm至200sccm。

包含Ar、He、或N₂，較佳為Ar的載氣可以與鹵素間或鹵素貴重元素化合物一起供給。載氣對蝕刻氣體的比例以體積表示為範圍100：1至1：100，包含其中的所有值與範圍，較佳地，由10：1至1：10。載氣的流率可以在範圍1sccm至1000sccm，包含在其中的所有值與範圍，較佳於範圍10sccm至200sccm中。

在處理時，在反應室中的壓力可以被維持於範圍1毫托至100毫托，包含其中的所有值與範圍，例如10毫托。在反應室中的壓力可以使用耦接至該反應室以單或雙級真空泵系統及藉由進入反應室的氣體流部份維持。

於106，至少一部份的犧牲材料然後被以蒸氣蝕刻。在蝕刻期間，半導體基板可以被加熱於範圍由-100℃至600℃的溫度，並較佳地被加熱至範圍20℃至30℃ 的溫度。犧牲層的蝕刻可以發生持續範圍1秒至600秒的時間段，包含其中的所有值與範圍。於108在犧牲材料下的該通道材料的至少一部份然後被曝光。

在以上的實施例中，犧牲材料被沈積在半導體基板上成為一層及通道材料被沈積於犧牲材料上成為一層，使得犧牲材料將通道層與基板間隔開，如同在該全周閘裝置的實施例中。在特定實施例中，犧牲材料與通道材料的交替層係被形成為堆疊，並將如於此更參考圖2及圖3a至3h加以描述。犧牲層的由通道層間之移除形成奈米線。奈米線不只如所示為正方剖面，同時，也可以呈現圓形、矩形(奈米帶)、六角、八角或三角剖面。於此所述奈米線包含以上所述各種幾何。

圖2例示形成包含全周閘架構的半導體裝置的實施例之流程圖。在此實施例中，閘極包含多數奈米線，與半導體基板的表面分開。圖3a至3h例示在形成製程中的各點的半導體中的變化。注意，元件符號以「2」開始，表示圖2，及以「3」開始表示圖3a至3h。

方法200以202在半導體基板上形成犧牲材料與通道材料的交替層堆疊開始。在特定實施例中，犧牲材料層係由矽鍺層形成及通道材料層係由矽形成。在實施例中，取決於該層的內容，該等層係經由化學氣相沈積、原子層沈積、分子束磊晶、金屬有機化學氣相沈積、或電漿加強化學氣相沈積、物理氣體沈積、或電漿加強物理氣相沈積形成。該等層係被以交替方式形成，以在基板上形 成犧牲層開始。雖然顯示三犧牲層與三通道材料層，但可以形成2至20交替層，包含這其中的所有值與範圍。

於204，選用硬遮罩然後沈積在交替犧牲層與通道材料層的堆疊上。硬遮罩材料可以包含例如矽、多孔矽、非晶矽、氮化矽、氧氮化矽、氧化矽、二氧化矽、碳氮化矽、碳化矽、氧化鋁、氧化鉿、氧化鋯、矽酸鉭、氧化鑭、聚合物材料等等。再者，取決於層組成物與想要特性，硬遮罩材料可以由化學氣相沈積、原子層沈積、電漿加強化學氣相沈積、物理氣相沈積、或電漿加強物理氣相沈積形成。

於206，犧牲材料與通道材料的交替層堆疊與選用硬遮罩然後被圖案化並蝕刻，以將該堆疊形成由基板的表面延伸的鰭部。圖3a例示形成在基板302上之交替的犧牲層306與通道材料層308的鰭堆疊304。在例示例子中，選用硬遮罩312係被例示為沈積在堆疊304的頂部上。犧牲層可以具有範圍1至100nm的厚度，包含於其中的所有值與範圍。通道材料可以具有範圍由1至100nm的厚度，包含於其中的所有值與範圍。再者，硬遮罩可以具有範圍1至100nm的厚度，包含於其中所有值與範圍。鰭堆疊的寬度可以在範圍1nm至150nm中，包含其中的所有值與範圍。

再次參考圖2，於208淺溝渠隔離區係被形成在鰭部的兩側。在實施例中，溝渠區可以被蝕刻入基板表面及例如氧化矽、氮化矽、氧氮化矽及其組合的介電質可 以被沈積入溝渠中，以形成隔離區。淺溝渠隔離區也可以使用化學氣相沈積、旋塗法、或物理氣相沈積技術加以形成。淺溝渠隔離區係在圖3a中被例示為項目314。淺溝渠隔離區可以範圍由1至200nm的厚度，包含於其中的所有的值與範圍。

再次參考圖2，於210，使用圖案化與化學氣相沈積技術，犧牲閘極係然後被形成在堆疊的頂部與側壁之上。犧牲閘極的例子包含多結晶矽。圖3b例示形成在鰭304旁的犧牲閘極322。

再次參考圖2，於212，側壁間隔層然後被以氧化矽、氮化矽、氧氮化矽或其組合，經由化學氣相沈積或原子層沈積形成於犧牲閘極電極的兩側上，其中，等向性蝕刻係被用以移除過多的間隔層材料。在寬度上側壁間隔層可以呈現範圍10埃至100埃的厚度。圖3c及3d例示形成在犧牲閘極324的兩側與鰭304的各側旁，即圍在側壁與頂表面旁的犧牲閘極材料324與側壁間隔層326。如所示，電極被形成在鰭部304的所有側邊(再者，圍在側壁與頂表面旁)。

奈米線的源極與汲極區可以然後被形成(見第2圖，214)。在側壁間隔層的兩側上的通道材料與犧牲材料層係被移除，以為源極與汲極區的成長提供路徑。源極與汲極區可以取決於通道材料，藉由例如磊晶成長矽、摻雜矽、鍺、矽鍺、或其他IIIV族元素加以形成並被耦接至鰭堆疊之在間隔層間的部份。在NMOS裝置中，源極結 構、汲極結構或兩者可以為n-摻雜矽。在PMOS裝置中，源極結構、汲極結構或兩者可以為p-摻雜矽。結構的摻雜可以在成長製程期間藉由電漿摻雜、固態源摻雜等引入。在其他實施例中，閘極堆疊304的在犧牲閘極的兩側(只有一側被顯示)上的曝露部份可以藉由摻雜通道材料提供源極區及汲極區。圖3e例示在移除鰭部204的源極及汲極區後的鰭堆疊304，以及圖3f例示在形成源極區332及汲極區334後的鰭堆疊304。

於216層間介電層然後被沈積在淺溝渠隔離區與源極與汲極區之上。層間介電層然後使用化學氣相沈積加以沈積並可以包含例如未摻雜氧化矽、摻雜氧化矽(例如BPSG、PSG)、氮化矽、及氧氮化矽的材料。層間介電層可以被研磨以曝露鰭堆疊304。層間介電層328在圖3g所示為定位在側壁間隔層326的兩側上，覆蓋源極及汲極區332(334未示出)及淺溝渠隔離區314。

在218，犧牲閘極電極然後由鰭堆疊移除。犧牲閘極電極然後藉由以適當蝕刻劑蝕刻加以移除。圖3h例示該裝置中犧牲閘極電極被移除及圖3i例示圖3h沿線3i-3i之剖面圖。在220，如上所討論，犧牲層使用鹵素間或鹵素-貴重元素蒸氣自在鰭部中的通道層間移除，在通道區域中形成奈米線。再次，保護剩餘材料的遮罩可能不需要提供。然後在222，選用硬遮罩被移除。圖3j例示半導體裝置300，犧牲層306被由形成奈米線的通道層308間移除。

在224，閘極介電層然後使用化學氣相沈積被形成在奈米線旁。形成閘極介電層的材料可以為高-k介電材料，具有大於3.9的介電常數、氧化鉿、氧氮化鉿、矽化鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅、及其組合。閘極介電層可以呈現範圍1埃至50埃的厚度。

再者，在226，閘極電極材料可以沈積在閘極介電層上填入於奈米線間的區域中。閘極材料的例子包含例如金屬氮化物、金屬碳化物、金屬矽化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鈷、鎳、鎢、及導電金屬氧化物。圖3k例示半導體裝置300，包含閘極介電層336沈積在奈米線308的表面上及在奈米線308的通道區的兩側上的剩餘犧牲層306。圖3k同時也例示沈積閘極電極338填入在奈米線308的通道區域間與旁邊之空間。

在實施例中，本案同時也有關於以上述鹵素間或鹵素-貴重元素蒸氣蝕刻製程形成的半導體裝置。例如，該方法可以用以形成平面電晶體、非平面電晶體、用於平面與非平面電晶體的接觸、及其他元件、或在平面與非平面裝置中之線互連溝渠。半導體裝置，例如，包含各種元件，如電晶體、二極體、電源、電阻、電容、電感、感應器、接收器、收發器、天線等的積體電路與用以形成此等元件的特性，例如內連線、閘、插塞等等。有關於積 體電路的元件可以被安裝或連接至積體電路。積體電路為類比或數位並可以取決於有關該積體電路的元件，而用於若干應用中，例如，微處理器、光電子、邏輯塊、音頻放大器等。積體電路可以然後用作為在例如電腦、手持裝置或攜帶式裝置的計算裝置的一或更多相關功能的晶片組的一部份。

本案的態樣有關於蝕刻犧牲材料以形成電晶體的方法。該方法包含供給半導體基板於反應室，其中該基板包含通道材料與犧牲材料配置於該通道材料的至少一部份。該方法更包含：在反應室中提供包含鹵素間化合物或鹵素-貴重元件化合物的蒸氣；以該蒸氣蝕刻該犧牲材料的至少一部份；及曝露犧牲材料下的通道材料的至少一部份。

在以上的實施例中，通道材料包含矽與犧牲材料包含矽鍺。另外，在以上任一實施例中，鹵素間化合物係由單氯化碘(ICl)、單溴化碘(IBr)、三氟化氯(ClF₃)、三氟化溴(BrF₃)、及四氯化碘(ICl₄)構成的群組選出。在特定實施例中，鹵素間化合物係為三氟化溴。再者，在以上任何實施例中，鹵素貴重元素化合物係由二氟化氙(XeF₂)、四氟化氙(XeF₄)、六氟化氙(XeF₆)、或二溴化氙(XeBr₂)所構成的群組中選出。

在以上任一實施例中，半導體基板係被以範圍-100℃至600℃範圍中的一溫度加熱，較佳地，半導體基板係以範圍20℃至30℃的溫度加熱。再者，在以上任 一實施例中，蒸氣係以範圍1sccm至1000sccm的流率被供給至反應室，及較佳地，該蒸氣係被供給至範圍10sccm至200sccm的流率供給至反應室。另外，在以上任一實施例中，在蝕刻時，反應室係被維持於範圍1毫托至100毫托的壓力。再者，在以上任一實施例中，蝕刻犧牲層發生持續範圍1秒至600秒的時間段。

在以上任一實施例中，該方法更包含供給由Ar、He或N₂的一或更多者所選出的載氣。另外，在特定實施例中，載氣供以範圍1sccm至1000sccm供給至反應室。或者，或另外，上述載氣氣被以範圍由100：1至1：100(包含所有其中的值與範圍)的載氣對蝕刻氣體的比例被供給。

在以上任一實施例中，半導體基板具有基板表面，該犧牲層係被配置在半導體基板表面上，該通道層係被配置於該犧牲層上，犧牲閘極電極係被配置在該犧牲層與該通道層之上，以及閘極間隔層係被配置在該犧牲層與通道層之上的犧牲閘極電極之兩側上，其中以該蒸氣蝕刻該犧牲層自該半導體基板與形成奈米線的該通道層間移除該犧牲層。

再者，於以上實施例中，交替配置為堆疊的多數犧牲層與多數通道層係被設於半導體基板表面上。另外，於以上實施例中，高-k介電層係被沈積在奈米線之上。或者，在以上實施例中，閘極介電層係被沈積在高-k介電層之上。

在本案的另一態樣中，電晶體係被以依據上述方法被形成提供。同時，在本案的另一態樣中，多數該等電晶體係被包含在積體電路中。

在本案的另一態樣中，有關於蝕刻犧牲材料的方法，以形成被支持在基板的表面上之通道。該方法包含：在反應室供給半導體基板，其中該半導體基板具有基板表面，犧牲層被配置在該半導體基板表面上，通道層被配置在該犧牲層上，犧牲閘極電極被配置在該犧牲層與該通道層之上，閘極間隔層係配置在該犧牲層與該通道層之上的該犧牲閘極電極的兩側上。該方法也包含蝕刻該犧牲閘極電極，曝露出該通道層與該犧牲層的一部份。該方法更包含提供包含鹵素間或鹵素-貴重元素化合物的蒸氣於反應室中；及以該蒸氣蝕刻該犧牲層；及由該半導體基板與形成奈米線的該通道層間移除該犧牲層。

在實施例中，該方法更包含：提供多數犧牲層與多數通道層交替配置的堆疊在半導體基板表面上。在以上的實施例中，通道層包含矽與犧牲層包含矽鍺。再者，在以上實施例中，鹵素間化合物為三氟化溴。

在以上任一實施例中，半導體基板係被加熱於範圍-100℃至600℃之溫度中。再者，在以上任一實施例中，蒸氣係被以範圍1sccm至1000sccm的流率被供給至反應室。另外，在以上任一實施例中，於蝕刻時，反應室係被維持於範圍1毫托至100毫托的壓力。同時，在以上任一實施例中，蝕刻犧牲層發生持續範圍1秒至600秒 的時間段。

在以上任一實施例中，該方法更包含：供給由Ar、He或N₂之一或多者所選出之載氣。另外，在以上任一實施例中，該方法包含沈積高-k介電層於奈米線之上。同時，在以上任一實施例中，該方法更包含沈積閘極介電層於該高-k介電層上。

在另一態樣中，本案有關於由全周閘裝置中的奈米線閘極蝕出犧牲材料的方法。該方法包含在反應室內供給半導體基板，其中半導體基板具有基板表面，多數矽-鍺犧牲層及矽通道層交替堆疊在半導體基板表面上。該方法也包含以範圍20℃至30℃的溫度加熱該基板。該方法更包含以範圍10sccm至200sccm的流率供給三氟化溴至反應室，並維持反應室於範圍1毫托至100毫托的壓力。另外，該方法包含以三氟化溴蒸氣蝕刻犧牲層持續範圍1秒至600秒的時間段並由矽通道層移除形成奈米線的矽-鍺犧牲層。

在另一實施例中，本案關係於依據以上任一方法形成之電晶體。在實施例中，多數電晶體被包含在積體電路中。

幾個方法與實施例的前述說明已經為例示目的加以顯示。其並不想要用以歇盡或限制申請專利範圍至所揭示之準確步驟及/或形式，在以上之教示下，很多修改與變化係明顯的。本發明之範圍係為以下之申請專利範圍所限制。

300‧‧‧半導體裝置

302‧‧‧基板

306‧‧‧犧牲層

328‧‧‧層間介電層

332‧‧‧源極區

334‧‧‧汲極區

336‧‧‧閘極介電層

338‧‧‧閘極電極

Claims (20)

1. 一種蝕刻犧牲材料以形成電晶體的方法，包含：供給半導體基板於反應室中，其中該基板包含通道材料及犧牲材料配置在該通道材料的至少一部份上；提供包含鹵素間化合物或鹵素-貴重元素化合物的蒸氣於該反應室中；以該蒸氣蝕刻該犧牲材料的至少一部份；及由該犧牲材料下，曝露該通道材料的至少一部份。
2. 如申請專利範圍第1項所述之方法，其中該通道材料包含矽及該犧牲材料包含矽鍺。
3. 如申請專利範圍第1項所述之方法，其中該鹵素間化合物為三氟化溴。
4. 如申請專利範圍第1項所述之方法，其中該半導體基板被以範圍-100℃至600℃之溫度加熱。
5. 如申請專利範圍第1項所述之方法，其中該蒸氣被以範圍1sccm至1000sccm的流率供給至該反應室。
6. 如申請專利範圍第1項所述之方法，其中該反應室在蝕刻時被維持於範圍1毫托至100毫托的壓力。
7. 如申請專利範圍第1項所述之方法，其中蝕刻該犧牲層發生持續範圍1秒至600秒的時間段。
8. 如申請專利範圍第1項所述之方法，更包含供給由Ar、He或N₂之一或多者所選出的載氣。
9. 一種蝕刻犧牲材料以形成被支持在基板表面上的通道的方法，該方法包含： 供給半導體基板於反應室中，其中該半導體基板具有：基板表面、配置在該半導體基板表面上的犧牲層、配置在該犧牲層上的通道層、配置在該犧牲層與該通道層之上的犧牲閘極電極、配置在該犧牲閘極電極兩側上在該犧牲層與該通道層之上的閘極間隔層；蝕刻該犧牲閘極電極，曝露該通道層與該犧牲層的一部份；提供包含鹵素間化合物或鹵素-貴重元素化合物的蒸氣於該反應室中；及以該蒸氣蝕刻該犧性層並由該半導體基板與形成奈米線的該通道層間移除該犧牲層。
10. 如申請專利範圍第9項所述之方法，更包含：多數犧牲層與多數通道層在該半導體基板表面上交替排列為堆疊。
11. 如申請專利範圍第9項所述之方法，其中該通道層包含矽及該犧牲層包含矽鍺。
12. 如申請專利範圍第9項所述之方法，其中該鹵素間化合物為三氟化溴。
13. 如申請專利範圍第9項所述之方法，其中該半導體基板被以範圍-100℃至600℃的溫度加熱。
14. 如申請專利範圍第9項所述之方法，其中該蒸氣被以範圍1sccm至1000sccm的流率供給至該反應室。
15. 如申請專利範圍第9項所述之方法，其中該反應室在蝕刻時被維持於範圍1毫托取至100毫托的壓力。
16. 如申請專利範圍第9項所述之方法，其中蝕刻該犧牲層發生持續範圍1秒至600秒的時間段。
17. 如申請專利範圍第9項所述之方法，更包含供給由Ar、He或N₂之一或多者所選出的載氣。
18. 如申請專利範圍第9項所述之方法，更包含沈積高-k介電層於該奈米線之上。
19. 如申請專利範圍第18項所述之方法，更包含沈積閘極電層於該高-k介電層之上。
20. 一種在全周閘裝置中由奈米線閘極蝕刻犧牲材料的方法，包含：供給半導體基板於反應室中，其中該半導體基板具有：基板表面、多數矽鍺犧牲層及矽通道層交替堆疊於該半導體基板表面上；以範圍20℃至30℃的溫度加熱該基板；以範圍10sccm至200sccm的流率供給三氟化溴至該反應室並以範圍1毫托至100毫托的壓力維持該反應室；及以該三氟化溴蒸氣蝕刻該犧牲層，持續範圍1秒至600秒時間段並由該矽通道層移除形成奈米線的該矽鍺犧牲層。