TWI555292B - 靜電放電防護電路及具有靜電放電防護機制的晶片 - Google Patents

Description

靜電放電防護電路及具有靜電放電防護機制的晶片

本發明是有關於一種應用於晶片的靜電放電防護技術，且特別是有關於一種靜電放電防護電路及具有靜電放電防護機制的晶片。

為了保護積體電路免於受到靜電放電現象的破壞，建構於晶片上的靜電放電防護電路成為晶片中必要的元件。在習知的技術領域中，一般的金氧半場效電晶體電容常被應用於靜電放電防護電路的架構，藉以通過電容耦合效應來偵測靜電放電現象的發生。

為了要能實現靜電放電偵測的功能，靜電放電防護電路中通常需要設計具有一定電容值（約為25nF）之電容作為偵測電容，但在傳統的金氧半場效電晶體電容的電路佈局設計下，要達到所述電容值之電容設計勢必會佔據相當的面積，使得晶片整體佈局面積難以減縮。除此之外，在先進製程（如深次微米製程）的晶片中，由於採用更薄的閘極氧化層（gate oxide）以及更淺的接面（junction）深度，閘極耦合式電晶體電容的漏電問題可能會顯著提升，使得靜電放電防護失效的問題更為嚴重。

本發明提供一種靜電放電防護電路及具有靜電放電防護機制的晶片，其可在小尺寸的電路佈局設計中維持較佳的漏電流特性，使得整體靜電放電偵測之穩定性得以提高，並且符合先進製程的需求。

本發明的靜電放電防護電路適於配置於晶片中以進行靜電放電防護。靜電放電防護電路包括以浮動閘極結構為基礎的輸入偵測單元。以浮動閘極結構為基礎的輸入偵測單元適於耦接晶片的銲墊，其可用以偵測銲墊上是否發生靜電放電現象，並且據以產生靜電偵測訊號。靜電釋放單元耦接輸入偵測單元的輸出端與銲墊，用以從輸入偵測單元的輸出端接收靜電偵測訊號，並且依據靜電偵測訊號決定是否導通放電路徑，藉以在發生靜電放電現象時將銲墊上的電能傳導至參考端。輸入偵測單元在輸出端與銲墊或參考端之間建立等效阻抗作為靜電偵測阻抗，並且基於靜電偵測阻抗產生指示是否發生靜電放電現象的靜電偵測訊號。

本發明的具有靜電放電防護機制的晶片包括銲墊、電路核心以及靜電放電防護電路。電路核心耦接銲墊，用以從銲墊接收控制訊號，並且依據控制訊號執行對應的功能。靜電放電防護電路用以對晶片進行靜電放電防護。靜電放電防護電路包括以浮動閘極結構為基礎的輸入偵測單元以及靜電釋放單元。以浮動閘極結構為基礎的輸入偵測單元適於耦接晶片的銲墊，用以偵測銲墊上是否發生靜電放電現象，並且據以產生靜電偵測訊號。靜電釋放單元耦接輸入偵測單元與銲墊，用以依據靜電偵測訊號決定是否導通放電路徑，藉以在發生靜電放電現象時將銲墊上的電能傳導至參考端。輸入偵測單元在其輸出端與銲墊或參考端之間建立等效阻抗作為靜電偵測阻抗，並且基於靜電偵測阻抗產生指示是否發生靜電放電現象的靜電偵測訊號。

基於上述，本發明的靜電放電防護電路及具有靜電放電防護機制的晶片可藉由應用以浮動閘極架構為基礎的電路配置來提供較佳之等效阻抗特性，使得晶片之整體電路佈局的面積得以減縮，從而符合先進製程的需求。此外，透過所述浮動閘極架構的電路應用，本案所述之靜電放電防護電路及晶片也不會如應用傳統MOS電晶體的電路般，可能會因為電晶體介電層較薄的原因而產生較大的漏電流，因此本案之電路運作的穩定性得以提升。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明一實施例的具有靜電放電防護機制的晶片的示意圖。請參照圖1，本實施例的具有靜電放電防護機制的晶片10包括銲墊20、電路核心60以及靜電放電防護電路100。

銲墊20是用以與晶片10外部線路連接的介面。電路核心60耦接銲墊20，藉以從銲墊20接收控制訊號Sc，並且依據控制訊號Sc執行晶片10對應的功能。靜電放電防護電路100耦接在銲墊20與電路核心60之間的傳輸線路TL上，其可用以對晶片10進行靜電放電防護，藉以在晶片10產生靜電放電現象時，將電能傳導至參考端VSS(晶片10中的最低電位，例如為接地端)，而使靜電電流不會流入電路核心60中造成電路核心60的損毀。

此外，雖然本實施例的晶片10係繪示以包括一銲墊20為例，但本發明不以此為限。在其他範例實施例中，所述晶片10可根據其應用而包括多個銲墊，其中各銲墊可分別接收對應的訊號。在有多個銲墊的應用中，靜電放電防護電路100可依據設計考量而設置在所述多個銲墊其中之一或多個的傳輸線路上。

詳細而言，本實施例的靜電放電防護電路100包括輸入偵測單元110以及靜電釋放單元120。輸入偵測單元110經由傳輸線路TL耦接至銲墊20，其中輸入偵測單元110可偵測銲墊20上是否發生靜電放電現象，並且據以產生指示偵測結果的靜電偵測訊號Sed。在本實施例中，輸入偵測單元110是以浮動閘極結構所構成，其可透過浮動閘極結構中的多個閘極電極(例如浮動閘極 電極與控制閘極電極)的結構配置而在銲墊20與輸入偵測單元110的輸出端之間及/或輸入偵測單元110的輸出端與參考端VSS之間建立一等效阻抗，並且以所述等效阻抗作為靜電偵測阻抗來產生指示是否發生靜電放電現象的靜電偵測訊號Sed。

靜電釋放單元120耦接輸入偵測單元110的輸出端，並且經由傳輸線路TL耦接銲墊20與電路核心60。靜電釋放單元120可從輸入偵測單元110的輸出端接收靜電偵測訊號Sed，並且依據靜電偵測訊號Sed決定是否導通位於銲墊20與參考端VSS之間的一放電路徑，藉以在發生靜電放電現象時，通過導通的放電路徑來將銲墊20上的靜電電流傳導至參考端VSS。

在本實施例中，輸入偵測單元110可例如為由串接於銲墊20與參考端VSS之間的偵測電容(未繪示)及偵測電阻(未繪示)所構成的電路架構。所述輸入偵測單元110的輸出端可例如為所述偵測電容及偵測電阻之間的共節點。其中，所述偵測電容與偵測電阻至少其中一者係可基於以浮動閘極結構為基礎的電路架構而等效地建立。另一方面，靜電釋放單元120可例如為一電晶體開關，其可依據所述電容與電阻的共節點上的電壓決定是否導通。

更具體地說，相較於傳統的以金氧半場效電晶體(底下簡稱“MOS電晶體”)為基礎的電容配置而言，浮動閘極架構中的多個閘極電極可以在相同的佈局面積下，提供更高的等效電容值。換言之，在同一電容值下，以浮動閘極架構為基礎的輸入偵測單元110可相較於以一般MOS電晶體為基礎的輸入偵測單元具有較小的佈局面積。

除此之外，由於浮動閘極架構中具有多個閘極電極與介電層交疊配置的架構，因此相較於傳統的MOS電晶體而言，即使在微小製程（例如65nm製程）的應用中，也不會因為介電層厚度較薄而造成嚴重的漏電情形，使得本案之應用浮動閘極架構來實現的靜電放電防護電路100之整體電路特性表現可明顯佳於傳統的靜電放電防護電路。

底下以圖2A至圖10B之架構作為範例來進一步說明本案之靜電放電防護電路100的各種實施態樣。

圖2A為本發明第一實施例的靜電放電防護電路的示意圖。圖2B為依照圖2A之一實施例的浮動閘極電晶體的結構示意圖。請先參照圖2A，本實施例的靜電放電防護電路200包括輸入偵測單元210以及靜電釋放單元220。其中，輸入偵測單元210包括浮動閘極電晶體FGT以及偵測電阻Rd。靜電釋放單元220包括電晶體SWT。

在輸入偵測單元210中，浮動閘極電晶體FGT具有第一端、第二端以及控制端。浮動閘極電晶體FGT的第一端與第二端連接在一起，並且經由傳輸線路TL連接至銲墊20。浮動閘極電晶體FGT的控制端則經由節點NA耦接至偵測電阻Rd的第一端。偵測電阻Rd的第二端耦接至參考端VSS。於此配置底下，浮動閘極電晶體FGT可被等效為耦接在傳輸線路TL與節點NA之間的等效偵測電容Ced，如等效電路EQC200所示。另外，在本實施例中，浮動閘極電晶體FGT與偵測電阻Rd的共節點NA會被作為輸入偵測單元210的輸出端耦接至靜電釋放單元220。

在靜電釋放單元220中，電晶體SWT的第一端經由傳輸線路TL耦接銲墊20，電晶體SWT的第二端耦接參考端VSS，並且電晶體SWT的控制端耦接輸入偵測單元210的輸出端（即，節點NA）以接收靜電偵測訊號Sed。其中，電晶體SWT可依設計需求而選用n型MOS電晶體或p型MOS電晶體。

此外，本實施例的浮動閘極電晶體FGT的具體結構可如圖2B所示。請一併參照圖2A與圖2B，浮動閘極電晶體FGT的結構包括控制閘極電極CGE、閘間介電層IPL、浮動閘極電極FGE、閘極介電層GPL、汲極電極DE、源極電極SE以及基底BD。其中，閘極介電層GPL、浮動閘極電極FGE、閘間介電層IPL以及控制閘極電極CGE依序堆疊配置於基底BD上。換言之，閘極介電層GPL配置於基底BD與浮動閘極電極FGE之間，並且閘間介電層IPL配置於浮動閘極電極FGE與控制閘極電極CGE之間。另外，汲極電極DE與源極電極SE分別被配置於基底BD的井區（well region）內，並且與控制閘極電極CGE、閘間介電層IPL、浮動閘極電極FGE以及閘極介電層GPL相互電性分離。

在浮動閘極電晶體FGT的架構中，汲極電極DE可作為浮動閘極電晶體FGT的第一端T1，源極電極SE可作為浮動閘極電晶體FGT的第二端T2，並且控制閘極電極CGE與浮動閘極電極FGE其中之一可作為浮動閘極電晶體FGT的控制端（此部分會在後續圖3A與圖3B實施例中分別說明）。其中，浮動閘極電晶體FGT可依設計者的設計需求而為N型電晶體或P型電晶體。

基於圖2A所繪示之輸入偵測單元210的架構，其整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及偵測電阻Rd所構成的電路架構，如等效電路EQC200所示。

另外應注意的是，圖2B所繪示之浮動閘極電晶體FGT的架構僅係示意，其並非用以限定本發明所述之浮動閘極電晶體或以浮動閘極架構為基礎的輸入偵測單元的具體架構。於本領域中具有通常知識者應可於參照本案說明書後瞭解，本案之輸入偵測單元220亦可應用其他結構配置的浮動閘極電晶體來實現，本發明不以此為限。

底下以圖3A至圖3C來進一步說明上述第一實施例之不同的具體線路連接範例。其中，圖3A為依照圖2A之一實施例的靜電放電防護電路的電路架構示意圖。圖3B為依照圖2A之另一實施例的靜電放電防護電路的電路架構示意圖。圖3C為依照圖2A之又一實施例的靜電放電防護電路的電路架構示意圖。

請先參照圖3A，本實施例的靜電放電防護電路300包括輸入偵測單元310以及靜電釋放單元320。輸入偵測單元310包括浮動閘極電晶體FGT以及偵測電阻Rd，並且靜電釋放單元320包括電晶體SWT。其中，浮動閘極電晶體FGT是以p型MOS電晶體作為實施範例，並且電晶體SWT是以n型MOS電晶體作為實施範例，但本發明不僅限於此。

在本實施例中，浮動閘極電晶體FGT的浮動閘極電極FGE耦接輸入偵測單元310的輸出端（即，節點NA）以輸出靜電偵測訊號Sed。汲極電極DE（即，浮動閘極電晶體FGT的第一端T1）以及源極電極SE（即，浮動閘極電晶體FGT的第二端T2）共同耦接銲墊20。其中，浮動閘極電晶體FGT會在浮動閘極電極FGE與銲墊20之間建立一等效電容Cegp，並且在浮動閘極電極FGE與控制閘極電極CGE之間建立另一等效電容Ceip。所述兩等效電容Cegp與Ceip可視為並聯耦接於傳輸線路TL與節點NA之間，如等效電路EQC300所示。

換言之，浮動閘極電晶體FGT會在銲墊20與輸出端/節點NA之間建立一等效偵測電容Ced，而所述等效偵測電容Ced之電容值為等效電容Cegp與Ceip之總和。因此，基於圖3A所繪示之輸入偵測單元310的架構，其整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及偵測電阻Rd所構成的電路架構。

請接著參照圖3B，本實施例的靜電放電防護電路300’包括輸入偵測單元310’以及靜電釋放單元320。其中，本實施例的靜電放電防護電路300’與前述圖3A實施例的靜電放電防護電路300大致相同，兩者間的差異僅在於本實施例的輸入偵測單元310’中之浮動閘極電晶體FGT與周邊線路的連接組態和前述實施例不同。

詳細而言，在本實施例中，浮動閘極電晶體FGT是以控制閘極電極CGE耦接至節點NA，而浮動閘極電晶體FGT中的浮動閘極電極FGE則是處於浮接狀態（floating）。此外，浮動閘極電晶體FGT的汲極電極與源極電極會共同經由傳輸線路TL耦接銲墊20。於此配置底下，浮動閘極電晶體FGT會在控制閘極電極CGE與銲墊20之間（即，節點NA與銲墊20之間）建立等效偵測電容Ced。因此，輸入偵測單元310’的整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及偵測電阻Rd所構成的電路架構，如等效電路EQC300’所示。

除此之外，本實施例之其他部分的電路架構與運作皆與前述圖3A實施例相同，於此不再贅述。

請接著參照圖3C，本實施例的靜電放電防護電路300’’與前述圖3B實施例的靜電放電防護電路300’大致相同，兩者間的差異僅在於本實施例是利用電晶體T來實現輸入偵測單元310的偵測電阻結構。

詳細而言，在本實施例中，電晶體T是繪示以n型MOS電晶體為例（但不僅限於此）。電晶體T的汲極耦接節點NA，電晶體T的源極耦接參考端VSS，並且電晶體T的閘極經由傳輸線路TL耦接銲墊20。於此配置底下，電晶體T會在其汲極與源極之間（即，節點NA與參考端VSS之間）建立一等效偵測電阻Red。因此，輸入偵測單元310’’的整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及等效偵測電阻Red所構成的電路架構，如等效電路EQC300’’所示。

除此之外，本實施例之其他部分的電路架構與運作皆與前述圖3B實施例相同，於此不再贅述。

圖4為本發明第二實施例的靜電放電防護電路的示意圖。請參照圖4，本實施例的靜電放電防護電路400包括輸入偵測單元410以及靜電釋放單元420。其中，輸入偵測單元410包括偵測電容Cd以及浮動閘極電晶體FGT。靜電釋放單元420包括電晶體SWT。

在輸入偵測單元410中，偵測電容Cd的第一端經由傳輸線路TL連接至銲墊20，並且偵測電容Cd的第二端耦接至節點NA。浮動閘極電晶體FGT具有第一端、第二端以及控制端。浮動閘極電晶體FGT的第一端耦接至節點NA。浮動閘極電晶體FGT的第二端耦接至參考端VSS。浮動閘極電晶體FGT的控制端經由傳輸線路TL耦接至銲墊20。另外，在本實施例中，偵測電容Cd與浮動閘極電晶體FGT的共節點NA會被作為輸入偵測單元410的輸出端耦接至靜電釋放單元420。

在靜電釋放單元420中，電晶體SWT的第一端經由傳輸線路TL耦接銲墊20，電晶體SWT的第二端耦接參考端VSS，並且電晶體SWT的控制端耦接輸入偵測單元410的輸出端（即，節點NA）以接收靜電偵測訊號Sed。

具體而言，本實施例所述的靜電放電防護電路400與前述圖2A之第一實施例的靜電放電防護電路200大致相同，兩者間的主要差異在於本實施例的輸入偵測單元410是以浮動閘極電晶體FGT來實現偵測電阻的架構。而偵測電容Cd則可依據設計者的設計考量選用被動式電容元件、電晶體或浮動閘極電晶體來實施（將於後續實施例中分別舉例說明）。其中，雖然本實施例的輸入偵測單元410所應用的元件與前述實施例不同，但其整體等效電路架構仍可視為串接於銲墊20與參考端VSS之間的偵測電容Cd及等效偵測電阻Red所構成的電路架構，如等效電路EQC400所示。

除此之外，本實施例的浮動閘極電晶體FGT的具體結構可參照圖2B實施例的說明，於此不再重複贅述。

底下以圖5A與圖5B來進一步說明上述第二實施例之不同的具體線路連接範例。其中，圖5A為依照圖4之一實施例的靜電放電防護電路的電路架構示意圖。圖5B為依照圖4之另一實施例的靜電放電防護電路的電路架構示意圖。

請先參照圖5A，本實施例的靜電放電防護電路500包括輸入偵測單元510以及靜電釋放單元520。輸入偵測單元510包括偵測電容Cd以及浮動閘極電晶體FGT，並且靜電釋放單元520包括電晶體SWT。其中，浮動閘極電晶體FGT與電晶體SWT皆是以n型MOS電晶體作為實施範例，但本發明不僅限於此。

在本實施例中，偵測電容Cd的第一端經由傳輸線路TL耦接銲墊20，並且偵測電容Cd的第二端耦接至節點NA。浮動閘極電晶體FGT的控制閘極電極CGE經由傳輸線路TL耦接銲墊20。浮動閘極電晶體FGT的浮動閘極電極FGE與汲極電極共同耦接至節點NA，並且經由節點NA耦接至偵測電容Cd的第二端。其中，浮動閘極電晶體FGT會在其浮動閘極電極FGE與參考端VSS之間（即，節點NA與參考端VSS之間）建立一等效偵測電阻Red。此外，浮動閘極電晶體FGT還會在其浮動閘極電極FGE與其控制閘極電極CGE之間建立一等效電容Ceip。所述等效電容Ceip可視為與偵測電容Cd並聯耦接於傳輸線路TL與節點NA之間，如等效電路EQC500所示。

換言之，浮動閘極電晶體FGT會在銲墊20與輸出端/節點NA之間建立一等效偵測電容Ced，而所述等效偵測電容Ced之電容值為等效電容Ceip與偵測電容Cd之總和。因此，基於圖5A所繪示之輸入偵測單元510的架構，其整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及等效偵測電阻Red所構成的電路架構。

請接著參照圖5B，本實施例的靜電放電防護電路500’包括輸入偵測單元510’以及靜電釋放單元520。其中，本實施例的靜電放電防護電路500’與前述圖5A實施例的靜電放電防護電路500大致相同，兩者間的差異在於本實施例除了利用浮動閘極電晶體FGT2來實現輸入偵測單元510’的偵測電阻結構外，還進一步利用浮動閘極電晶體FGT1來實現輸入偵測單元510’的偵測電容結構。

詳細而言，在本實施例中，浮動閘極電晶體FGT1是繪示以p型MOS電晶體為例（但不僅限於此）。浮動閘極電晶體FGT1的控制閘極電極CGE1耦接至節點NA，並且浮動閘極電晶體FGT1的浮動閘極電極FGE1處於浮接狀態（floating）。此外，浮動閘極電晶體FGT1的汲極電極與源極電極會共同經由傳輸線路TL耦接銲墊20。換言之，本實施例的浮動閘極電晶體FGT1的外部線路配置類似於前述圖2B實施例的浮動閘極電晶體FGT。

此外，本實施例的浮動閘極電晶體FGT2的外部線路配置類似於前述圖5A實施例的浮動閘極電晶體FGT。於此不再贅述。

在本實施例中，浮動閘極電晶體FGT1會在其控制閘極電極CGE1與銲墊20之間建立一等效電容Ced1，並且浮動閘極電晶體FGT2會在其浮動閘極電極FGE2與其控制閘極電極CGE2之間建立另一等效電容Ceip2。所述兩等效電容Ced1與Ceip2可視為並聯耦接於傳輸線路TL與節點NA之間，如等效電路EQC500’所示。

換言之，浮動閘極電晶體FGT1與FGT2會在銲墊20與輸出端/節點NA之間建立一等效偵測電容Ced，而所述等效偵測電容Ced之電容值為等效電容Ced1與Ceip2之總和。因此，基於圖5B所繪示之輸入偵測單元510’的架構，其整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及等效偵測電阻Rd所構成的電路架構。

另外附帶一提的是，上述圖5A與圖5B實施例雖僅繪示以被動式電容元件與浮動閘極電晶體作為輸入偵測單元510/510’的偵測電容做為實施範例，但本發明不僅限於此。類似於前述圖3C實施例的概念，第二實施例所述及之偵測電容也可以利用MOS電晶體的架構來實現。

圖6為本發明第三實施例的靜電放電防護電路的示意圖。請參照圖6，本實施例的靜電放電防護電路600包括輸入偵測單元610以及靜電釋放單元620。其中，輸入偵測單元610包括偵測電容Cd以及偵測電阻Rd。靜電釋放單元620包括浮動閘極電晶體SWFGT。

在輸入偵測單元610中，偵測電容Cd的第一端經由傳輸線路TL連接至銲墊20，並且偵測電容Cd的第二端耦接至節點NA。偵測電阻Rd的第一端耦接節點NA，並且經由節點NA耦接至偵測電容Cd的第二端。偵測電阻Rd的第二端耦接至參考端VSS。另外，在本實施例中，偵測電容Cd與偵測電阻Rd的共節點NA會被作為輸入偵測單元610的輸出端耦接至靜電釋放單元620。

在靜電釋放單元620中，浮動閘極電晶體SWFGT的第一端經由傳輸線路TL耦接銲墊20，浮動電晶體SWFGT的第二端耦接參考端VSS，並且浮動閘極電晶體SWFGT的控制端耦接輸入偵測單元610的輸出端（即，節點NA）以接收靜電偵測訊號Sed。此外，浮動閘極電晶體SWFGT在運作上類似於前述實施例的電晶體T，其會反應於接收到的靜電偵測訊號Sed而決定是否導通，藉以在發生靜電放電現象時將銲墊上的靜電電流傳導至參考端VSS。

具體而言，本實施例所述的靜電放電防護電路600與前述圖2A之第一實施例及圖4之第二實施例的主要差異在於本實施例是以浮動閘極電晶體SWFGT來實現靜電釋放單元620的架構。其中，輸入偵測單元610中的偵測電容Cd與偵測電阻Rd可基於前述實施例的教示而選用被動元件、一般電晶體或浮動閘極電晶體來實施。

更具體地說，本實施例以浮動閘極電晶體SWFGT作為靜電釋放單元620，除了可以在發生靜電放電現象時導通放電路徑，使得靜電電流可通過導通的浮動閘極電晶體SWFGT而被引導至參考端VSS之外，由於浮動閘極電晶體SWFGT會在其浮動閘極電極與銲墊20之間建立一額外的等效電容。此等效電容會協同輸入偵測單元610的偵測電容Cd共同作用，使得銲墊20與節點NA之間的等效電容值得以提升。

除此之外，本實施例的浮動閘極電晶體SWFGT的具體結構可參照圖2B實施例的說明，於此不再重複贅述（但電路佈局可有不同實施方式，於後續實施例會進一步說明）。

底下以圖7A與圖7B來進一步說明上述第三實施例之不同的具體線路連接範例。其中，圖7A為依照圖6之一實施例的靜電放電防護電路的電路架構示意圖。圖7B為依照圖6之另一實施例的靜電放電防護電路的電路架構示意圖。

請先參照圖7A，本實施例的靜電放電防護電路700包括輸入偵測單元710以及靜電釋放單元720。輸入偵測單元710包括偵測電容Cd以及偵側電阻Rd，並且靜電釋放單元720包括浮動閘極電晶體SWFGT。其中，浮動閘極電晶體FGT是以n型MOS電晶體作為實施範例，但本發明不僅限於此。

在本實施例中，偵測電容Cd的第一端經由傳輸線路TL耦接銲墊20，並且偵測電容Cd的第二端耦接至節點NA。測電阻Rd的第一端耦接節點NA，並且經由節點NA耦接至偵測電容Cd的第二端。偵測電阻Rd的第二端耦接至參考端VSS。浮動閘極電晶體SWFGT的控制閘極電極CGE與汲極電極共同經由傳輸線路TL耦接銲墊20。浮動閘極電晶體SWFGT的浮動閘極電極FGE耦接至節點NA，並且經由節點NA耦接偵測電容Cd的第二端與偵測電阻Rd的第一端。浮動閘極電晶體SWFGT的源極電極耦接參考端VSS。其中，浮動閘極電晶體SWFGT會在其浮動閘極電極FGE與控制閘極電極CGE之間（即，節點NA與銲墊20之間）建立一等效電容Ceip。所述等效電容Ceip可視為與偵測電容Cd並聯耦接於傳輸線路TL與節點NA之間，如等效電路EQC700所示。

換言之，浮動閘極電晶體SWFGT會與偵測電容Cd共同在銲墊20與輸出端/節點NA之間建立一等效偵測電容Ced，而所述等效偵測電容Ced之電容值為等效電容Ceip與偵測電容Cd之總和。因此，基於圖7A所繪示之輸入偵測單元710與靜電釋放單元720的架構，其電容部分的等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及偵測電阻Rd所構成的電路架構。

請接著參照圖7B，本實施例的靜電放電防護電路700’包括輸入偵測單元710’以及靜電釋放單元720。其中，本實施例的靜電放電防護電路700’與前述圖7A實施例的靜電放電防護電路700大致相同，兩者間的差異在於本實施例除了利用浮動閘極電晶體SWFGT作為靜電釋放單元720外，還進一步利用浮動閘極電晶體FGT1與FGT2來實現輸入偵測單元710’的偵測電容與偵測電阻結構。

詳細而言，在本實施例中，浮動閘極電晶體FGT1是繪示以p型MOS電晶體為例，並且浮動閘極電晶體FGT2是繪示以n型MOS電晶體為例（但不僅限於此）。於此，浮動閘極電晶體FGT1與FGT2的外部線路配置類似於前述圖5B實施例的浮動閘極電晶體FGT1與FGT2。

在本實施例中，浮動閘極電晶體FGT1會在其控制閘極電極CGE1與銲墊20之間建立一等效電容Ced1。浮動閘極電晶體FGT2會在其浮動閘極電極FGE2與其控制閘極電極CGE2之間建立另一等效電容Ceip2，並且在其汲極電極與源極電極之間建立一等效偵測電阻Red。浮動閘極電晶體FGT3會在其浮動閘極電極FGE3與其控制閘極電極CGE3之間建立另一等效電容Ceip3。所述三等效電容Ced1、Ceip2及Ceip3可視為並聯耦接於傳輸線路TL與節點NA之間，並且等效偵測電阻Red可視為耦接於節點NA與參考端VSS之間，如等效電路EQC700’所示。

換言之，浮動閘極電晶體FGT1、FGT2及SWFGT會在銲墊20與輸出端/節點NA之間建立一等效偵測電容Ced，而所述等效偵測電容Ced之電容值為等效電容Ced1、Ceip2及Ceip3之總和。因此，基於圖7B所繪示之輸入偵測單元710’與靜電釋放單元720的架構，其整體等效電路可視為串接於銲墊20與參考端VSS之間的等效偵測電容Ced及等效偵測電阻Red所構成的電路架構。

另外附帶一提的是，上述圖7A與圖7B實施例雖僅繪示以被動式電容元件與浮動閘極電晶體作為輸入偵測單元710/710’的偵測電容及偵側電阻做為實施範例，但本發明不僅限於此。類似於前述圖3C實施例的概念，第三實施例所述及之偵測電容與偵測電阻也可以利用MOS電晶體的架構來實現。

除此之外，在本實施例的應用中，作為靜電釋放單元720的浮動閘極電晶體SWFGT還可透過如圖8所繪示的電路佈局來實現較佳的靜電放電偵測穩定性。

請同時參照圖7A與圖8，在本實施例中，浮動閘極電晶體SWFGT的控制閘極電極CGE可例如設計為由多個電極單元GEU所構成的多指狀結構。其中，每一電極單元GEU以一固定間隔沿一特定方向（於此係繪示為由左至右，但不僅限於此）依序排列。由於本實施例的每一電極單元GEU會分別與相鄰的電極單元GEU建立一耦合電容Ccl，而所述耦合電容Ccl可以使浮動閘極電晶體SWFGT的等效電容Ceip之等效電容值得以進一步提升。換言之，應用多指狀結構之電路佈局的浮動閘極電晶體SWFGT，可使等效偵測電容Ced之電容值提高，使得耦合至節點NA上的電壓更為穩定，並且提高靜電放電偵測的穩定性。

綜上所述，本發明的靜電放電防護電路及具有靜電放電防護機制的晶片可藉由應用以浮動閘極架構為基礎的電路配置來提供較佳之等效阻抗特性，使得晶片之整體電路佈局的面積得以減縮，從而符合先進製程的需求。此外，透過所述浮動閘極架構的電路應用，本案所述之靜電放電防護電路及晶片也不會如應用傳統MOS電晶體的電路般，可能會因為電晶體介電層較薄的原因而產生較大的漏電流，因此本案之電路運作的穩定性得以提升。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧晶片
20‧‧‧銲墊
60、920‧‧‧電路核心
100、200、300、300’、300’’、400、500、500’、600、700、700'‧‧‧靜電放電防護電路
110、210、310、310’、310’’、410、510、510’、610、710、710’‧‧‧輸入偵測單元
120、220、320、420、520、620、720‧‧‧靜電釋放單元
BD‧‧‧基底
Cd‧‧‧偵測電容
Ced‧‧‧等效偵測電容
Cegp、Ceip、Ced1、Ceip2、Ceip3‧‧‧等效電容
Ccl、Ccl1、Ccl2、Ccl3‧‧‧耦合電容
CGE、CGE1、CGE2、CGE3‧‧‧控制閘極電極
DE‧‧‧汲極電極
EQC200、EQC300、EQC300’、EQC300’’、EQC400、EQC500、EQC500’ 、EQC700‧‧‧等效電路
FGE、FGE1、FGE2、FGE3‧‧‧浮動閘極電極
FGT、FGT1、FGT2、FGT3、SWFGT‧‧‧浮動閘極電晶體
GEU‧‧‧電極單元
GPL‧‧‧閘極介電層
IPL‧‧‧閘間介電層
NA‧‧‧節點
Rd‧‧‧偵測電阻
Red‧‧‧等效偵測電阻
Sc、PU、PD‧‧‧控制訊號

SE‧‧‧源極電極

Sed‧‧‧靜電偵測訊號

SWT、T‧‧‧電晶體

T1‧‧‧浮動閘極電晶體的第一端

T2‧‧‧浮動閘極電晶體的第二端

TL‧‧‧傳輸線路

VCC‧‧‧控制電壓

VDD‧‧‧電源電壓

VSS‧‧‧參考端

圖1為本發明一實施例的具有靜電放電防護機制的晶片的示意圖。 圖2A為本發明第一實施例的靜電放電防護電路的示意圖。 圖2B為依照圖2A之一實施例的浮動閘極電晶體的結構示意圖。 圖3A為依照圖2A之一實施例的靜電放電防護電路的電路架構示意圖。 圖3B為依照圖2A之另一實施例的靜電放電防護電路的電路架構示意圖。 圖3C為依照圖2A之又一實施例的靜電放電防護電路的電路架構示意圖。 圖4為本發明第二實施例的靜電放電防護電路的示意圖。 圖5A為依照圖4之一實施例的靜電放電防護電路的電路架構示意圖。 圖5B為依照圖4之另一實施例的靜電放電防護電路的電路架構示意圖。 圖6為本發明第三實施例的靜電放電防護電路的示意圖。 圖7A為依照圖6之一實施例的靜電放電防護電路的電路架構示意圖。 圖7B為依照圖6之另一實施例的靜電放電防護電路的電路架構示意圖。 圖8依照圖6之一實施例的浮動閘極電晶體的電路佈局示意圖。

10‧‧‧晶片

20‧‧‧銲墊

60‧‧‧電路核心

100‧‧‧靜電放電防護電路

110‧‧‧輸入偵測單元

120‧‧‧靜電釋放單元

Sc‧‧‧控制訊號

Sed‧‧‧靜電偵測訊號

TL‧‧‧傳輸線路

VSS‧‧‧參考端

Claims (11)

1. 一種靜電放電防護電路，適於配置於一晶片中以進行靜電放電防護，包括：一輸入偵測單元，適於耦接該晶片的一銲墊，用以偵測該銲墊上是否發生一靜電放電現象，並且據以產生一靜電偵測訊號；以及一靜電釋放單元，耦接該輸入偵測單元的一輸出端與該銲墊，用以從該輸入偵測單元的輸出端接收該靜電偵測訊號，並且依據該靜電偵測訊號決定是否導通一放電路徑，藉以在發生該靜電放電現象時將該銲墊上的電能傳導至一參考端，其中，該輸入偵測單元以及該靜電釋放單元之至少一者包括一浮動閘極電晶體，該浮動閘極電晶體具有交疊配置的多個閘極電極以及多個介電層，該些閘極電極在該輸出端與該銲墊或該參考端之間建立一等效阻抗作為一靜電偵測阻抗，並且基於該靜電偵測阻抗產生指示是否發生該靜電放電現象的靜電偵測訊號。
2. 如申請專利範圍第1項所述的靜電放電防護電路，其中該輸入偵測單元包括：一第一浮動閘極電晶體，具有一第一控制閘極電極、一第一閘間介電層、一第一浮動閘極電極、一第一閘極介電層、一第一汲極電極、一第一源極電極以及一第一基底，其中該第一閘極介電層、該第一浮動閘極電極、該第一閘間介電層以及該第一控制閘極電極依序堆疊配置於該第一基底上，該第一汲極電極與該第 一源極電極配置於該第一基底上，並且與該第一控制閘極電極、該第一閘間介電層、該第一浮動閘極電極以及該第一閘極介電層相互電性分離。
3. 如申請專利範圍第2項所述的靜電放電防護電路，其中該第一控制閘極電極與該第一浮動閘極電極其中之一耦接該輸入偵測單元的輸出端以輸出該靜電偵測訊號，並且該第一汲極電極以及該第一源極電極共同耦接該銲墊，其中該第一浮動閘極電晶體在該銲墊與該輸出端之間建立一等效偵測電容。
4. 如申請專利範圍第3項所述的靜電放電防護電路，其中該輸入偵測單元更包括：一偵測電阻，其第一端耦接該輸出端，且其第二端耦接該參考端。
5. 如申請專利範圍第3項所述的靜電放電防護電路，其中該輸入偵測單元更包括：一電晶體，其第一端耦接該輸出端，其第二端耦接該參考端，且其控制端耦接該銲墊，其中該電晶體在該輸出端與該參考端之間建立一等效偵測電阻。
6. 如申請專利範圍第5項所述的靜電放電防護電路，其中該電晶體為一第二浮動閘極電晶體，該第二浮動閘極電晶體具有一第二控制閘極電極、一第二閘間介電層、一第二浮動閘極電極、一第二閘極介電層、一第二汲極電極、一第二源極電極以及一第二基底，該第二閘極介電層、該第二浮動閘極電極、該第二 閘間介電層以及該第二控制閘極電極依序堆疊配置於該第二基底上，該第二汲極電極與該第二源極電極配置於該第二基底上，並且與該第二控制閘極電極、該第二閘間介電層、該第二浮動閘極電極以及該第二閘極介電層相互電性分離。
7. 如申請專利範圍第6項所述的靜電放電防護電路，其中該第二控制閘極電極耦接該銲墊，該第二浮動閘極電極與該第二汲極電極共同耦接該輸出端，並且該第二源極電極耦接該參考端。
8. 如申請專利範圍第1項所述的靜電放電防護電路，其中該輸入偵測單元包括：一偵測電容，其第一端耦接該銲墊，且其第二端耦接該輸入偵測單元的輸出端；以及一浮動閘極電晶體，具有一控制閘極電極、一閘間介電層、一浮動閘極電極、一閘極介電層、一汲極電極、一源極電極以及一基底，該閘極介電層、該浮動閘極電極、該閘間介電層以及該控制閘極電極依序堆疊配置於該基底上，該汲極電極與該源極電極配置於該基底上，並且與該控制閘極電極、該閘間介電層、該浮動閘極電極以及該閘極介電層相互電性分離，其中，該控制閘極電極耦接該銲墊，該浮動閘極電極與該汲極電極共同耦接該偵測電容的第二端，並且該源極電極耦接該參考端，其中，該浮動閘極電晶體在該輸出端與該參考端之間建立一 等效偵測電阻。
9. 如申請專利範圍第1項所述的靜電放電防護電路，其中該靜電釋放單元包括：一電晶體，其第一端耦接該銲墊，其第二端耦接該參考端，且其控制端耦接該輸入偵測單元的輸出端以接收該靜電偵測訊號。
10. 如申請專利範圍第1項所述的靜電放電防護電路，其中該靜電釋放單元包括：一浮動閘極電晶體，具有一控制閘極電極、一閘間介電層、一浮動閘極電極、一閘極介電層、一汲極電極、一源極電極以及一基底，其中該閘極介電層、該浮動閘極電極、該閘間介電層以及該控制閘極電極依序堆疊配置於該基底上，該汲極電極與該源極電極配置於該基底上，並且與該控制閘極電極、該閘間介電層、該浮動閘極電極以及該閘極介電層相互電性分離。
11. 一種具有靜電放電防護機制的晶片，包括：一銲墊；一電路核心，耦接該銲墊，用以從該銲墊接收一控制訊號，並且依據該控制訊號執行對應的功能；以及一靜電放電防護電路，用以對該晶片進行靜電放電防護，其中該靜電放電防護電路包括：一輸入偵測單元，適於耦接該晶片的該銲墊，用以偵測該銲墊上是否發生一靜電放電現象，並且據以產生一靜電偵測訊 號；以及一靜電釋放單元，耦接該輸入偵測單元的一輸出端與該銲墊，用以從該輸入偵測單元的輸出端接收該靜電偵測訊號，並且依據該靜電偵測訊號決定是否導通一放電路徑，藉以在發生該靜電放電現象時將該銲墊上的電能傳導至一參考端，其中，該輸入偵測單元以及該靜電釋放單元之至少一者包括一浮動閘極電晶體，該浮動閘極電晶體具有交疊配置的多個閘極電極以及多個介電層，該些閘極電極在該輸出端與該銲墊或該參考端之間建立一等效阻抗作為一靜電偵測阻抗，並且基於該靜電偵測阻抗產生指示是否發生該靜電放電現象的靜電偵測訊號。