TWI552201B - 用於電容器整合的ＴａＡｌＣ原子層沉積（ＡＬＤ） - Google Patents
用於電容器整合的ＴａＡｌＣ原子層沉積（ＡＬＤ） Download PDFInfo
- Publication number
- TWI552201B TWI552201B TW101148757A TW101148757A TWI552201B TW I552201 B TWI552201 B TW I552201B TW 101148757 A TW101148757 A TW 101148757A TW 101148757 A TW101148757 A TW 101148757A TW I552201 B TWI552201 B TW I552201B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- taalc
- semiconductor structure
- upper electrode
- lower electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 52
- 238000000231 atomic layer deposition Methods 0.000 title description 32
- 230000010354 integration Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 125000004432 carbon atom Chemical group C* 0.000 claims 1
- 239000000463 material Substances 0.000 description 13
- 239000013078 crystal Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- ONLCZUHLGCEKRZ-UHFFFAOYSA-N cerium(3+) lanthanum(3+) oxygen(2-) Chemical compound [O--].[O--].[O--].[La+3].[Ce+3] ONLCZUHLGCEKRZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
- C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/32—Carbides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本發明之實施例是屬於嵌入式電容器之技術領域。特別是，用於電容器整合的TaAlC原子層沉積(ALD)。
在過去幾十年中，積體電路特徵尺寸的縮小化有落後於以往成長中半導體產業的趨勢。越趨更小的特徵尺寸，可在半導體晶片的有限面積中增加功能性單元的密度。例如，縮小電晶體的尺寸大小，可增加晶片中記憶裝置的數量，導致具有更大容量產品的製造。然而，追求更高容量並非沒有問題。製造各個幾乎沒有缺陷裝置的要求變得更加重要。
在金屬-絕緣體-金屬(MIM)電容器，例如，該MIM電容器敍述於專利申請案13/041,170，案名為“具有集成於相同介電層中的電容器和金屬佈線之半導體結構”，發明人為林德‧尼克(Nick Lindert)，申請日2011年3月4日，全文於此併入以做參考。保護絕緣體避免銅擴散以及確保該金屬層無孔洞或不包含在製程所產生的缺陷是非常重要的。
本發明說明用於電容器整合的TaAlC原子層沉積(ALD)。在下面的敍述中，闡述了許多具體細節，例如
特定的金屬層和材料，用以提供本發明之實施例的透徹理解。很明顯地，對一個習知技術者來說施行本發明之實施例不須特別的細節。在其他情況下，眾所周知，如集成電路的設計佈局未詳加描述，以不致於不必要地模糊本發明之實施例。此外，在圖中所示的各種實施例是說明性的陳述，不一定按比例繪製的。
在本發明之一方面，一嵌入式之金屬-絕緣體-金屬(MIM)電容器包含一個共形TaAlC原子層沉積(ALD)層。例如，圖1為顯示根據本發明實施例之MIM電容器示例之剖視圖。裝置100可包含基板102、第一介電層104、銅佈線106、第二介電層108和MIM電容器110，包含下電極112、絕緣層114和上電極116。
在一實施例中，基板102是由適於半導體裝置製造的材料所形成的。在一實施例中，基板102是由一種材料的單晶所組成的大塊基板，材料可包含但不限於矽、鍺、矽鍺或三五族合成半導體材料。在另一實施例中，基板102包含具有一頂磊晶層之塊狀層。在具體實施例中，該塊狀層是由一種材料的單晶所組成，材料可包含但不限於矽、鍺、矽鍺或三五族合成半導體材料或石英，而該頂磊晶層是由單晶層所組成，其包含但不限於矽、鍺、矽鍺或三五族合成半導體材料。在另一實施例中，基板102包含一頂磊晶層於中間絕緣層上，其位於下塊狀層的上方。該頂磊晶層是由單晶層所組成，可包含但不限於矽(例如，形成SOI半導體基板)、鍺、矽鍺或三五族合成半導體材料。
該中間絕緣層是由一種材料所組成，其可包含但不限於二氧化矽、氮化矽或氮氧化矽。該下塊狀層是由一種單晶所組成，可包含但不限於矽、鍺、矽鍺或三五族合成半導體材料或石英。基板102可進一步包含摻雜雜質原子。
根據本發明的一個實施例，基板102上或其內具有互補式金氧半導體(CMOS)電晶體陣列，該陣列配置於矽基板內且嵌於介電層內。多個金屬互連線可形成於該電晶體上，且周圍為介電層，並且電連接該電晶體來形成積體電路。在一實施例中，該積體電路使用作為DRAM。
第一介電層104可形成於基板102上且包含銅佈線106。銅佈線106可代表介質孔，金屬佈線，或形成於該MIM電容器110和半導體裝置間之實際接觸結構。在一實施例中，銅佈線106電耦合於邏輯電路中一或多個半導體裝置，且該MIM電容器110為內嵌式動態隨機存取記憶體(eDRAM)電容器。MIM電容器110之上電極116可藉由互連線之通孔或MIM電容器110上的金屬佈線層(未顯示)連接。在一實施例中，這樣的連接提供該eDRAM之共同或接地連接。
在一實施例中，該MIM電容器110配置在第二介電層108之溝渠中。該MIM電容器110包含沿著該溝渠底部或側壁配置的一杯形金屬下電極112。絕緣層114配置且共形於該下電極112上。上電極116配置在絕緣層114上。絕緣層114隔離上電極116和下電極112。
在一實施例中，上電極116和下電極112由原子層沉
積(ALD)形成之TaAlC共形層所組成。在一實施例中，上電極116或下電極112之一由TaAlC所組成，而另一個電極由不同金屬所組成。在一實施例中，上電極116或下電極112中之TaAlC包含約42%鉭、6%鋁、和52%碳之原子組成。熟知本項技術者會瞭解共形層中之該材料可提供為銅擴散阻障和抵擋進一步的製程步驟，例如溼式清洗。在另一實施例中，上電極116或下電極112包含多層結構。
在一實施例中，絕緣層114包含高介電層。在一實施例中，絕緣層114藉由原子氣相沉積製程或化學氣相沉積製程形成且由如氮氧化矽、氧化鉿、氧化鋯、矽酸鉿、氮氧化鉿、氧化鈦或氧化鑭等材料所組成，但不限於此材料。然而，在其他實施例中，絕緣層114由二氧化矽所組成。
參考圖2，描述根據本發明實施例之包含TaAlC的ALD之MIM電容器例子的剖視圖說明。如裝置200所示，具有可能包含由ALD形成的TaAlC之上或下電極之MIM電容器210配置在兩個分離之介電層206與208中且電耦合於介電層202中之銅佈線204。儘管顯示其配置在兩介電層206與208中，在其他實施例裏MIM電容器210可能配置在三或更多層的介電層中。MIM電容器210可能有大體上垂直之側壁。
參考圖3，描述根據本發明實施例之包含TaAlC的ALD之MIM電容器例子的剖視圖說明。裝置300可能包
含配置在介電層306中之MIM電容器308且電耦合於介電層302中之銅佈線304。如所示，MIM電容器308可能包含多個上電極金屬層(314和316)和被絕緣層313所隔離之多個下電極金屬層(310和312)。在一實施例中，下電極金屬層310包含濺鍍形成的TiN且上電極金屬層312包含ALD形成的TaAlC。在一實施例中，上電極金屬層314包含Ta且上電極金屬層316包含ALD形成的TaAlC。
圖4為根據本發明實施例之電容器整合之TaAlC原子層沉積(ALD)法例子的流程圖。
參考流程圖400之操作402，一或多個介電層形成於銅焊墊上。
參考流程圖400之操作404，MIM電容器中曝露該銅焊墊之開口形成於該介電層中。在一實施例中，該開口形成為杯形。在一實施例中，該開口具有或幾乎垂直之側壁。
參考流程圖400之操作406，下電極被形成與該銅焊墊接觸。在一實施例中，形成下電極包含TaAlC之ALD。在一實施例中，形成下電極包含濺鍍TiN，接著TaAlC之ALD。
參考流程圖400之操作408，絕緣層形成在該下電極上。在一實施例中，該絕緣層包含高K介電材質。在一實施例中，該絕緣層以氣相沉積方式形成。
參考流程圖400之操作410，上電極被形成於該絕緣
層上。在一實施例中，形成上電極包含TaAlC之ALD。在一實施例中，形成上電極包含濺鍍Ta，接著TaAlC之ALD。進一步製程步驟(例如形成額外的介電層和電接點)可被熟知本項技術者使用來形成如eDRAM裝置。
圖5為根據本發明實施例之適用於電容器整合之TaAlC原子層沉積(ALD)法之電子設備例子的方塊圖。電子設備500表示各種傳統的或非傳統的電子設備中之任一種、如筆記型電腦、手機、無線通訊用戶端單元、個人數位助理、或任何可得益於本發明之內容的電子設備。符合該說明實施例之電子設備500包含一或多個處理器502、記憶控制器504、系統記憶體506、輸入/輸出控制器508、網路控制器510、和如圖5所示耦合之輸入/輸出裝置512。一或多個電子設備500之元件(例如處理器502或系統記憶體506)可包含如本發明實施例以上所述具有TaALC共形層之MIM電容器。
處理器502可代表不同的控制邏輯之任一種，包含一或多個微處理器、可程式化邏輯裝置(PLD)、可程式化邏輯陣列(PLA)、特殊應用積體電路(ASIC)、微控制器和其相似物，但並不限於此，儘管本發明在這方面沒限制。在一實施例中，處理器502為Intel®相容處理器。處理器502可有指令集，其包含可被如應用程式或操作系統執行之多個機械指令。
記憶控制器504可代表任何形式的晶片組或控制邏輯，其作為系統記憶體506和電子設備500之其它元件的
介面。在一實施例中，介於處理器502和記憶控制器504之連接可為包含一或多個差動對的高速/頻率序列連結。在另一實施例中，記憶控制器504可整合於處理器502中且差動對可直接連接處理器502和系統記憶體506。
系統記憶體506可代表任何形式的記憶體裝置，其使用來儲存資料和可被該處理器502使用之指令。即使本發明不限於此方面，典型上，系統記憶體506可由動態隨機存取記憶體(DRAM)所組成。在一實施例中，系統記憶體506可由Rambus動態隨機存取記憶體(RDRAM)所組成。在其他實施例中，系統記憶體506可由雙倍資料率同步動態隨機存取記憶體(DDRSDRAM)所組成。
輸入/輸出(I/O)控制器508可代表任何形式的晶片組或控制邏輯，其作為輸入/輸出裝置512和電子設備500之其它元件的介面。在一實施例中，輸入/輸出控制器508可稱為南橋。在其他實施例中，輸入/輸出控制器508可遵守2003年4月15日發行的PCI特殊利益團體之高速周邊互連基準規格，1.0a修訂版。
網路控制器510可代表任何形式的裝置，其使該電子設備500和電子設備或裝置作溝通。在一實施例中，可遵守電機電子工程協會(IEEE)802.11b之規範(於1999年9月認可，附屬於1999年版本之ANS/IEEE Std 802.11)。在其他實施例中，該網路控制器510可為乙太網路介面卡。
輸入/輸出(I/O)裝置512可代表任何形式的裝置、
周邊或提供輸入至電子設備500或者來自該電子設備程序輸出之元件。
須瞭解的是即使本發明的不同實施例之很多的特性和優點，伴隨著詳細構造和本發明不同實施例中之功能，於前面已被描述過，本揭露只在於說明。在一些情況中，特定次組件只於一實施例中詳細描述。然而，須知道的是如此的次組件可使用於本發明之其他實施例。在本發明實施例之原則內，在不超出申請專利範圍界定的寬廣範疇下，可做細部的改變，特別是結構內容或部件安排。
在範例實施例和最佳模式下，於申請專利範圍所界定之本發明實施例範圍內，該揭露之實施例可做修改和改變。
100‧‧‧裝置
102‧‧‧基板
104‧‧‧第一介電層
106‧‧‧銅佈線
108‧‧‧第二介電層
110‧‧‧MIM電容器
112‧‧‧下電極
114‧‧‧絕緣層
116‧‧‧上電極
200‧‧‧裝置
210‧‧‧MIM電容器
206‧‧‧介電層
208‧‧‧介電層
204‧‧‧銅佈線
202‧‧‧介電層
300‧‧‧裝置
308‧‧‧MIM電容器
306‧‧‧介電層
304‧‧‧銅佈線
302‧‧‧介電層
314‧‧‧上電極金屬層
316‧‧‧上電極金屬層
310‧‧‧下電極金屬層
312‧‧‧下電極金屬層
313‧‧‧絕緣層
500‧‧‧電子設備
502‧‧‧處理器
504‧‧‧記憶控制器
506‧‧‧系統記憶體
508‧‧‧輸入/輸出控制器
512‧‧‧輸入/輸出裝置
510‧‧‧網路控制器
圖1是根據本發明實施例之包含TaAlC原子層沉積(ALD)的金屬-絕緣體-金屬(MIM)電容器之示例剖視圖。
圖2是根據本發明實施例之包含TaAlC原子層沉積(ALD)的MIM電容器之示例剖視圖。
圖3是根據本發明實施例之包含TaAlC原子層沉積(ALD)的MIM電容器之示例剖視圖。
圖4是根據本發明實施例之用於電容器整合的TaAlC原子層沉積(ALD)之示例流程圖。
圖5是根據本發明實施例之用於電容器整合的TaAlC
原子層沉積(ALD)電子裝置示例方塊圖。
100‧‧‧裝置
102‧‧‧基板
104‧‧‧第一介電層
106‧‧‧銅佈線
108‧‧‧第二介電層
110‧‧‧MIM電容器
112‧‧‧下電極
114‧‧‧絕緣層
116‧‧‧上電極
Claims (17)
- 一種半導體結構，包含：多個半導體裝置，配置於基板內或基板上；至少兩個分離的介電層，配置於該多個半導體裝置的上方；以及一金屬-絕緣體-金屬(MIM)電容器，配置在該至少兩個分離的介電層中並延伸到該至少兩個分離的介電層中，該MIM電容器包含一上電極、一絕緣層以及一下電極，其中該絕緣層隔離該上電極和該下電極，該上電極和該下電極的至少一者具有TaAlC共形層，且該MIM電容器電耦合到一個或多個半導體裝置。
- 根據申請專利範圍第1項之半導體結構，其中該MIM電容器是一嵌入式之動態隨機存取記憶體(eDRAM)電容器。
- 根據申請專利範圍第1項之半導體結構，其中該MIM電容器的該上電極和該下電極均具有共形TaAlC層。
- 根據申請專利範圍第1項之半導體結構，其中該上電極和該下電極的該至少一者為具有相鄰於該共形TaAlC層之TiN層的該上電極。
- 根據申請專利範圍第1項之半導體結構，其中該上電極和該下電極的該至少一者為具有相鄰於該共形TaAlC層之鉭層的該下電極。
- 根據申請專利範圍第1項之半導體結構，其中該 TaAlC包含約42%鉭、6%鋁、以及52%碳之原子組成。
- 根據申請專利範圍第1項之半導體結構，其中該MIM電容器進一步包含大體上垂直的側壁。
- 一種半導體結構，包含；至少兩個分離的介電層，配置於基板之上；以及一杯形金屬-絕緣體-金屬(MIM)電容器，配置在該至少兩個分離的介電層中並延伸到該至少兩個分離的介電層中，該MIM電容器包含一具有共形TaAlC層之上電極、一絕緣層及一下電極，其中該絕緣層隔離該上電極和該下電極，且該MIM電容器電耦合至該基板中的銅焊墊。
- 根據申請專利範圍第8項之半導體結構，其中該下電極具有該共形TaAlC層。
- 根據申請專利範圍第8項之半導體結構，其中該TaAlC包含約42%鉭、6%鋁、以及52%碳之原子組成。
- 根據申請專利範圍第8項之半導體結構，其中該上電極進一步包含一TiN層。
- 根據申請專利範圍第8項之半導體結構，其中該MIM電容器進一步包含大體上垂直的側壁。
- 一種半導體結構，包含：至少兩個分離的介電層，配置於基板之上；以及一杯形金屬-絕緣體-金屬(MIM)電容器，配置在該至少兩個分離的介電層中並延伸到該至少兩個分離的介電層中，該MIM電容器包含一具有共形TaAlC層之下電 極、一絕緣層以及一上電極，其中該絕緣層隔離該下電極和該上電極，且該MIM電容器電耦合至該基板中的銅焊墊。
- 根據申請專利範圍第13項之半導體結構，其中該上電極具有該共形TaAlC層。
- 根據申請專利範圍第13項之半導體結構，其中該TaAlC包含約42%鉭、6%鋁、以及52%碳之原子組成。
- 根據申請專利範圍第13項之半導體結構，其中該下電極進一步包含一鉭層。
- 根據申請專利範圍第13項之半導體結構，其中該MIM電容器進一步包含大體上垂直的側壁。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2011/066493 WO2013109239A2 (en) | 2011-12-21 | 2011-12-21 | Atomic layer deposition (ald) of taalc for capacitor integration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201344757A TW201344757A (zh) | 2013-11-01 |
| TWI552201B true TWI552201B (zh) | 2016-10-01 |
Family
ID=48799787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101148757A TWI552201B (zh) | 2011-12-21 | 2012-12-20 | 用於電容器整合的ＴａＡｌＣ原子層沉積（ＡＬＤ） |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20140001598A1 (zh) |
| CN (1) | CN104115269A (zh) |
| DE (1) | DE112011106029T5 (zh) |
| TW (1) | TWI552201B (zh) |
| WO (1) | WO2013109239A2 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200092403A (ko) * | 2018-01-17 | 2020-08-03 | 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. | 커패시터, 커패시터 제조 방법 및 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715477A (en) * | 2005-10-07 | 2007-04-16 | Taiwan Semiconductor Mfg Co Ltd | Method and structure for a 1T-RAM bit cell and macro |
| US20110233722A1 (en) * | 2010-02-10 | 2011-09-29 | Institute of Microelectronic, Chinese Academy of Sciences | Capacitor structure and method of manufacture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532455B1 (ko) * | 2003-07-29 | 2005-11-30 | 삼성전자주식회사 | Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법 |
| US7271055B2 (en) * | 2004-08-19 | 2007-09-18 | Samsung Electronics Co., Ltd. | Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors |
| KR100729231B1 (ko) * | 2005-08-03 | 2007-06-15 | 삼성전자주식회사 | 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법 |
| US8148223B2 (en) * | 2006-05-22 | 2012-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | 1T MIM memory for embedded ram application in soc |
-
2011
- 2011-12-21 DE DE112011106029.7T patent/DE112011106029T5/de not_active Ceased
- 2011-12-21 WO PCT/US2011/066493 patent/WO2013109239A2/en not_active Ceased
- 2011-12-21 CN CN201180075615.5A patent/CN104115269A/zh active Pending
- 2011-12-21 US US13/977,550 patent/US20140001598A1/en not_active Abandoned
-
2012
- 2012-12-20 TW TW101148757A patent/TWI552201B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715477A (en) * | 2005-10-07 | 2007-04-16 | Taiwan Semiconductor Mfg Co Ltd | Method and structure for a 1T-RAM bit cell and macro |
| US20110233722A1 (en) * | 2010-02-10 | 2011-09-29 | Institute of Microelectronic, Chinese Academy of Sciences | Capacitor structure and method of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112011106029T5 (de) | 2014-09-04 |
| US20140001598A1 (en) | 2014-01-02 |
| WO2013109239A2 (en) | 2013-07-25 |
| CN104115269A (zh) | 2014-10-22 |
| WO2013109239A3 (en) | 2013-10-17 |
| TW201344757A (zh) | 2013-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6310217B2 (ja) | Ｔｓｖ構造を備える集積回路素子及びその製造方法 | |
| TWI868104B (zh) | 具有閘極或接點插塞之自對準閘極端蓋（ｓａｇｅ）架構 | |
| TWI515889B (zh) | 去耦電容元件、系統單晶片元件、與製程相容的去耦電容之形成方法 | |
| US9691684B2 (en) | Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same | |
| US9142490B2 (en) | Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device | |
| TWI888151B (zh) | 形成微電子裝置之方法，以及相關之微電子裝置及電子系統 | |
| US20140203394A1 (en) | Chip With Through Silicon Via Electrode And Method Of Forming The Same | |
| US11785764B2 (en) | Methods of forming microelectronic devices | |
| KR20130135005A (ko) | 인터포저를 위한 캐패시터 및 그 제조방법 | |
| TWI847163B (zh) | 用於形成微電子裝置之方法，以及相關之微電子裝置及電子系統 | |
| TW201240104A (en) | Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer | |
| US8610281B1 (en) | Double-sided semiconductor structure using through-silicon vias | |
| CN110060982A (zh) | 用于中介片的电容器及其制造方法 | |
| CN113690240A (zh) | 包含去耦电容器的微电子装置，以及相关设备、电子系统和方法 | |
| CN112086430A (zh) | 具有扩展电介质层的沟槽电容器 | |
| TWI552201B (zh) | 用於電容器整合的ＴａＡｌＣ原子層沉積（ＡＬＤ） | |
| US9356016B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW202422879A (zh) | 具有閘極接點之自對準閘極端蓋（ｓａｇｅ）架構 | |
| US20200212055A1 (en) | Integration scheme for ferroelectric memory with a deep trench structure | |
| CN116709767A (zh) | 半导体存储器的制备方法 | |
| CN103021999A (zh) | 半导体结构及其制作方法 | |
| KR102553784B1 (ko) | 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들 | |
| US20250287615A1 (en) | Electronic component and manufacturing method thereof | |
| US20210320059A1 (en) | Hybrid back-end-of-line (beol) dielectric for high capacitance density metal-oxide-metal (mom) capacitor | |
| US20130292797A1 (en) | Fully encapsulated conductive lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |