TWI550885B - 半導體電容及具有該半導體電容的半導體裝置 - Google Patents

Description

半導體電容及具有該半導體電容的半導體裝置

本發明涉及一種半導體電容及具有該半導體電容的半導體裝置。

目前，半導體裝置，如液晶顯示器的驅動晶片，通常集成有半導體電容。該半導體電容，如N井(N-WELL)電容或P井(P-WELL)電容等，一旦操作在空乏區(depletion region)與反轉區(inversion region)時，該半導體電容整體的電容值會大幅下降。從而，影響該半導體電容以及具有該半導體電容的半導體裝置的工作性能的穩定性。

有鑒於此，有必要提供一種電容值比較穩定的半導體電容。

有鑒於此，有必要提供一種具有上述半導體電容的半導體裝置。

本發明提供一種半導體電容，其包括：下電極板，該下電極板包括電容井區及設置於該電容井區上的擴散區，該電容井區與該擴散區均具有第一導電型，且該擴散區的摻雜濃度高於該電容井區的摻雜濃度；絕緣層，該絕緣層設置於該下電極板上；及上電極板，該上電極板設置於該絕緣層上；其中，該電容井區包括第一子井區，該第一子井區至少為該電容井區的部份區域，該第一子井區的摻雜濃度達到一預定摻雜濃度，以使得該半導體電容的最 大電容值與最小電容值之差值佔該最大電容值的百分比不超過70%。

本發明提供一種半導體裝置，其包括基底及形成於該基底上的半導體電容。該半導體電容包括：下電極板，該下電極板包括電容井區及設置於該電容井區上的擴散區，該電容井區與該擴散區均具有第一導電型，且該擴散區的摻雜濃度高於該電容井區的摻雜濃度；絕緣層，該絕緣層設置於該下電極板上；及上電極板，該上電極板設置於該絕緣層上；其中，該電容井區包括第一子井區，該第一子井區至少為該電容井區的部份區域，該第一子井區的摻雜濃度達到一預定摻雜濃度，以使得該半導體電容的最大電容值與最小電容值之差值佔該最大電容值的百分比不超過70%。

由於該半導體電容的第一子井區的摻雜濃度達到該預定摻雜濃度，以使得該半導體電容的最大電容值與最小電容值之差值佔該最大電容值的百分比不超過70%，從而當該半導體電容的上電極板與該下電極板被施加電壓而工作於空乏區與反轉區時，其整體的電容值不會大幅下降，變化相對平穩。進而，該半導體電容以及具有該半導體電容的半導體裝置的工作性能較穩定。

1、2‧‧‧半導體裝置

10‧‧‧基板

12‧‧‧公共井區

14、24‧‧‧半導體電容

16‧‧‧隔離元件

14a、24a‧‧‧下電極板

14b、24b‧‧‧上電極板

14c、24c‧‧‧絕緣層

140、240‧‧‧電容井區

142、242‧‧‧擴散區

140a、240a‧‧‧第一子井區

140b、240b‧‧‧第二子井區

245‧‧‧開口

120‧‧‧通孔

圖1為本發明半導體裝置的第一實施方式的部份剖面結構示意圖。

圖2為圖1所示半導體裝置的俯視結構示意圖。

圖3為圖1所示半導體裝置的半導體電容的電壓-電容曲線。

圖4為本發明半導體裝置的第二實施方式的部份剖面結構示意圖 。

圖5為圖4所示半導體裝置的俯視結構示意圖。

下面將結合附圖，對本發明作進一步的詳細說明。

一般來說，在製造半導體裝置，如液晶顯示器的驅動晶片時，需要製造如場效應管及半導體電容等多種電子元件。經仔細研究發現，半導體電容中的N井(N-WELL)電容與P井(P-WELL)電容等的下電極板的井區的摻雜濃度較低，從而，當該半導體電容工作在空乏區與反轉區時，該半導體電容的整體電容值下降較快。而且經實驗發現，前述問題是導致該半導體電容以及具有該半導體電容的半導體裝置的工作性能不穩的主要原因之一。

請一併參閱圖1與圖2，圖1為本發明半導體裝置的第一實施方式的部份剖面結構示意圖，圖2為圖1所示的半導體裝置的俯視結構示意圖。該半導體裝置1包括基板10、公共井區12、半導體電容14及隔離元件16。該公共井區12設置於該基板10上。該半導體電容14設置於該公共井區12上。每二相鄰的半導體電容14藉由該公共井區12及一隔離元件16彼此隔離。優選地，該隔離元件16為淺溝絕緣層(Shallow Trench Isolation,STI)或場氧化層(Field Oxide,FOX)。

具體地，該半導體電容14包括下電極板14a、上電極板14b及位於該下電極板14a與該上電極板14b之間的絕緣層14c。優選地，該上電極板14b為複晶矽層。該絕緣層14c為氧化矽(SiO2)或氮氧化矽。

更具體地，該下電極板14a包括電容井區140及擴散區142。該電容井區140設置於該公共井區12上。該擴散區142設置於電容井區140上。該電容井區140與該擴散區142均具有第一導電型，且該擴散區142的摻雜濃度高於該電容井區140的摻雜濃度。該公共井區12具有第二導電型。舉例來說，若該半導體電容14為N井電容，則該擴散區142為N型重摻雜區，該電容井區140為N型輕摻雜區。即，該擴散區142與該電容井區140均為N導電型，此時，第一導電型指N導電型，第二導電型指P導電型。若該半導體電容14為P井電容，則該擴散區142為P型重摻雜區，該電容井區140為P型輕摻雜區。即，該擴散區142與該電容井區140均為P導電型，此時，此時，第一導電型指P導電型，第二導電型指N導電型。

進一步地，在本實施方式中，該電容井區140包括第一子井區140a與第二子井區140b。該第一子井區140a貫穿該公共井區12而位於基板10上。該第二子井區140b設置於該公共井區12上且圍繞該第一子井區140a設置。該第一子井區140a的摻雜濃度大於該第二子井區140b的摻雜濃度。該下電極板14a包括二擴散區142。該二擴散區142對應設置於該第二子井區140b上，且藉由該第一子井區140a相間隔。更進一步地，該公共井區12在對應該第一子井區140a的位置形成有通孔120，該第二子井區140b設置於該公共井區12未形成有該通孔120的位置上，該第一子井區140a的一端設置於該公共井區12的該通孔120中，該第一子井區140a的另一端朝該背離該基板10的方向延伸。換句話說，在沿平行於該半導體電容14的堆疊方向，該第一子井區140a的長度較該第二子井區140b長度的長。

該上電極板14b對應該第一子井區140a設置。該上電極板14b與該擴散區142不重疊。該絕緣層14c的大小及形狀與該上電極板14b的大小及形狀對應相同。該上電極板14b、該二擴散區142上均形成有接觸孔(未標示)。該上電極板14b藉由設置於該上電極板14b上的接觸孔與一金屬層(圖未示)電連接。該二擴散區142藉由設置於該二擴散區142上的接觸孔與另一金屬層(圖未示)電連接，該二擴散區142彼此電連接。

優選地，該第一子井區140a的摻雜濃度達到一預定濃度，用以提高該半導體電容的整體電容值的穩定性。具體地，該第一子井區140a的摻雜濃度要達到使得該半導體電容14工作在空乏區與反轉區時，該半導體電容14的整體電容值隨著施加於該半導體電容14二端的夾壓的絕對值的增加而變化幅度相對較小。通常，該半導體電容14工作在積累區(accumulation area)時的電容值基本視為不變，為該半導體電容14的最大電容值。更具體地，該半導體電容14工作在積累區(accumulation area)時的最大電容值與該半導體電容14工作在反轉區時的最小電容值之差值佔該最大電容值的百分比不超過70%。須說明的是，對於不同的製程條件等外界因素的影響下所形成的該第一子井區140a的摻雜濃度可不同。該第二子井區140b的摻雜濃度可選擇與習知技術中同等條件下形成的半導體電容的電容井區的摻雜濃度相同。

要使得該第一子井區140a的摻雜濃度達到該預定濃度，較優選地做法是：現以N井電容為例，對於該第二子井區140b，是經由一次向該公共井區12摻雜五族化學元素(如，鄰)所形成；對於該第一子井區140a，是經由至少二次向該公共井區12摻雜五族化學元 素(如，磷)所形成。其中，所述形成該第一子井區140a與該第二子井區140b的第一次摻雜五族化學元素的過程是同時進行的，且摻雜濃度等條件是相同的。同理，對於P井電容的形成過程也是類似的。可見，經由至少二次對該公共井區12進行摻雜所形成的第一子井區140a的濃度是大於經由一次對該公共井區12進行摻雜所形成的第二子井區140b的濃度。根據要使得該半導體電容14工作在空乏區與反轉區時、該半導體電容14的整體電容值隨著施加於該半導體電容14二端的夾壓的絕對值的增加而變化幅度相對較小的條件，對應控制該第一子井區140a的摻雜濃度即可。

然，要使得該第一子井區140a的摻雜濃度達到該預定濃度，並非僅限於上述做法，也可以藉由控制光阻層的厚度等其它合適的製程而實現。

請參閱圖3，圖3為該半導體電容14的電壓-電容曲線。在本實施中，是以圖3所示N井電容的電壓-電容曲線為例來進行說明的。在圖3中，橫座標代表施加於該上電極板14b與該下電極板14a之間的夾壓，縱座標代表該半導體電容14的電容值。其中，曲線a代表習知半導體電容的電容值隨施加於其二端的夾壓的變化情況；曲線b代表該半導體電容14的電容值隨施加於該上電極板14b與該下電極板14a之間的夾壓的變化情況。圖3中所示的[-1,0]伏(V)區間為半導體電容的空乏區，[-13.5,-1)V區間為半導體電容的反轉區，(0,13.5]V區間為半導體電容的積累區。需要說明的是，上述區間劃分只是大概劃分，實際上可能會略有偏差。當該半導體電容14的上電極板14b與該下電極板14a被施加電壓時，由於該半導體電容14的第一子井區140a的濃度相對較濃，該下電極 板14a的表面導電粒子數目增多，從而即使該半導體電容14工作於空乏區與反轉區時，其整體的電容值不會大幅下降，變化相對平穩。

從圖3中可以明顯看出，當該半導體電容14工作於空乏區與反轉區時，其整體的電容值較習知半導體電容的電容值變化平穩。通過計算可以得知，該半導體電容14的最大電容值與最小電容值之差值佔該最大電容值的百分比為30%，相對地，習知半導體電容的最大電容值與最小電容值之差值佔其最大電容值的百分比為71.5%。因此，藉由控制該第一子井區140a的摻雜濃度，控制該半導體電容14的最大電容值與最小電容值之差值佔該最大電容值的百分比小於71.5%即可改善該半導體電容14的電容值的穩定性。

經驗證，在本發明中，控制該半導體電容14的最大電容值與最小電容值之差值佔該最大電容值的百分比不超過70%較佳，更優選地不超過35%。如，該半導體電容14的最大電容值與最小電容值之差值佔該最大電容值的百分比可為30%、40%、50%或60%等。

由於該半導體電容14的第一子井區140a的濃度相對較濃，從而當該半導體電容14的上電極板14b與該下電極板14a被施加電壓而工作於空乏區與反轉區時，其整體的電容值不會大幅下降，變化相對平穩。進而，該半導體電容14以及具有該半導體電容14的半導體裝置1的工作性能較穩定。

請一併參閱圖4與圖5，圖4為本發明半導體裝置的第二實施方式的部份剖面結構示意圖。圖5為圖4所示半導體裝置的俯視結構示意圖。該半導體裝置2與上述半導體裝置1的結構基本相同，二者 主要差別在於：該半導體裝置的半導體電容24的具體結構與該半導體裝置1的半導體電容14的具體結構略有差別。

具體地，該半導體電容24的擴散區242對應該半導體電容24的電容井區240的第一子井區240a設置，優選地，該半導體電容24的上電極板24b覆蓋該電容井區240，該上電極板24b在對應該擴散區242的位置設置有開口245。該擴散區242曝露於該開口245處，與該上電極板24b不相重疊。該半導體電容24的絕緣層24c的大小與形狀優選與該上電極板24b的大小與形狀相同。

由於該上電極板24b覆蓋該電容井區240，僅在對應該擴散區242的位置設置有開口245，從而增大了該上電極板24b與該半導體電容24的下電極板24a的相對面積，從而使得該半導體電容24的電容值相對提高。故，該半導體電容24的電容值不僅相對穩定，而且電容值相對較大。從而該半導體裝置2在佈局面積不變的情況下，能夠具有電容值較大的該半導體電容24。

然，本發明並不限於以上實施方式所述，如，該第一子井區140a與240a的摻雜濃度不變，該第二子井區140b與240b摻雜濃度增加，用以提高該半導體電容的電容值的穩定性。另，亦可提高該電容井區140與240的全部區域的摻雜濃度。

該公共井區12上亦可不設置通孔120。在沿平行於該半導體電容1(2)的堆疊方向，該第一子井區140a(240a)的長度與該第二子井區140b(240b)的長度基本相同。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，本發明之範圍並不以 上述實施方式為限，舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

2‧‧‧半導體裝置

24‧‧‧半導體電容

24a‧‧‧下電極板

24b‧‧‧上電極板

24c‧‧‧絕緣層

240‧‧‧電容井區

242‧‧‧擴散區

240a‧‧‧第一子井區

240b‧‧‧第二子井區

245‧‧‧開口

Claims (25)

1. 一種半導體電容，其包括：下電極板，該下電極板包括電容井區及設置於該電容井區上的擴散區，該電容井區與該擴散區均具有第一導電型，且該擴散區的摻雜濃度高於該電容井區的摻雜濃度；絕緣層，該絕緣層設置於該下電極板上；及上電極板，該上電極板設置於該絕緣層上；其中，該電容井區包括第一子井區，該第一子井區至少為該電容井區的部份區域且貫穿所述電容井區直至與所述絕緣層相接觸，該第一子井區的摻雜濃度達到一預定摻雜濃度，以使得該半導體電容的最大電容值與最小電容值之差值佔該最大電容值的百分比不超過70%。
2. 如申請專利範圍第1項所述之半導體電容，其中，該上電極板包括複晶矽層。
3. 如申請專利範圍第1項所述之半導體電容，其中，該第一子井區至少經過二次摻雜使該第一子井區具有該第一導電型的元素，以提高該第一子井區的摻雜濃度。
4. 如申請專利範圍第1項所述之半導體電容，其中，當該第一子井區為該電容井區的部份區域時，該電容井區進一步包括第二子井區，該第一子井區的摻雜濃度大於該第二子井區的摻雜濃度。
5. 如申請專利範圍第4項所述之半導體電容，其中，該第二子井區圍繞該第一子井區設置。
6. 如申請專利範圍第5項所述之半導體電容，其中，該上電極板對應該第一子井區設置。
7. 如申請專利範圍第6項所述之半導體電容，其中，該下電極板包括二擴散區，每一擴散區對應設置於該第二子井區上，且該二擴散區藉由該第一子井區相間隔。
8. 如申請專利範圍第7項所述之半導體電容，其中，該上電極板與該擴散區不重疊。
9. 如申請專利範圍第8項所述之半導體電容，其中，該絕緣層的大小及形狀與該上電極板的大小及形狀對應相同。
10. 如申請專利範圍第5項所述之半導體電容，其中，該擴散區對應設置於該第一子井區上。
11. 如申請專利範圍第10項所述之半導體電容，其中，該上電極板包括開口，該開口對應該擴散層設置。
12. 如申請專利範圍第11項所述之半導體電容，其中，該上電極板覆蓋於該電容井區，且該擴散層曝露於該開口。
13. 如申請專利範圍第12項所述之半導體電容，其中，該上電極板與該擴散區不重疊。
14. 如申請專利範圍第13項所述之半導體電容，其中，該絕緣層的大小及形狀與該上電極板的大小及形狀對應相同。
15. 如申請專利範圍第4項所述之半導體電容，其中，在沿平行於該半導體電容的堆疊方向，該第一子井區的長度較該第二子井區長度的長。
16. 如申請專利範圍第1項所述之半導體電容，其中，該第一子井區為該電容井區的全部區域。
17. 如申請專利範圍第16項所述之半導體電容，其中，該電容井區的全部區域至少經過二次摻雜使該電容井區具有該第一導電型的元素，來提高該電容井區的摻雜濃度。
18. 如申請專利範圍第1項所述之半導體電容，其中，該第一子井區的摻雜濃 度達到該預定摻雜濃度，以使得該半導體電容的最大電容值與最小電容值之差值佔該最大電容值的百分比不超過35%。
19. 如申請專利範圍第18項所述之半導體電容，其中，該半導體電容的最大電容值與最小電容值之差值佔該最大電容值的百分比為30%。
20. 一種半導體裝置，其包括：基底；半導體電容，該半導體電容形成於該基底上；其中，該半導體電容為上述申請專利範圍第1-19項中任意一項所述的半導體電容。
21. 如申請專利範圍第20項所述之半導體裝置，其中，該半導體裝置進一步包括公共井區，該公共井區具有第二導電型，該公共井區形成於該基底與該半導體電容的電容井區之間。
22. 如申請專利範圍第21項所述之半導體裝置，其中，該第一導電型為N導電型，該第二導電型為P導電型。
23. 如申請專利範圍第21項所述之半導體裝置，其中，該第一導電型為P導電型，該第二導電型為N導電型。
24. 如申請專利範圍第21項所述之半導體裝置，其中，該半導體裝置包括複數該半導體電容，該複數半導體電容共用該公共井區，該半導體裝置在每二半導體電容的二相鄰電容井區之間進一步設置隔離元件，每二半導體電容藉由該隔離元件與該公共井區相互隔離。
25. 如申請專利範圍第21項所述之半導體裝置，其中，該公共井區在對應深度較深的第一子井區的位置形成有通孔，該公共井區設置於該基底上，該第二子井區設置於該公共井區未形成有該通孔的位置上，該第一子井區的一端設置於該公共井區的該通孔中，該第一子井區的另一端朝該背離該基板的方向延伸。