TWI550735B

TWI550735B - 半導體裝置之製造方法

Info

Publication number: TWI550735B
Application number: TW103108093A
Authority: TW
Inventors: 曾炳南; 蔡嘉雄; 劉丙寅
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2013-03-15
Filing date: 2014-03-10
Publication date: 2016-09-21
Also published as: TW201436069A; US10510597B2; US9728453B2; US20170338150A1; US20140273347A1

Description

半導體裝置之製造方法

本發明係有關於一種基板接合之方法，其中基板包括但不限於半導體晶圓。上述基板接合方法可應用於各種裝置，其具有接合在一起的兩基板。

對三維積體電路(3D IC)結構而言，基板對基板接合或基板對晶圓接合的改善日漸重要。晶圓接合逐漸普遍應用於提升集積度(integration)，其主因在於晶圓接合可形成不需要額外中介結構(intervening structures)的半導體裝置垂直堆疊結構，中介結構包括，例如，基板或電路板。藉由直接接合晶圓，可製造包括兩片或兩片以上晶圓的單一封裝積體電路，因而得以在一晶片上提供較多系統。在晶圓接合的一特定應用中，一影像感測器陣列形成於一片晶圓上，並將此晶圓接合到一影像感測器電路晶圓，藉以在一單一封裝裝置中提供一整合式影像感測器系統。

習知的晶圓對晶圓接合方法包括氧化物-氧化物接合(oxide-oxide bonding)或稱熔融接合(fusion bonding)，以及在較高壓力與高溫下進行熱壓接合(thermocompression)的金屬對金屬接合。這些習知技術會在裝置上引起高機械應力與高熱應力，或無法提供所需的金屬對金屬連接。

本發明之實施例係揭示一種半導體裝置之製造方法，包括：利用一具有一或多個主動裝置之前段基板及一具有複數個形成於一介電材料中之金屬層中之連接之後段基板定義一積體電路功能結構，其中後段基板不具有任何主動裝置；在一第一半導體製程中製造前段基板；在一第二半導體製程中製造後段基板；物理接觸前段基板及後段基板之接合表面；以及實施晶圓接合步驟，以在前段基板及後段基板之間形成接合，藉以形成一積體電路。

本發明之另一實施例係揭示一種半導體裝置之製造方法，包括：在一第一半導體製程中製造一具有複數個主動裝置位於其中之前段基板；在一第二半導體製程中製造一具有複數個形成於一介電材料中之金屬層中之連接結構之後段基板，其中後段基板不具有任何主動裝置；在前段基板及後段基板之上各自形成一重佈線層，其中重佈線層包括複數個金屬接墊以及用以分隔金屬接墊之介電材料；使前段基板及後段基板之重佈線層之表面產生物理接觸；以及實施晶圓接合步驟，以在前段基板及後段基板之間形成接合，藉以形成一積體電路。

本發明之又一實施例係揭示一種半導體裝置之製造方法，包括：在一第一半導體製程中形成一前段基板，其中前段基板包括至少一半導體晶圓之一部分以及複數個主動裝置形成於其中，以及至少一金屬化層，且前段基板具有一第一重佈線層位於其上表面之上，其中第一重佈線層包括複數個金屬接墊以及用以分隔金屬接墊之介電材料；在不同於第一半導體製程之一第二半導體製程中形成一後段基板，其中後段基板包括一承載基板及至少一金屬化層，且後段基板具有一第二重佈線層位於其上表面之上，其中第二重佈線層包括複數個金屬接墊以及用以分隔金屬接墊之介電材料；平坦化第一重佈線層及第二重佈線層之表面；使第一重佈線層及第二重佈線層之表面產生接觸，藉此使前段基板及後段基板之金屬接墊產生物理接觸；以及接合第一重佈線層及第二重佈線層。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

100‧‧‧半導體裝置

101‧‧‧鈍化保護層

103‧‧‧膜層

105‧‧‧接墊

107‧‧‧頂部金屬結構

109‧‧‧頂部金屬層

111‧‧‧前段基板

113‧‧‧第二金屬接線層

115‧‧‧第三金屬接線層

AA‧‧‧主動區域

M1‧‧‧第一金屬接線層

121‧‧‧基板

123‧‧‧隔離區域

125‧‧‧源極區域

127‧‧‧汲極區域

128‧‧‧閘極區域

130‧‧‧介層窗

131‧‧‧導電層

150‧‧‧後段基板

151‧‧‧承載基板

200‧‧‧半導體結構

211‧‧‧鈍化保護層

215‧‧‧金屬接墊

300‧‧‧前段基板

309‧‧‧金屬層

311‧‧‧第一膜層

312‧‧‧介電層

313‧‧‧第二金屬接線層

314‧‧‧金屬接墊

315‧‧‧第三金屬接線層

350‧‧‧後段基板

351‧‧‧承載基板

352‧‧‧金屬接墊

354‧‧‧重佈線層

400‧‧‧半導體結構

411‧‧‧鈍化保護層

415‧‧‧接墊

901、903、905、907、909‧‧‧步驟

第1圖為一剖面圖，用以繪示一些實施例之包含一先進積體電路結構的基板之一部分；第2圖為一剖面圖，用以繪示一些實施例之一前段基板；第3圖為一剖面圖，用以繪示一些實施例之一後段基板；第4圖為一剖面圖，用以繪示在一晶圓接合製程中之一些實施例之一前段基板及一後段基板；第5圖為一剖面圖，用以繪示利用第4圖之接合製程所形成之一積體電路結構；第6圖為一剖面圖，用以繪示另一實施例之一前段基板；第7圖為一剖面圖，用以繪示第6圖之另一實施例之一後段基板；第8圖為一剖面圖，用以繪示接合第6圖之前段基板與第7圖之後段基板所形成之一積體電路結構之實施例；以及第9圖為一簡化的流程圖，用以繪示一製造方法之實施例。

下文將詳細討論例示性實施例的製造與使用。然而，應可理解的是，本發明之實施例提供許多適用於本發明的概念，能夠體現在特定的上下文中。本文中所討論的特定實施例僅用以說明各種例示性實施例的製造與使用，並非用以限制本發明或所附之權利請求的範圍。

對三維裝置的製造而言，由於可提供半導體裝置較高的集積程度，晶圓接合的使用已日漸增加。如同美國專利申請案號13/927,477之「混合晶圓接合之方法」所述，在此引入本文作為參考，上述相關專利申請案的實施例提供一金屬接墊對金屬接墊的接合方法，此方法可使兩個基板之間的界面處產生牢固的連接。

在先進的半導體製程技術節點中，對於採用多層金屬化結構所製造的互補式金屬氧化物半導體(CMOS)積體電路而言，其生產週期(cycle time)日益增加。近來，對於採用多層金屬的先進半導體製程而言，其生產週期為4-8週。隨著半導體製程的最小特徵部件尺寸持續縮小，這些裝置的製造複雜度與日俱增，進而導致生產週期的增加。隨著所製造的裝置越來越小，缺陷所造成的問題也變得益發嚴重。舉例而言，對形成於半導體基板之上的膜層進行電漿處理，將導致電漿誘發缺陷(plasma induced defects,PID)問題發生於先前形成的膜層之中，進而降低良率。

用以形成主動裝置(例如，金屬氧化物半導體場效電晶體)的半導體製程被分為前段製程(front-end-of-the-line,FEOL)或簡稱前段(front-end)以及後段製程(back-end-of-the-line,BEOL)或簡稱後段(back-end)。前段製程包括利用離子佈植(ion implantation including)形成摻雜區域，包括在一基板中採用井區佈植(well implants)以形成n型與p型摻雜區域；形成淺溝槽隔離結構或區域氧化隔離(LOCOS isolation)結構以定義不同裝置之主動區域；形成閘極結構，包括沉積閘極介電材料及形成閘極導電材料；形成源極與汲極區域，包括離子佈植及熱擴散(thermal diffusion)；形成基板接觸(substrate contacts)；以及繼續進行直到但不包括形成第一金屬層(first level of metal)。

後段製程包括在主動裝置之間形成內連接結構(接線)。內連接結構的形成包括利用絕緣層以及在金屬層中形成金屬導體，其中接觸窗(contact)將第一金屬層連接到基板或多晶矽，而導電介層窗(via)形成金屬層與金屬層之間的垂直連接。現行的先進製程可包括10層或10層以上的金屬化層。後段製程繼續進行到最後，通常稱為接合墊(bond pads)，其形成於鈍化保護層(passivation layer)後，以提供外部連接器到線路從而到達積體電路。舉例而言，可在包括鈍化保護層及模塑成型操作(molding operations)的後段製程中形成封裝。可以利用焊球或焊料凸塊、接合線、覆晶連接(flip chip connections)或其他相似之結構連接此完成的裝置到一電路板或基板。

在不同實施例中，前段製程和後段製程的實施基本上同步或同時進行，且可各自並行，以縮短生產週期。此外，實施前段基板的製造時，不需要在前段基板上實施多重後段製程，以減少產生在前段基板中之主動裝置上的電漿誘發缺陷(PID)或其他損壞缺陷。

在另一實施例中，前段基板與後段基板各自包括一重佈線層(redistribution layer,RDL)，其中此重佈線層形成一接合界面。重佈線層包括位於一絕緣層之中的一金屬接墊。可利用熔融接合、混合接合(hybrid bonding)或熱壓接合在前段基板上的重佈線層與後段基板上對應的重佈線層之間形成金屬接墊對金屬接墊接合。

在不同實施例中，對於製造先進互補式金屬氧化物半導體積體電路所面臨的問題而言，實施晶圓接合可縮短生產週期。在互補式金屬氧化物半導體積體電路的製造方法中，此方法實施例包括形成一裝置晶圓或基板(前段基板)以及一第二基板或晶圓(後段基板)，其中前段基板包括主動電晶體且其僅於前段製程形成，而後段基板具有形成於後段製程的金屬層以形成對應於主動電晶體的連接，然而不具有任何需要進行前段製程的主動裝置。前段基板與後段基板的製程分別進行。在一實施例中，前段基板與後段基板的製程各自並行，以縮短生產週期。接著前段基板與後段基板進行晶圓接合以形成一裝置結構。在一實施例中，可利用熔融接合。在另一實施例中，可利用混合接合。在一實施例中，利用如上文所引用之相關專利申請案所揭露的混合接合。在另一實施例中，可利用金屬區域的熱壓接合。在另一實施例中，可利用研磨(grinding)、化學機械研磨(chemical-mechanical-processing,CMP)或蝕刻製程移除後段基板，以留下金屬層接合至前段基板。

在一實施例中，由於製程中不需要製造主動裝置，因此可利用與使用於前段基板之半導體製程相異的半導體製程形成後段基板。後段基板提供受到由內層介電(interlevel dielectric)層所分隔的金屬層，在一實施例中，後段基板的形成係利用一個較不先進的半導體製程(例如40nm晶圓製程)，其為製造成本較低的成熟製程；而前段基板的製造則是利用一個非常先進的半導體製程，例如28nm或更小的製程。如此一來，完成的積體電路裝置提供先進半導體製程所製造之先進電晶體的優異性能，同時由於兩個晶圓的製造各自並行，因而縮短完整裝置的生產週期。

在不同實施例中，前段基板可包括用以形成互補式金屬氧化物半導體(CMOS)裝置的金屬氧化物半導體(MOS)場效電晶體(FET)。在互補式金屬氧化物半導體中，可利用，例如，由隔離區域隔開的相反摻雜井狀區域，在單一基板上形成n型電晶體和p型電晶體。在一實施例中，互補式金屬氧化物半導體反相器(CMOS inverters)的形成係利用一共同的閘極結構延伸覆蓋於一N-摻雜井和一P-摻雜井之上，以形成耦合在一起的P型金屬氧化物半導體(PMOS)及N型金屬氧化物半導體(NMOS)電晶體而成為一互補式金屬氧化物半導體反相器。互補式金屬氧化物半導體反相器是一種常用的電路裝置。主動裝置包括鰭式場效電晶體(finFET)、環繞式閘極電晶體(gate-all-around transistors)、記憶體單元、影像感測器及其他相似之裝置。

後段基板具有兩層、三層、四層或更多層的金屬層，這些金屬層藉由習知的金屬層間介電層(intermetal dielectric layers)或內層介電層彼此分隔並且電性隔離，如同本技術領域人士所周知。金屬可包括銅(Cu)、鋁(Al)、銅鋁合金(AlCu)、鎳(nickel,Ni)、鍺鋁合金(AlGe)及上述材料之合金。在一實施例中，使用銅金屬導電材料。介電層包括氧化物(例如二氧化矽)、氮化物(例如氮化矽、氮氧化矽)、用於半導體裝置中的高介電常數(high-k)介電材料、用於半導體裝置中的低介電常數(low-k)介電材料。介層開口(vias)是形成在金屬層之間的介電層中的垂直開口，且填有導電插塞，或是利用介層開口優先(via first)鑲嵌製程或介層開口後製(via last)鑲嵌製程，並在電鍍操作步驟中填充導電材料。

後段基板可包括金屬層，在不同實施例中，可利用雙鑲嵌製程或單鑲嵌製程形成金屬層。在鑲嵌製程中，圖案化介電層，以形成溝槽。可利用電鍍或無電電鍍(electroless plating)形成導電材料，以填充並過度填充(overfill)上述溝槽。利用伴隨或不伴隨蝕刻步驟的化學機械研磨製程暴露出位於溝槽中之導電材料的上表面，以形成導線。可藉由沉積金屬層間介電材料以及形成後續金屬層而形成額外的膜層。

在一實施例中，使用熔融接合製程。在熔融接合製程中，必須將介電層或氧化物層研磨至非常平滑，使其表面粗糙度(surface roughness)小於10Å。在另一實施例中，使其表面粗糙度小於10Å，甚至是小於5Å。將兩個具有預備好之介電層表面的基板放置成彼此接觸時，隨即開始實施接合製程。藉由使兩個基板表面產生物理接觸，僅需施加輕微壓力並在室溫下即可開始進行此熔融接合製程。由於一開始接合處之接合十分微弱，可利用一退火製程強化接合。然而，習知的熔融接合製程並未提供金屬連接。在完成熔融接合製程之後，接著必須實施通孔製程(through via processes)以完成介於兩個接合晶圓之間的電性連接，通孔製程包括形成介層開口並且利用導電材料填充這些介層開口。

在一實施例中，可利用熱壓晶圓接合製程接合位於晶圓上的金屬接墊，以形成接合晶圓。在熱壓接合製程中，利用機械壓力及高溫促使金屬接合，以接合金屬接墊。為改善接合製程，在進行接合製程之前，可先實施一蝕刻製程凹陷化介電層，藉以使金屬接墊高於介電層之上。熱壓接合製程可成功接合金屬區域，然而，對於最後完成的裝置而言，此製程所需的高溫與高壓將導致額外的缺陷並且降低良率。某些材料，例如先進的介電材料，可能無法承受習知熱壓接合製程的高溫。

在另一實施例中，利用混合接合製程接合晶圓。在混合接合製程中，利用相似於熔融接合的方式接合介電材料，並利用一退火製程接合金屬接墊。在如上文所引用之相關專利申請案中，揭露一混合接合製程的方法實施例，在此方法實施例中，氧化金屬接墊而形成金屬氧化物，蝕刻此金屬氧化物並將其自金屬接墊上移除，形成具有控制良好之表面輪廓的金屬接墊，並且先以接觸接合的方式接合晶圓，然後在一相對低的溫度下進行退火，以形成金屬接墊對金屬接墊接合。在混合接合製程中，介電材料表面以及金屬接墊兩者皆受到接合。

第1圖為一剖面圖，繪示出利用上述方法實施例形成之半導體裝置100之一部分。在第1圖中，在一基板之上形成一多層金屬結構，以提供一互補式金屬氧化物半導體積體電路。膜層111包括一主動區域AA位於一半導體基板之上，其中主動區域AA包括具有源極區域、汲極區域及閘極區域的電晶體，以及將電晶體連接到一第一金屬接線層M1的介層窗130。膜層113為一第二金屬接線層。膜層115為一第三金屬接線層。膜層109提供一頂部金屬層，其提供一用於連接的頂部金屬結構107。膜層109更包括一用於接墊105的膜層103。在此半導體裝置之上形成一鈍化保護層101，並在鈍化保護層101中形成開口，以暴露出用於外部連接結構的接墊105，舉例而言，外部連接結構包括接合線、焊球、焊料凸塊及相似之結構。

可利用一互補式金屬氧化物半導體製程製造半導體裝置100，並且如上文所述，首先必須在基板上實施前段製程，以形成膜層111，隨後依序實施後段製程，以形成其他膜層，始得以完成半導體裝置的製造，如此一來，將需要漫長的生產週期。

本實施例提供利用晶圓接合製造半導體裝置100的方法，此方法可縮短生產週期。本方法能夠縮短生產週期的原因在於，同步或同時製造前段基板與後段基板。由於後段基板的製造並非在前段製程完成之後才接續進行，因此後段基板的製造可能與實施於前段基板的前段製程並行，甚至可能比前段製程更早完成。原本在習知技術中依序實施的製程步驟，在本方法中改為並行或獨立進行，如此一來，可增加製造的靈活性，並且可縮短生產週期。

第2圖為一剖面圖，用以繪示出本發明之實施例所使用之一例示性前段基板111。在第2圖中，基板121包括一主動區域AA、源極區域125、汲極區域127、閘極區域128、介層窗130。其中主動區域AA包括隔離區域123，隔離區域123可以是淺溝槽隔離區域。汲極區域127為半導體基板中的摻雜區域(doped regions)。閘極區域128包括形成在一閘極介電區域之上的多晶矽或金屬閘極導電材料。介層窗130形成介於基板與第一金屬接線層M1之間的垂直導電連接，其中第一金屬接線層M1為導電層131。在本實施例中，實施於前段基板111的製程只進行到形成第一金屬接線層M1為止，如圖所示，這部分與習知技術形成鮮明的對比。由於在基板121上並未形成位於第一金屬接線層M1之上的金屬層間介電層及許多金屬層，因此較不容易造成損壞，例如電漿誘發缺陷，並且可增加良率。在本實施例中，由於不在前段基板上實施後段製程，因此製造前段基板的生產週期比生產習知半導體晶圓的時間短上許多。

第3圖為一剖面圖，用以繪示對應於第2圖所示之前段基板111的後段基板150。在第3圖中，繪示一承載基板(carrier substrate)151上方具有許多形成於內層介電層之中的金屬層，其中承載基板151可以是一矽基板或其他適用於後段製程的材料，例如玻璃或陶瓷基板。應注意的是，在此非限定的例示性實施例中，後段基板的製程係為由上而下(top-to-bottom)進行，換言之，在承載基板151上形成頂部金屬層109，接著形成第三金屬接線層115，最後形成第二金屬接線層113。在本實施例中完成這樣的安排，接著翻轉後段基板，使後段基板正面朝下對準前段基板，如下文所述，接合第二金屬接線層113到位於第2圖所示的前段基板111上之第一金屬接線層M1。

第4圖為一剖面圖，用以繪示一晶圓接合操作步驟。第3圖所示的後段基板150翻轉朝下，並且對準前段基板111的表面。對準之後，使晶圓進行物理接觸。在一實施例中，介電層表面已處理成非常平滑，因此前段基板與後段基板的介電層可形成熔融接合。接著實施一退火製程，藉以在基板之間形成金屬接墊對金屬接墊接合。在不同實施例中，混合接合包括如上文所引用之相關專利申請案所揭露的混合接合之方法，其中，在混合接合製程中，在接合之前，對兩個基板進行氧化步驟，藉以在每個基板之接合表面的金屬接墊上形成金屬氧化物；接著對金屬氧化物進行濕式蝕刻，藉以在金屬部分上形成均勻的表面；然後將兩個基板放置成彼此接觸，並在介於100至400℃的溫度範圍下實施熱退火製程，藉以形成金屬接墊對金屬接合，如同介電材料或氧化物對氧化物接合。在一實施例中，金屬層為銅，且介電層為氧化矽。金屬氧化製程形成氧化銅，且氧化銅在濕式蝕刻製程中受到蝕刻。然而，本方法實施例不限於特定的晶圓接合製程。

第5圖為一剖面圖，用以繪示經過晶圓接合製程後的結構200。在第5圖中，已利用，例如，背側研磨(backgrinding)製程移除承載基板，且圖中繪示一金屬接墊215及鈍化保護層 211，其中金屬接墊215係用於一外部連接。針對第1圖與第5圖進行比較，可以發現本方法實施例可製造一個與利用習知互補式金屬氧化物半導體製造流程所製造之積體電路結構相等的積體電路結構，然而，使用本實施例的方法可大幅縮短生產週期。

應注意的是，為了在介電層之間進行熔融接合，必須滿足介電層表面的平滑度需求。低粗糙度是必備的條件。典型的互補式金屬氧化物半導體製程所產生的表面粗糙度，其均方根粗糙度約為10Å，然而，對熔融接合界面而言，所需之表面粗糙度小於10Å。在一實施例中，位於熔融接合界面之介電層表面具有一約為5Å的粗糙度。此外，為了進行熔融接合製程，表面親水性(hydrophilic)應較標準互補式金屬氧化物半導體製程所提供的表面親水性更高。舉例而言，在一實施例中，為了進行熔融接合製程，表面應具有一小於15°的接觸角(contact angle)。

第6圖為一剖面圖，用以繪示具有一第一膜層311之另一前段基板300，然而，除了具有主動區域AA、電晶體及介層窗130的基板之外，更包括利用絕緣層或介電層312及金屬圖案314所形成的一重佈線層。在一實施例中，介電層312可以是一介電材料，例如氮化矽。亦可使用適用於熔融接合製程的其他材料。金屬重佈線層可提供佈圖(mapping)的功能，並且改變位於其下方膜層中之裝置的連接圖案。此外，金屬接墊314面積可能比先前實施例中所述更大，以提供額外的接合結構。在一實施例中，形成銅金屬接墊。

第7圖為一剖面圖，用以繪示使用於與前段基板300相關之方法實施例中的後段基板350。後段基板350包括一承載基板351，其中承載基板351可以是一半導體基板，例如矽基板，或是其他適用於半導體生產之後段製程的材料，例如玻璃或陶瓷基板。如同上文提及之第3圖之後段基板，在一實施例中，後段製程係為由上而下(top-to-bottom)進行，換言之，在承載基板351上形成金屬層309，且金屬層309即為頂部金屬層。接著形成第三金屬接線層315，之後形成第二金屬接線層313。在本實施例中，第二金屬接線層之上形成重佈線層(RDL)354，並且形成金屬接墊352，其中金屬接墊352與第二金屬接線層之中的介層窗接觸。此金屬重佈線層可提供佈圖(mapping)的功能，將位於其下方結構之連接移動至新的位置，例如，改變連接結構之位置以對應於具有不同連接結構圖案之裝置。金屬接墊352比位於第二金屬接線層之中的介層窗更大，因此利用重佈線層可提供較大的金屬接合面積。

第8圖為一剖面圖，用以繪示實施晶圓接合製程後所完成的結構400，其中結構400包括位於第6圖與第7圖所示之前段基板與後段基板之中的重佈線層。如同上文中關於第5圖的敘述，結構400包括一鈍化保護層411及一用於外部連接的接墊415，並且利用一製程，例如背側研磨製程或化學機械研磨製程，移除承載基板。本實施例中之重佈線層及金屬接墊提供較大的金屬面積，增加了用於晶圓接合的接合面積。在一實施例中，利用混合接合製程接合前段基板與後段基板。在另一實施例中，混合接合製程包括在重佈線層之上實施化學機械研磨，以研磨絕緣材料並且暴露出金屬接墊；以正面對正面的相對方式對準前段基板與後段基板；以及使表面彼此接觸。在接觸面上實施熔融接合。實施熱退火步驟，藉以使金屬接墊形成金屬接合。在另一實施例中，利用相關專利申請案所述之方法實施混合接合製程，其中基板需先進行氧化以形成金屬氧化物；自金屬接墊上移除金屬氧化物，在金屬接墊上留下均勻的表面；對準前段基板與後段基板，並使其彼此接觸，其中熔融接合係發生於重佈線層的絕緣材料之間；接著對此結構進行退火製程，以使金屬接墊形成接合。

在另一實施例中，可利用熱壓製程接合具有重佈線層之前段基板與具有重佈線層之後段基板。這些不同實施例並不限於某一特定之晶圓接合方法。

在不同實施例中，金屬接墊所使用的金屬係擇自於下列金屬，包括：銅(Cu)、鋁(Al)、銅鋁合金(AlCu)、鎳(Ni)、鍺鋁合金(AlGe)及上述金屬之合金。以鑲嵌結構的方式在介電材料中形成金屬。在不同實施例中，介電材料係擇自於下列材料，包括：氧化物(例如二氧化矽)、氮化物(例如氮化矽、氮氧化矽)、用於半導體裝置中的高介電常數介電材料、含碳介電材料(例如碳氧化矽)以及用於半導體裝置中的低介電常數介電材料。

在一實施例中，利用鑲嵌金屬化製程或雙鑲嵌金屬化製程在前段基板與後段基板兩者之上形成受到介電材料環繞的銅金屬接墊。經過化學機械研磨及平坦化製程之後，對基板進行氧化製程。在此例示性實施例中，利用氧氣電漿形成氧化銅。在另一實施例中，使用其他的氧化製程。可使用蒸汽氧化製程，例如，原位蒸汽產生技術(in situ steam generation,ISSG)。

在一實施例中，接著利用一濕式蝕刻製程移除氧化銅。在一實施例中，採用稀氫氟酸做為蝕刻劑進行蝕刻。在另一實施例中，濕式蝕刻所採用的蝕刻劑是擇自於下列蝕刻劑，包括稀氫氟酸(濃度為2%)、鹽酸(HCl)、甲酸(HCOOH)及檸檬酸(citric acid)。在一些實施例中，蝕刻製程的溫度小於250℃。

在移除氧化銅之後，檢查基板的銅墊輪廓是否匹配。相對於介電材料的表面，接墊表面可以是稍微凹陷的。在形成氧化銅之後實施一控制良好的蝕刻製程，如此一來，可以降低或消除化學機械研磨製程所導致的表面不均勻性，例如碟形凹陷(dishing)。此製程的控制允許在金屬接墊的表面上產生稍微凸起或凹陷的表面。

藉由使用本實施例的方法，銅墊具有大約均勻的表面。將具有銅墊輪廓匹配良好的前段基板與後段基板對準並相互接觸，其中介電層產生物理性接觸，而頂部基板與底部基板的銅墊保持稍微分開的狀態。施加輕微的壓力，以確保基板的介電層表面保持良好的接觸。可就此開始介電層的熔融接合。初步接合基板之後，在較低的溫度下進行退火。在退火過程中，銅墊形成接合。在退火過程中，介電層之間的接合將持續，或是接合強度將增加。當銅墊匹配良好且金屬接墊的凹陷深度介於某些預定範圍內，將形成強大的銅接合，並將基板接合在一起，此即稱為「無縫(seamless)」接合，其中在接合界面處的銅材料大約是均勻的。

第9圖為一流程圖，用以繪示一例示性方法實施例。在第9圖中，依照步驟901所述，製造一積體電路，包括具有一或多個主動裝置形成於其中的前段基板，以及具有連接結構的後段基板，其中連接結構為受到絕緣層所分隔的金屬層，這些金屬層對應於待形成在前段基板的連接結構。在不同實施例中，如上文所述，前段基板及後段基板可包括重佈線層。

在步驟903中，加工前段基板。在一例示性實施例中，可在一個先進的半導體製程技術節點下加工前段基板。一般而言，半導體製程技術節點是利用此加工程序所能製造的最小特徵部件尺寸或關鍵圖形尺寸(critical dimension)進行分類。最小特徵部件尺寸通常是指一電晶體中的最小閘極寬度。目前先進的半導體製程技術節點可能是「28nm」技術節點，更小的技術節點，例如22nm、26nm等等，也正在生產中或即將投入生產。

如同上文所述，前段基板將包括一或多個(通常為數百萬個)主動裝置，例如電晶體。在一實施例中，電晶體為互補式金屬氧化物半導體電晶體。也可形成其他種類之電晶體或裝置，包括，例如，鰭式場效電晶體(finFET)，或環繞式閘極裝置。

在步驟905中，加工後段基板，其中步驟905與步驟903係為各自獨立且同時並行。如同上文所述，後段基板不具有任何主動裝置，且後段基板可以是陶瓷、玻璃或或其他適用於後段製程的材料。後段基板亦可以是矽基板或矽晶圓。在一實施例中，在步驟905中，可在一個與加工前段基板相同的半導體製程技術節點下加工後段基板。在其他實施例中，在一個與加工前段基板相異的半導體製程技術節點下加工後段基板。在一些實施例中，在一個較不先進的半導體製程技術節點下加工後段基板，如此一來可節約成本。舉例而言，在一例示性實施例中，前段基板可在28nm或小於28nm的技術節點下加工，而後段基板則在大於28nm的技術節點下加工。

此外，步驟903與步驟905可同步進行、同時進行或以任何順序進行，以增加製程的排程靈活性。當這些步驟並行實施時，可縮短習知互補式金屬氧化物半導體製程的生產週期。

在步驟907中，對準前段基板與後段基板，並實施晶圓接合。在不同實施例中，實施混合接合。如同上文所述，混合接合在前段基板與後段基板兩者相對應的介電層以及相對應的金屬接墊之間形成接合。然而，在其他實施例中，可利用熔融接合或熱壓接合接合前段基板與後段基板。

在步驟909中，在後段製程中對已接合之裝置實施進一步加工，例如焊料凸塊製備(solder bumping)、打線接合(wire bonding)、封裝，以完成此裝置。

可各自獨立地對前段基板與後段基板進行修改，以增加設計的靈活性及設計重複使用的可能性。舉例而言，在一實施例中，使用重佈線層，重佈線層可以使主動裝置的連接具有不同的連接佈圖(mapping)，形成額外的設計變化，而不需要重新設計前段基板。

本實施例有助於提供用以製造高度集積之裝置且縮短其生產週期時間之方法，包括：藉由晶圓接合，在前段基板與後段基板之間形成牢固的介電材料接合及金屬接合，其中前段基板具有主動裝置，後段基板不具有任何主動裝置。可利用較先進的半導體製程形成前段基板，以提供優異的電晶體效能，可利用較不先進且成本較低的半導體製程形成後段基板。

在一實施例中，提供一種半導體裝置之製造方法，包括：利用具有一或多個主動裝置之前段基板及具有複數個形成於介電材料中之金屬層中之連接結構之後段基板定義一積體電路功能結構，其中後段基板不具有任何主動裝置；在一第一半導體製程中製造前段基板；基本上同時在一第二半導體製程中製造後段基板；物理接觸前段基板及後段基板之接合表面；以及實施晶圓接合步驟，以在前段基板及後段基板之間形成接合，藉以形成具有積體電路的結構。

在一例示性實施例中，提供一種半導體裝置之製造方法，包括：利用具有一或多個主動裝置之前段基板及具有複數個形成於介電材料中之金屬層中之連接之後段基板定義一積體電路功能結構，其中後段基板不具有任何主動裝置；在一第一半導體製程中製造前段基板；基本上同時在一第二半導體製程中製造後段基板；物理接觸前段基板及後段基板之接合表面；以及實施晶圓接合步驟，以在前段基板及後段基板之間形成接合，藉以形成一積體電路。在上述方法之另一實施例中，前段基板包括電晶體。又一實施例中，製造後段基板包括提供一承載基板；在承載基板之上沉積一頂部金屬層；圖案化頂部金屬層，以形成複數個用於外部連接之接墊；在頂部金屬層之上形成一鈍化保護層；在鈍化保護層之上形成一內層介電層；圖案化內層介電層，以形成複數個介層開口；在內層介電層之上形成一金屬內連接層，並在介層開口中填入金屬；以及持續形成額外之複數個金屬內連接層及複數個內層介電層，以形成一金屬內連接結構。

在另一實施例中，在上述方法中，實施晶圓接合步驟更包括：在前段基板之頂部表面上成長一氧化物層，並且在後段基板之頂部表面上成長一氧化物層；實施一氧化物蝕刻步驟，以移除氧化物層，並且在前段基板及後段基板上各自提供一平滑表面；以及使前段基板及後段基板的平滑表面產生接觸，藉以實施接合步驟。

在另一實施例中，此方法包括在實施晶圓接合步驟之後，實施一熱退火製程，以強化晶圓接合程度。又一實施例中，在上述方法中，熱退火製程係在介於約100至400℃的溫度範圍下實施。在另一實施例中，在上述方法中，第一半導體製程具有一第一最小特徵部件尺寸，且第二半導體製程具有一第二最小特徵部件尺寸，其中第二最小特徵部件尺寸大於第一最小特徵部件尺寸。又一實施例中，在上述方法中，第一半導體製程及第二半導體製程具有相同之最小特徵部件尺寸。在另一實施例中，在上述方法中，第一半導體製程具有最小特徵部件尺寸等於或小於28nm。又一實施例中，在上述方法中，第二半導體製程具有最小特徵部件尺寸大於28nm。又一實施例中，上述方法更包括自後段基板移除承載基板。

在另一實施例中，提供一種半導體裝置之製造方法，包括：在一第一半導體製程中製造具有複數個主動裝置位於其中之前段基板；基本上同時在一第二半導體製程中製造一具有複數個形成於介電材料中之金屬層中之連接結構之後段基板，其中後段基板不具有任何主動裝置；在前段基板及後段基板之上各自形成一重佈線層，其中重佈線層包括複數個金屬接墊以及用以分隔金屬接墊之介電材料；使前段基板及後段基板之重佈線層之表面產生物理接觸；以及實施晶圓接合步驟，以在前段基板及後段基板之間形成接合，藉以形成一積體電路。在另一實施例中，上述方法更包括在使前段基板及後段基板之重佈線層之表面產生物理接觸之前，對重佈線層實施一化學機械研磨製程，以平坦化重佈線層之表面。又一實施例中，上述方法更包括在接合前段基板及後段基板之後，實施一熱退火製程。在另一實施例中，在上述方法中之金屬接墊之材料係擇自於下列材料之一，包括：銅、鋁、銅鋁合金(AlCu)、鎳、鍺鋁合金(AlGe)及上述材料之合金。在上述方法之另一實施例中，重佈線層之介電材料係擇自於下列材料之一，包括：二氧化矽、氮化矽、氮氧化矽、高介電常數介電材料、含碳介電材料以及低介電常數介電材料。

又一實施例中，提供一種半導體裝置之製造方法，包括：在一第一半導體製程中形成一前段基板，其中前段基板包括至少一半導體晶圓之一部分以及複數個主動裝置形成於其中，以及至少一金屬化層，且前段基板具有一第一重佈線層位於其上表面之上，其中第一重佈線層包括複數個金屬接墊以及用以分隔金屬接墊之介電材料；在不同於第一半導體製程之一第二半導體製程中形成一後段基板，其中後段基板包括一承載基板及至少一金屬化層，且後段基板具有一第二重佈線層位於其上表面之上，其中第二重佈線層包括複數個金屬接墊以及用以分隔金屬接墊之介電材料；平坦化第一重佈線層及第二重佈線層之表面；使第一重佈線層及第二重佈線層之表面產生接觸，藉此使前段基板及後段基板之金屬接墊產生物理接觸；以及接合第一重佈線層及第二重佈線層。在另一實施例中，接合步驟包括熱壓接合製程。又一實施例中，上述方法的平坦化步驟包括對第一重佈線層及第二重佈線層實施一化學機械研磨製程，以平坦化重佈線層。在另一實施例中，在上述方法中，平坦化步驟更包括：在第一重佈線層及第二重佈線層之上形成一氧化物層；以及對氧化物層實施一氧化物蝕刻步驟，並暴露出第一重佈線層及第二重佈線層之金屬接墊。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

此外，本發明的申請範圍並不限於說明書中所描述之特定實施例中的製程、機器、製造、物質組合物、手段、方法及步驟。任何所屬技術領域中具有通常知識者在理解本發明所揭露之既有的或即將發展的內容、製程、機器、製造、物質組合物、手段、方法或步驟之後，依據相關實施例及替代實施例，可能會得到等效的變更及/或修改，以執行與本說明書所描述之相應實施例基本上相同的功能或產生基本上相同的結果。因此，本發明的申請範圍包括在製程、機器、製造、物質組合物、手段、方法或步驟中所有因此產生的修改及變更，並未受到限制。

901、903、905、907、909‧‧‧步驟

Claims

一種半導體裝置之製造方法，包括：利用一具有一或多個主動裝置之前段基板及一具有複數個形成於一介電材料中之金屬層中之連接之後段基板定義一積體電路功能結構，其中該後段基板不具有任何主動裝置；在一第一半導體製程中製造該前段基板；在一第二半導體製程中製造該後段基板；物理接觸該前段基板及該後段基板之接合表面；以及實施晶圓接合步驟，以在該前段基板及該後段基板之間形成接合，藉以形成一積體電路，其中該晶圓接合步驟接合一第一導電區域及一第二導電區域，亦接合一第一介電區域及一第二介電區域。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中製造該後段基板包括：在一承載基板之上沉積一頂部金屬層；圖案化該頂部金屬層，以形成複數個用於外部連接之接墊；在該頂部金屬層之上形成一鈍化保護層；在該鈍化保護層之上形成一內層介電層；圖案化該內層介電層，以形成複數個介層開口；在該內層介電層之上形成一金屬內連接層，並在該等介層開口中填入金屬；持續形成額外之複數個金屬內連接層及複數個內層介電層，以形成一金屬內連接結構；以及自該後段基板移除該承載基板。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中實施該晶圓接合步驟更包括：在該前段基板之一頂部表面上成長一氧化物層，並且在該後段基板之一頂部表面上成長一氧化物層；實施一氧化物蝕刻步驟，以移除該等氧化物層，並且在該前段基板及該後段基板上各自提供一平滑表面；使該前段基板及該後段基板的該等平滑表面產生物理接觸，藉以實施接合步驟；以及在實施該晶圓接合步驟之後，實施一熱退火製程，以強化晶圓接合程度。
如申請專利範圍第3項所述之半導體裝置之製造方法，其中該熱退火製程係在介於100至400℃的溫度範圍下實施。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中該第一半導體製程具有一第一最小特徵部件尺寸，且該第二半導體製程具有一第二最小特徵部件尺寸，其中該第二最小特徵部件尺寸大於或等於該第一最小特徵部件尺寸。
如申請專利範圍第1項所述之半導體裝置之製造方法，其中該第一半導體製程具有最小特徵部件尺寸等於或小於28nm且該第二半導體製程具有最小特徵部件尺寸大於28nm。
一種半導體裝置之製造方法，包括：在一第一半導體製程中製造一具有複數個主動裝置位於其中之前段基板；在一第二半導體製程中製造一具有複數個形成於一介電材料中之金屬層中之連接結構之後段基板，其中該後段基板不具有任何主動裝置；在該前段基板及該後段基板之上各自形成一重佈線層，其中該重佈線層包括複數個金屬接墊以及用以分隔該等金屬接墊之介電材料；使該前段基板及該後段基板之該等重佈線層之表面產生物理接觸；以及實施晶圓接合步驟，以在該前段基板及該後段基板之間形成接合，藉以形成一積體電路。
如申請專利範圍第7項所述之半導體裝置之製造方法，更包括在使該前段基板及該後段基板之該等重佈線層之表面產生物理接觸之前，對該等重佈線層實施一化學機械研磨製程，以平坦化該等重佈線層之表面；以及在接合該前段基板及該後段基板之後，實施一熱退火製程。
一種半導體裝置之製造方法，包括：在一第一半導體製程中形成一前段基板，其中該前段基板包括至少一半導體晶圓之一部分以及複數個主動裝置形成於其中，以及至少一金屬化層，且該前段基板具有一第一重佈線層位於其上表面之上，其中該第一重佈線層包括複數個金屬接墊以及用以分隔該等金屬接墊之介電材料；在不同於該第一半導體製程之一第二半導體製程中形成一後段基板，其中該後段基板包括一承載基板及至少一金屬化層，且該後段基板具有一第二重佈線層位於其上表面之上，其中該第二重佈線層包括複數個金屬接墊以及用以分隔該等金屬接墊之介電材料；平坦化該第一重佈線層及該第二重佈線層之表面；使該第一重佈線層及該第二重佈線層之表面產生接觸，藉此使該前段基板及該後段基板之該等金屬接墊產生物理接觸；以及接合該第一重佈線層及該第二重佈線層。
如申請專利範圍第9項所述之半導體裝置之製造方法，其中該平坦化步驟更包括：在該第一重佈線層及該第二重佈線層之上形成一氧化物層；以及對該等氧化物層實施一氧化物蝕刻步驟，並暴露出該第一重佈線層及該第二重佈線層之該等金屬接墊。