[go: up one dir, main page]

TWI546865B - 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法 - Google Patents

半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法 Download PDF

Info

Publication number
TWI546865B
TWI546865B TW100136580A TW100136580A TWI546865B TW I546865 B TWI546865 B TW I546865B TW 100136580 A TW100136580 A TW 100136580A TW 100136580 A TW100136580 A TW 100136580A TW I546865 B TWI546865 B TW I546865B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
connection portion
insulating layer
electrode
Prior art date
Application number
TW100136580A
Other languages
English (en)
Other versions
TW201227836A (en
Inventor
原義仁
中田幸伸
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201227836A publication Critical patent/TW201227836A/zh
Application granted granted Critical
Publication of TWI546865B publication Critical patent/TWI546865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法
本發明係關於一種包含薄膜電晶體之半導體裝置與顯示裝置、及包含薄膜電晶體之半導體裝置與顯示裝置之製造方法。
主動矩陣型之液晶顯示裝置或有機EL(Electro Luminescence，電致發光)顯示裝置係通常包含：針對每一像素而形成有薄膜電晶體(Thin Film Transistor，以下，亦稱為「TFT」)作為開關元件之基板(以下，稱為「TFT基板」)、形成有對向電極及彩色濾光片等之對向基板、及設置於TFT基板與對向基板之間的液晶層等光調變層。
於TFT基板中形成有複數個源極配線、複數個閘極配線、分別配置於該等之交叉部的複數個TFT、用以對液晶層等光調變層施加電壓的像素電極、輔助電容配線及輔助電容電極等。又，於TFT基板之端部中，設置有用以將源極配線及閘極配線分別連接於驅動電路之輸入端子的端子部。驅動電路既可形成於TFT基板上，亦可形成於另外之基板(電路基板)上。
TFT基板之構成係例如專利文獻1所揭示。以下，一面參照圖式，一面對專利文獻1所揭示之TFT基板之構成進行說明。
圖15(a)係表示TFT基板之概略的模式平面圖，圖15(b)係表示TFT基板中之1個像素的放大平面圖。又，圖16係圖15所示之半導體裝置中之TFT及端子部的剖面圖。
如圖15(a)所示，TFT基板包含複數個閘極配線2016、及複數個源極配線2017。由該等配線2016、2017包圍之各個區域2021成為「像素」。於TFT基板中除形成有像素之區域(顯示區域)以外之區域2040中，配置有用以將複數個閘極配線2016及源極配線2017分別連接於驅動電路的複數個連接部2041。各連接部2041係構成用以與外部配線連接的端子部。
如圖15(b)及圖16所示，以覆蓋成為像素之各區域2021之方式設置有像素電極2020。又，於各區域2021中形成有TFT。TFT包含閘極電極G；覆蓋閘極電極G之閘極絕緣膜2025、2026；配置於閘極絕緣膜2026上之半導體層2019；以及分別連接於半導體層2019之兩端部的源極電極S及汲極電極D。TFT由保護膜2028覆蓋。於保護膜2028與像素電極2020之間，形成有層間絕緣膜2029。TFT之源極電極S連接於源極配線2017，閘極電極G連接於閘極配線2016。又，汲極電極D係於接觸孔2030內連接於像素電極2020。
又，與閘極配線2016平行地形成有輔助電容配線2018。輔助電容配線2018連接於輔助電容。此處，輔助電容包含由與汲極電極相同之導電膜形成之輔助電容電極2018b、由與閘極配線相同之導電膜形成之輔助電容電極2018a、及位於該等間之閘極絕緣膜2026。
於自各閘極配線2016或源極配線2017延伸之連接部2041上，不形成閘極絕緣膜2025、2026及保護膜2028，而以與連接部2041之上表面接觸之方式形成有連接配線2044。藉此，確保連接部2041與連接配線2044之電性連接。
再者，如圖16所示，液晶顯示裝置中，TFT基板係以隔著液晶層2015而與形成有對向電極或彩色濾光片之基板2014對向之方式配置。
於製造此種TFT基板時，較佳為利用共用之製程形成成為像素之區域2021(亦稱為「像素部」)、及端子部，抑制遮罩數或步驟數之增大。
若欲製造上述TFT基板，則必需對閘極絕緣膜2025、2026及保護膜2028中位於端子配置區域2040的部分、及閘極絕緣膜2025及保護膜2028中位於形成輔助電容之區域的部分進行蝕刻。於專利文獻1中，揭示有使用有機絕緣膜形成層間絕緣膜2029，並將其作為遮罩對該等絕緣膜2025、2026、及保護膜2028進行蝕刻。
於專利文獻2中，記載有具有通道保護型之TFT的TFT基板之像素部之構成。但是，專利文獻2之TFT係使用矽膜而形成。
圖17係表示專利文獻2所記載之TFT基板之一部分的剖面圖。於TFT基板之各像素中，設置有薄膜電晶體1141及輔助電容1142。於薄膜電晶體1141中，形成有閘極配線1102；閘極絕緣膜1104；具有通道形成區域之半導體層1113；通道保護膜1108；源極區域1118；汲極區域1117；汲極電極1121及源極配線1122。薄膜電晶體1141係由保護膜1127覆蓋，於保護膜1127上設置有像素電極1131。像素電極1131係於形成於保護膜1127之接觸孔內與汲極電極1121連接。輔助電容1142係構成為：將由與閘極配線1102相同之導電膜形成之電容配線1151、及像素電極1131作為電極，將夾持於電極間之閘極絕緣膜1104及保護膜1127作為介電質。
又，於專利文獻3中，提出有於包含通道保護型之TFT的TFT基板之製造方法中，藉由利用半色調遮罩，而減少所使用之遮罩之數量。然而，專利文獻3之方法有製造製程複雜且量產性較低之虞。又，因於閘極電極與源極、汲極電極之間僅形成有1層絕緣膜，故有於該等電極間產生短路之可能性。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2008-170664號公報
專利文獻2：日本專利特開2009-157354號公報
專利文獻3：日本專利特開2007-258675號公報
近年來，提出有使用氧化鋅等氧化物半導體膜代替矽半導體膜而形成TFT之活化層。將此種TFT稱為「氧化物半導體TFT」。因氧化物半導體具有較非晶矽高之移動率，故可使氧化物半導體TFT以高於非晶矽TFT之速率動作。又，氧化物半導體膜因以較多晶矽膜簡便之製程形成，故亦可應用於必需大面積之裝置。
然而，具有底閘極構造之氧化物半導體TFT係有於TFT之製造製程中，例如於熱處理步驟等中，藉由氧缺陷而產生載子電子、電阻降低之虞。又，於源極、汲極電極之蝕刻步驟或層間絕緣膜之形成步驟中，存在位於其下方之氧化物半導體膜易受到損害之問題。
對此，考慮以覆蓋半導體層中形成有通道之區域(通道形成區域)之方式設置通道保護膜之構造(通道保護型)。於TFT之製造製程中，若於半導體層上形成通道保護膜後形成源極、汲極電極，則於進行用以形成源極、汲極電極之蝕刻時，通道保護膜作為蝕刻終止層而發揮作用。因此，認為可降低通道形成區域因蝕刻而受到之損害。
然而，於追加此種通道保護膜之情形時，若採用先前之積層方法，則必需有對通道保護膜使用遮罩之圖案化步驟，故而預測有製造步驟增加、半導體裝置之製造效率下降之情況。
又，液晶顯示裝置或有機EL顯示裝置之TFT基板係通常具有顯示區域及其周邊區域(亦稱為「邊框區域」)，於顯示區域中複數個像素配置成矩陣狀，於周邊區域中配置有分別驅動掃描信號及顯示信號的驅動電路。於COG(Chip on Glass，玻璃覆晶)方式之顯示裝置中，該等驅動電路係於TFT基板之周邊區域作為LSI(Large Scale Integration，大型積體電路)等電性元件而搭載。於顯示區域與周邊區域之邊界附近，設置將顯示區域之掃描線、信號線等連接於周邊區域之連接配線的連接部。除此以外，於周邊區域之外緣附近，通常形成用以安裝FPC(Flexible Print Circuit，可撓性印刷基板)等元件的端子部。連接部及端子部係與TFT基板構成一體，且於TFT基板之製造時同時地形成。
於連接部及端子部中，構成將上層配線連接於下層配線、或將下層配線連接於上層配線等不同之導體配線間之直接的電性連接。因連接部及端子部之層構成與TFT之層構成不同，故為將該等部位同時且高效率地形成於同一基板上，而必需設法對各部位之構成及製造方法進行研究。
尤其，於高性能地使用氧化物半導體TFT之情形時，如上所述，期待將通道保護層多餘地積層。故而，於將氧化物半導體TFT應用於COG方式之顯示裝置之情形時，為確保氧化物半導體之性能並且提高顯示裝置之TFT基板之製造效率，而必需更加設法研究。
本發明係鑒於上述而完成者，其目的在於高性能且高製造效率地製造包含氧化物半導體TFT及連接部的半導體裝置，或包含氧化物半導體TFT、連接部、及端子部的半導體裝置。又，本發明之目的在於高性能且高製造效率地製造包含該種半導體裝置作為TFT基板之顯示裝置。
本發明之半導體裝置之製造方法係包含薄膜電晶體、及用以將上述薄膜電晶體與外部連接配線電性連接之第1連接部的半導體裝置之製造方法，且包含如下步驟：
(A)　於基板上積層第1金屬；
(B)　將經積層之上述第1金屬圖案化，形成上述薄膜電晶體之閘極電極、及上述第1連接部之下部金屬層；
(C)　於上述閘極電極及上述下部金屬層上形成第1絕緣層；
(D)　於上述第1絕緣層上積層氧化物半導體；
(E)　將經積層之上述氧化物半導體圖案化，形成上述薄膜電晶體之氧化物半導體層，並且自上述下部金屬層之上部去除上述氧化物半導體；
(F)　於上述氧化物半導體層及上述第1絕緣層上積層保護層；
(G)　於上述保護層上形成遮罩圖案；
(H)　介隔上述遮罩圖案，將上述氧化物半導體層作為蝕刻終止層對上述保護層及上述第1絕緣層進行蝕刻，於上述氧化物半導體層之一部分上形成保護層，並且自上述下部金屬層之上部去除上述保護層及上述第1絕緣層；
(I)　於上述保護層及上述下部金屬層上積層第2金屬；及
(J)　將上述第2金屬圖案化，形成上述薄膜電晶體之源極電極及汲極電極，並且形成上述第1連接部之上部金屬層。
於某實施形態中，於上述步驟(J)中，於上述第1連接部，殘留有於上述第1絕緣層上積層有上述保護層與上述上部金屬層之區域。
於某實施形態中，上述半導體裝置更包含藉由連接配線而電性連接於上述第1連接部的第2連接部；於上述步驟(B)中，將上述第1金屬圖案化，形成上述第2連接部之下部金屬層；於上述步驟(C)中，於上述第2連接部之上述下部金屬層上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，於上述第2連接部中之上述第1絕緣層上形成第1半導體層；於上述步驟(F)中，於上述第1半導體層上積層上述保護層；於上述步驟(H)中，介隔上述遮罩圖案，將上述第1半導體層作為蝕刻終止層對上述保護層進行蝕刻，從而自上述第1半導體層之一部分上去除上述保護層；於上述步驟(J)中，將上述第2金屬圖案化，從而去除上述第2連接部內之上述第2金屬，並且去除上述第1半導體層之一部分。
於某實施形態中，於上述步驟(J)中，於第2連接部內之上述第1絕緣層之一部分上殘留有上述第1半導體層之一部分。
於某實施形態中，上述製造方法更包含於上述第2連接部內之上述下部金屬層上、及殘留之上述第1半導體層之上述一部分上形成上部導電層之步驟。
於某實施形態中，上述半導體裝置更包含用以介隔上述第1連接部及上述第2連接部而將上述薄膜電晶體與外部配線電性連接的端子部；於上述步驟(B)中，將上述第1金屬圖案化，形成上述端子部之下部金屬層；於上述步驟(C)中，於上述端子部之上述下部金屬層上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，於上述端子部中之上述第1絕緣層上形成第2半導體層；於上述步驟(F)中，於上述第2半導體層上積層上述保護層；於上述步驟(H)中，介隔上述遮罩圖案，將上述第2半導體層作為蝕刻終止層對上述保護層進行蝕刻，從而於上述第2半導體層之一部分上形成保護層；於上述步驟(J)中，將上述第2金屬圖案化，去除上述端子部內之上述第2金屬，並且去除上述第2半導體層之一部分。
於某實施形態中，於上述步驟(J)中，於上述端子部之上述第1絕緣層上殘留有上述第2半導體層之一部分。
於某實施形態中，上述製造方法更包含於上述端子部之上述下部金屬層上、及殘留之上述第2半導體層之上述一部分上形成上部導電層之步驟。
於某實施形態中，於上述步驟(H)中，藉由電漿蝕刻處理而將上述氧化物半導體之表面導體化。
本發明之顯示裝置之製造方法係包含上述半導體裝置之製造方法者，且更包含如下步驟：
(K)　於上述源極電極、上述汲極電極、及上述第1連接部之上述上部金屬層上形成第2絕緣層；及
(L)　於上述第2絕緣層上積層導電膜，將上述導電膜圖案化，形成像素電極。
於某實施形態中，上述顯示裝置更包含配置於像素內之輔助電容；於上述步驟(B)中，將上述第1金屬圖案化，形成上述輔助電容之第1電容電極；於上述步驟(C)中，於上述第1電容電極上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，於上述輔助電容中之上述第1絕緣層上形成第3半導體層；於上述步驟(J)中，將上述第2金屬圖案化，以與上述第3半導體層接觸之方式形成第2電容電極；於上述步驟(K)中，選擇性地去除上述第2電容電極上之上述第2絕緣層，形成接觸孔；於上述步驟(L)中，上述導電膜以於上述接觸孔內與上述第2電容電極接觸之方式積層，上述第2電容電極電性連接於上述像素電極。
本發明之半導體裝置係包含薄膜電晶體、及用以將上述薄膜電晶體與外部配線電性連接的第1連接部者，上述薄膜電晶體包含：閘極電極；形成於上述閘極電極上之第1絕緣層；形成於上述第1絕緣層上之氧化物半導體層；與上述氧化物半導體層接觸地設置之保護層；於上述保護層上，各自之一部分以與上述氧化物半導體層接觸之方式形成之源極電極及汲極電極；及形成於上述源極電極及上述汲極電極上之第2絕緣層；上述第1連接部包含：含有與上述閘極電極相同之材料的下部金屬層；與上述下部金屬層接觸地形成，且包含與上述源極電極及汲極電極相同之材料的上部金屬層；及形成於上述上部金屬層上，且包含與上述第2絕緣層相同之材料的絕緣層；於上述第1連接部內，形成有積層有包含與上述上部金屬層及上述薄膜電晶體之上述保護層相同之構件之層、以及上述上部金屬層之區域。
於某實施形態中，上述半導體裝置更包含藉由連接配線而電性連接於上述第1連接部的第2連接部；上述第2連接部包含：含有與上述閘極電極相同之材料的下部金屬層；及形成於上述第2連接部之上述下部金屬層上之上部導電層；於上述第2連接部內，形成有上述第2連接部之上述下部金屬層與上述上部導電層接觸之區域；及於上述第2連接部之上述下部金屬層與上述上部導電層之間，積層有包含與上述第1絕緣層相同之材料的絕緣層及包含與上述氧化物半導體層相同之材料的半導體層之區域。
於某實施形態中，上述半導體裝置包含用以介隔上述第1連接部及上述第2連接部而將上述薄膜電晶體與外部配線電性連接的端子部；上述端子部包含：含有與上述閘極電極相同之材料的下部金屬層；及形成於上述端子部之上述下部金屬層上的上部導電層；於上述端子部內，形成有上述端子部之上述下部金屬層與上述上部導電層接觸之區域；及於上述端子部之上述下部金屬層與上述上部導電層之間，積層有包含與上述第1絕緣層相同之材料的絕緣層及包含與上述氧化物半導體層相同之材料的半導體層之區域。
於某實施形態中，藉由電漿蝕刻處理而將上述薄膜電晶體之上述氧化物半導體層、上述第2連接部之上述半導體層、及上述端子部之上述半導體層的各表面導體化。
本發明之顯示裝置係包含上述半導體裝置者，且包含配置成矩陣狀之複數個像素、及於像素內形成於上述第2絕緣層上之像素電極，上述像素電極係與上述薄膜電晶體之上述汲極電極電性連接，上述第2連接部之上述上部導電層包含與上述像素電極相同之材料。
於某實施形態中，上述顯示裝置包含配置於像素內之輔助電容，上述輔助電容包含：含有與上述閘極電極相同之材料的第1電容電極；形成於上述第1電容電極上，且包含與上述第1絕緣層相同之材料的絕緣層；形成於上述輔助電容之上述絕緣層上，且包含與上述氧化物半導體層相同之材料的半導體層；及形成於上述輔助電容之上述半導體層上，且包含與上述汲極電極相同之材料的第2電容電極。
於某實施形態中，上述輔助電容之上述第2電容電極係於形成於上述第2絕緣層之開口部內與上述像素電極電性接觸。
於某實施形態中，上述顯示裝置係包括含有配置成矩陣狀的複數個像素之顯示部、及位於上述顯示部之外側的周邊部，於上述周邊部中配置有控制上述顯示部之顯示的電性元件，介隔上述第1連接部及上述第2連接部，而將上述薄膜電晶體與上述周邊部之電性元件電性連接。
於某實施形態中，上述端子部係為安裝可撓性印刷基板而配置於上述周邊部之端子。
根據本發明，可高製造效率地提供一種包含氧化物半導體TFT及連接部的高性能之半導體裝置、及包含氧化物半導體TFT、連接部、及端子部的高性能之半導體裝置。又，根據本發明，可高製造效率地提供一種包含該種半導體裝置作為TFT基板之高性能之顯示裝置。
以下，一面參照圖式，一面對本發明之實施形態之半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法進行說明。但是，本發明之範圍並不限定於以下實施形態。
(實施形態1)
圖1係模式性地表示實施形態1之半導體裝置之構成的剖面圖。
本實施形態之半導體裝置係形成有氧化物半導體TFT的TFT基板，且設為廣泛地包含各種顯示裝置或電子機器等之TFT基板者。但是，於本實施形態之說明中，將半導體裝置作為包含氧化物半導體TFT作為開關元件的液晶顯示裝置之TFT基板進行說明。
本實施形態之半導體裝置100(有時亦稱為「TFT基板100」)係包含：薄膜電晶體10、用以將薄膜電晶體10與外部配線電性連接的第1連接部30、第2連接部40、及端子部50。第1連接部30、第2連接部40、及端子部50之詳細情況於下文進行敍述。進而，於將半導體裝置100用作顯示裝置之TFT基板之情形時，包含產生輔助電容之輔助電容部(稱為「輔助電容20」)。將不含輔助電容20之形態亦設為本發明之半導體裝置所包含者。
薄膜電晶體10係包含：閘極電極62a；形成於閘極電極62a上之第1絕緣層64(有時亦稱為「閘極絕緣層64」、或僅稱為「絕緣層64」)；形成於第1絕緣層64上之氧化物半導體層66a；與氧化物半導體層66a接觸地設置之保護層68；於保護層68上，介隔保護層68之間隙，各自之一部分以與氧化物半導體層66a接觸之方式形成之源極電極72as及汲極電極72ad；以及形成於源極電極72as及汲極電極72ad上之第2絕緣層74(有時亦僅稱為「絕緣層74」)。
第2絕緣層74係包含以與源極電極72as及汲極電極72ad接觸之方式成膜之保護膜74a、及成膜於保護膜74a上之層間絕緣膜74b。亦可將第2絕緣層74形成1層。於第2絕緣層74上，形成有可作為顯示裝置之像素電極發揮作用之導電層(稱為「像素電極17」)。
輔助電容20包括：包含與閘極電極62a相同之金屬材料的第1電容電極(輔助電容電極)62b；形成於第1電容電極62b上，且包含與第2絕緣層64相同之材料的絕緣層64；形成於絕緣層64上，且包含與氧化物半導體層66a相同之材料的半導體層66b；以及形成於半導體層66b上，且與源極電極72as及汲極電極72ad為相同之材料的第2電容電極(輔助電容對向電極)72b。於第2電容電極72b上形成有絕緣層74。於輔助電容20中之絕緣層74中形成有接觸孔(開口部)19，於接觸孔19內積層有像素電極17(此處，包含自像素電極17延伸之導電體層在內稱為像素電極17)，於接觸孔19之內側第2電容電極72b電性連接於像素電極17。
第1連接部30包括：包含與閘極電極62a相同之材料的下部金屬層62c；於絕緣層64之間隙中與下部金屬層62c接觸地形成，且包含與源極電極72as及汲極電極72ad相同之材料的上部金屬層72c；及形成於上部金屬層72c上，且包含與第2絕緣層74相同之材料的絕緣層74。於第1連接部30之一部分中，存在積層有絕緣層64、保護層68及上部金屬層72c之區域。
第2連接部40包括：包含與閘極電極62a相同之材料的下部金屬層62d；及於絕緣層64之間隙中以與下部金屬層62d接觸之方式形成之上部導電層17d。上部導電層17d係包含與像素電極17相同之材料。於第2連接部40內，形成有下部金屬層62d與上部導電層17d接觸之區域；以及於該區域之外側之下部金屬層62d與上部導電層17d之間，積層有絕緣層64及包含與氧化物半導體層66a相同之材料的半導體層66d之區域。
端子部50包括：包含與閘極電極62a相同之材料的下部金屬層62e；及於絕緣層64之間隙中以與下部金屬層62e接觸之方式形成之上部導電層17e。上部導電層17e係包含與像素電極17相同之材料。於端子部50內，形成有下部金屬層62e與上部導電層17e接觸之區域；以及於該區域之外側之下部金屬層62e與上部導電層17e之間，積層有絕緣層64及包含與氧化物半導體層66a相同之材料的半導體層66e之區域。
亦可藉由在製造步驟中之電漿蝕刻時或追加電漿處理而將未由薄膜電晶體10之氧化物半導體層66a、半導體層66b、66d、及66e之保護層68覆蓋之部分的表面導體化。
(實施形態2)
圖2係模式性地表示本發明之實施形態2之液晶顯示裝置1000之構成的立體圖。
如圖2所示，液晶顯示裝置1000包含：隔著液晶層而相互對向之TFT基板100(對應於實施形態1之半導體裝置100)及對向基板200；配置於TFT基板100及對向基板200之各自之外側的偏光板210及220；以及將顯示用之光朝向TFT基板100出射之背光單元230。於TFT基板100中，配置有驅動複數個掃描線(閘極匯流排線)的掃描線驅動電路110、及驅動複數個信號線(資料匯流排線)的信號線驅動電路120。掃描線驅動電路80及信號線驅動電路82係連接於配置於TFT基板100之外部的控制電路130。按照控制電路130之控制，將切換TFT之開-關的掃描信號自掃描線驅動電路110供給至複數個掃描線，將顯示信號(向像素電極17之施加電壓)自信號線驅動電路120供給至複數個信號線。
對向基板200係包含彩色濾光片及共用電極。於3原色顯示之情形時，彩色濾光片係包含各自與像素對應地配置之R(紅)濾光片、G(綠)濾光片、及B(藍)濾光片。共用電極係以隔著液晶層並覆蓋複數個像素電極17之方式形成。根據共用電極與各像素電極17之間所提供之電位差，將兩電極間之液晶分子針對每一像素而配向，從而完成顯示。
圖3係模式性地表示TFT基板100之構成的平面圖，圖4係模式性地表示TFT基板100之顯示區域DA之構成的平面圖，圖5係模式性地表示TFT基板之配線構成的平面圖。
如圖3所示，具有顯示部DA與位於顯示部之外側的周邊部FA。於周邊部FA中，掃描線驅動電路110、信號線驅動電路120、及電壓供給電路等之電性元件25以COG方式配置。又，於周邊部FA之外端部附近配置有用以安裝FPC等外部元件的端子部50。
於顯示部DA中，如圖4所示，複數個像素5配置成矩陣狀，複數個掃描線14與複數個信號線12以相互正交之方式配置。於複數個掃描線14與複數個信號線12之交點各自之附近，針對每一像素5而形成有作為主動元件之薄膜電晶體(TFT)10。於各像素5中，配置有電性連接於TFT 10之汲極電極且例如包含ITO(Indium Tin Oxide，氧化銦錫)的像素電極17。又，於相鄰之2個掃描線14之間，輔助電容線(亦稱為蓄積電容線、Cs線)15與掃描線14平行地延伸。TFT 10之閘極電極62a及輔助電容20之第1電容電極62b係分別作為掃描線14及輔助電容線15之一部分而形成。
如圖5所示，於顯示區域DA與周邊區域FA之邊界配置有複數個連接配線35。信號線12、及連接於輔助電容線15之輔助電容連接線16係介隔分別對應地配置之連接部30而電性連接於連接配線35。藉由連接部30，而將作為上層配線之信號線12及輔助電容連接線16連接於作為下層配線之連接配線35。再者，輔助電容連接線16係經由形成於絕緣層64之接觸孔而連接於作為下層配線的輔助電容線15。又，TFT 10之汲極電極係與作為輔助電容20之上部電極的第2電容電極連接，第2電容電極係經由形成於像素電極與第2電容電極間之絕緣層之接觸孔而連接於像素電極17。
於各連接配線35之周邊區域FA側配置有連接部40。於連接部40中，連接配線35係連接於周邊區域FA之上層配線，上層配線係連接於電性元件25。又，於作為下層配線的掃描線14亦藉由連接部40而連接於周邊區域之上層配線後，連接於電性元件25。電性元件25與端子部50係藉由複數個配線而連接。
其次，使用圖6~8對TFT基板100之製造方法進行說明。
圖6(a)~(e)、圖7(f)~(i)、及圖8(j)~(l)係表示TFT基板100之製造步驟(A)~(L)的模式剖面圖。於圖6~圖8中，薄膜電晶體(TFT)10、輔助電容20、第1連接部30、第2連接部40、及端子部50之剖面係分別對應於圖5中之A-A剖面、B-B剖面、C-C剖面、D-D剖面、及E-E剖面。
步驟(A)：
首先，如圖6(a)所示，於基板60上藉由濺鍍法等而積層第1金屬62。第1金屬62可為例如包含Ti(鈦)/Al(鋁)/Ti(鈦)之3層的金屬層。
步驟(B)：
其次，如圖6(b)所示，藉由將積層之第1金屬62圖案化，而形成薄膜電晶體10之閘極電極62a、輔助電容20之第1電容電極62b、第1連接部30、第2連接部40、及端子部50之下部金屬層62c、62d、及62e。於圖案化時，於藉由公知之光微影法，而形成抗蝕劑遮罩(第1遮罩)後，進行去除未由抗蝕劑遮罩覆蓋之部分的第1金屬62。於圖案化後，去除抗蝕劑遮罩。
步驟(C)：
其次，如圖6(c)所示，於基板60上，以覆蓋閘極電極62a、第1容量電極62b、及下部金屬層62c、62d、及62e之方式積層第1絕緣層64。第1絕緣層64係例如厚度約400 nm之SiO2膜，且利用CVD(Chemical Vapor Deposition，化學氣相沈積)法成膜。第1絕緣層64亦可為例如包含SiO2膜之單層膜，亦可為具有將SiNx膜設為下層、將SiO2膜設為上層之積層構造。於包含SiO2膜之單層之情形時，SiO2膜之厚度較佳為300 nm以上500 nm以下。於具有包含SiNx膜(下層)及SiO2膜(上層)之積層構造之情形時，SiNx膜之厚度較佳為200 nm以上500 nm以下，SiO2膜之厚度較佳為20 nm以上150 nm以下。
步驟(D)：
其次，如圖6(d)所示，於第1絕緣層64上積層氧化物半導體66。氧化物半導體66係利用濺鍍法，將例如In-Ga-Zn-O系半導體(IGZO)膜積層為厚度30 nm以上300 nm以下而形成。
步驟(E)：
其次，如圖6(e)所示，將經積層之氧化物半導體66圖案化，獲得薄膜電晶體10之氧化物半導體層66a，輔助電容20、第2連接部40、及端子部50之半導體層66b(第3半導體層)，66d(第1半導體層)，以及66e(第2半導體層)。此時，於第1連接部30中，自下部金屬層62c及絕緣層64上去除氧化物半導體。圖案化係藉由光微影法，利用抗蝕劑遮罩(第2遮罩)覆蓋氧化物半導體66之特定區域，將未由抗蝕劑遮罩覆蓋之部分藉由濕式蝕刻去除而進行。其後，去除抗蝕劑遮罩。再者，於氧化物半導體66中，亦可使用其他種類之氧化物半導體膜代替IGZO。
步驟(F)：
其次，如圖7(f)所示，以覆蓋氧化物半導體層66a、半導體層66b、66d、及66e之方式，於第1絕緣層64上，藉由CVD法將例如SiO2之保護層68積層為厚度150 nm左右。保護層68較佳為包含SiOy等氧化物。若使用氧化物，則可於氧化物半導體層66a中產生缺氧之情形時，藉由氧化物所包含之氧而恢復缺氧，故可有效地降低氧化物半導體層66a之氧化缺陷。
再者，此處雖然將保護層68積層為SiO2之單層，但亦可採用將SiO2膜設為下層、將SiNx膜設為上層之積層構造來代替其。保護層68之厚度(於具有積層構造之情形時各層之總厚度)較佳為50 nm以上200 nm以下。若為50 nm以上，則可於源極、汲極電極之圖案化步驟等中，更確實地保護氧化物半導體層66a之表面。另一方面，若超過200 nm，則因藉由源極電極或汲極電極而產生更大之階差，故有引起斷線等之虞，故欠佳。
步驟(G)：
其次，如圖7(g)所示，於保護層68上藉由光微影法而形成遮罩圖案70(第3遮罩)。
步驟(H)：
其次，如圖7(h)所示，介隔遮罩圖案70，而對保護層68及第1絕緣層64進行蝕刻。此時，將氧化物半導體層66a、半導體層66b、66d、及66e用作蝕刻終止層。藉由該蝕刻而於氧化物半導體層66a、半導體層66b、66d、及66e上選擇性地形成保護層68。此時，亦可藉由電漿蝕刻處理，而將氧化物半導體層66a、半導體層66b、66d、及66e之表面導體化。
於該步驟中，以不蝕刻氧化物半導體層66a之方式，選擇蝕刻條件。因此，例如，使用CF4/O2(流量：475 sccm/25 sccm)作為蝕刻氣體，將基板之溫度設為60℃，於腔室內進行乾式蝕刻。將腔室內之真空度設為15 mT，將施加功率設為1000 W，將蝕刻時間設為7分鐘。
藉此，於TFT 10中，去除保護層68中形成源極接觸及汲極接觸之部分，從而形成使氧化物半導體層66a露出之2個開口部。保護層68係覆蓋氧化物半導體層66a中成為通道之區域，且作為通道保護膜而發揮作用。於輔助電容20中，去除位於半導體層66b上之保護層68之大部分，從而形成使半導體層66b露出之開口部。開口部之直徑為例如20 μm。於第1連接部30中，自下部金屬層62c之上部去除保護層68及第1絕緣層64，從而使下部金屬層62c露出。於第2連接部40中，去除保護層68之一部分，從而使半導體層66d部分地露出。於端子部50中，去除保護層68之一部分，從而使半導體層66e部分地露出。
於本步驟中，較佳為以將氧化物半導體層66a作為蝕刻終止層進行蝕刻之方式，根據保護層68及第1絕緣層64之材料等，選擇蝕刻條件。藉此，於第1連接部30中，總括地蝕刻第1絕緣層64及保護層68(GI/ES同時蝕刻)，同時，於TFT 10、輔助電容20、第2連接部40、及端子部50中，僅蝕刻絕緣層68。此處所謂蝕刻條件，係於利用乾式蝕刻之情形時，包含蝕刻氣體之種類、基板1之溫度、及腔室內之真空度等。又，於利用濕式蝕刻之情形時，包含蝕刻液之種類或蝕刻時間等。
步驟(I)：
其次，如圖7(i)所示，以覆蓋保護層68、氧化物半導體層66a、半導體層66b、66d、及66e、以及下部金屬層62之方式於基板上積層作為導電材料之第2金屬72。此處係藉由例如濺鍍法而積層MoN/Al/MoN之3層。
步驟(J)：
其次，如圖8(j)所示，利用光微影法，使用遮罩圖案(第4遮罩)，進行第2金屬72之圖案化。藉此，以與氧化物半導體層66a接觸之方式形成TFT 10之源極電極72as及汲極電極ad。此時，於輔助電容20中，以與半導體層66b接觸之方式形成第2電容電極72b，於第1連接部30中，以與下部金屬層62c接觸之方式形成上部金屬層72c。於第1連接部30內，殘留有於絕緣層64上積層有保護層68與上部金屬層72c之區域。
又，去除第2連接部40內之所有第2金屬72，並且選擇性地去除未由保護層68覆蓋之部分的半導體層66d。即，於第2連接部40中，僅於絕緣層64之一部分上殘留有半導體層66d及保護層68。於端子部50中，將第2金屬72全部去除，並且選擇性地去除未由保護層68覆蓋之部分的半導體層66e。即，於端子部50中，僅於絕緣層64之一部分上殘留半導體層66e及保護層68。
以如此之方式，完成作為氧化物半導體TFT之TFT 10、及作為輔助電容Cs之輔助電容20。再者，氧化物半導體層66a及半導體層66b、66d、及66e之表面存在因乾式蝕刻損害而成為導電體之可能性。於該情形時，輔助電容20係構成為將第1電容電極62b設為輔助電容電極，將導體化之半導體層66b及第2電容電極設為輔助電容對向電極，將絕緣層64設為介電質層。
步驟(K)：
其次，如圖8(k)所示，於TFT 10、輔助電容20、及第1連接部30上，形成第2絕緣層74。於該步驟中，首先，於基板整體上，藉由CVD法而堆積SiO2等氧化物，其後，堆積SiNx膜，形成保護膜74a及層間絕緣層74b。再者，第2絕緣層74既可作為例如SiO2之單層而形成，亦可作為例如SiO2層與SiNx層之2重構造。於包含SiO2之單層之情形時，SiO2層之厚度較佳為50 nm以上300 nm以下。於2重構造之情形時，較佳為SiO2之厚度為50 nm以上150 nm以下，SiNx之厚度為50 nm以上200 nm以下。
繼而，利用光微影法，使用遮罩圖案(第5遮罩)，進行第2絕緣層74之圖案化。藉此，於TFT 10及第1連接部30上殘留第2絕緣層74，並自第2連接部40及端子部50上去除第2絕緣層74。此時，自第2連接部40及端子部50上去除保護層68，進而去除未由半導體層66d及66e覆蓋之部分的絕緣層64，從而使下部金屬層62d及62e露出。
又，於輔助電容20中，去除第2電容電極72b上之第2絕緣層74而形成接觸孔19，從而於其內部使第2電容電極72b露出。
步驟(L)：
其次，如圖8(l)所示，形成像素電極17、上部導電層17d及17e。此處，首先，於基板整體上，例如藉由濺鍍法而堆積透明導電材料(導電膜)。此時，透明導電材料係以於接觸孔19內與輔助電容20之第2電容電極72b接觸之方式堆積。作為透明導電材料，例如使用ITO(厚度：50~200 nm)。繼而，利用公知之光微影法，使用遮罩圖案(第6遮罩)，進行ITO膜之圖案化。藉此，於像素5內形成像素電極，並且形成第2連接部40及端子部50之上部導電層17d及17e。
於輔助電容20中，像素電極17係於接觸孔19內電性連接於第2電容電極72b。第2電容電極72b係如圖5所示，電性連接於TFT 10之汲極電極72ad。又，以與第2連接部40之下部金屬層62d及半導體層66d接觸之方式形成上部導電層17d，以與端子部50之下部金屬層62e及半導體層66e接觸之方式形成上部導電層17e。
於由上述方法製作之TFT基板100中，端子部50係具有如下構造。端子部50係包含配置於基板60上之下部金屬層62e、形成於下部金屬層62e上且具有使下部金屬層62e之一部分露出之開口部的第1絕緣層64、及形成於第1絕緣層64上且於第1絕緣層64之開口部內與下部金屬層62e連接之上部導電層17e。又，於第1絕緣層64之開口部之周緣，於第1絕緣層64與上部導電層17e之間，配置有包含氧化物半導體之半導體層66e。於自基板60之法線方向觀察時，較佳為半導體層66e與下部金屬層62e重疊。藉此，於上部導電層17e與下部金屬層62e之間，不僅可使第1絕緣層64存在而且可使半導體層66e亦存在，故可提高端子部50之可靠性。
於所圖示之示例中，半導體層66e之開口部側之端部係與第1絕緣層64之開口部之側壁整合。其係由於在圖8(k)所示之步驟中，半導體層66e成為蝕刻遮罩，第1絕緣層64被蝕刻，從而形成開口部。又，與半導體層66e之開口部為相反側之端部亦可與上部導電層17e之端部整合。此種構造係藉由在圖8(l)所示之步驟中，將半導體層66e與上部導電層17e同時地蝕刻而獲得。
再者，如上所述之構造之端子部50之製造方法並不限定於圖6~圖8所例示之方法。例如於圖6~圖8中，雖然於連同TFT 10或電容部等與基板60上一起製造端子部50，但TFT 10或電容部之構造或製程亦可與圖6~圖8所示之示例不同。又，端子部50亦可於基板60上單獨、或連同除TFT以外之半導體元件一起於基板60上製造。
以下，對有效地製造端子部50之方法進行說明。於以下說明中，有為易於明白，而將圖6~圖8所示之步驟作為示例而參照之情形。
首先，於基板60上形成下部金屬層62e。繼而，以覆蓋下部金屬層62e之方式形成第1絕緣層64。此後，於第1絕緣層64上形成半導體層66e(參照圖6(e))。
繼而，以覆蓋半導體層66e之一部分之方式形成保護層(絕緣層)68。保護層68係以於自基板60之法線方向觀察時，介隔第1絕緣層64及半導體層66e而與下部金屬層62e之一部分重疊之方式配置(例如參照圖7(h))。
接著，將保護層68作為蝕刻遮罩去除半導體層66e之一部分(例如參照圖8(j))。再者，該步驟亦可與TFT 10之源極、汲極分離步驟同時地進行。藉此，於成為源極、汲極電極的金屬層之圖案化步驟中，保護層68作為障壁層而發揮作用，因而可降低半導體層66e所受到之損害，且可將半導體層66e殘留於端子部形成區域。
接著，去除半導體層66e上之保護層68，並且去除第1絕緣層64中未由半導體層66e覆蓋之部分，從而形成開口部(參照圖8(k))。即，半導體層66e係於保護層68之蝕刻中作為蝕刻終止層而發揮作用，且於第1絕緣層64之蝕刻中作為蝕刻遮罩而發揮作用。如此，因可將由保護層68確保之半導體層66e用作蝕刻遮罩，故無需為了形成開口部而形成另外之遮罩，故而有利。藉由該步驟，而使下部金屬層62e之一部分露出。又，半導體層66e之端部係與第1絕緣層64之開口部之側壁整合。
此後，於開口部內及半導體層66e上形成上部導電層17e(參照圖8(l))。再者，於在基板60上形成複數個端子部50之情形時，若將鄰接之端子部50之半導體層66e彼此連接，則有端子部50彼此導通之虞。因此，各端子部50之半導體層66e較佳為具有相互分離之圖案。例如，亦可於上部導電層17d之圖案化時，亦將半導體層66e同時地圖案化。於該情形時，自基板60之法線方向觀察，上部導電層17e之端部與半導體層66d之端部整合。但是，於利用濕式蝕刻法進行圖案化之情形時，亦有於與基板60垂直之剖面，半導體層66d之側壁具有自上部導電層17e之端部沿開口部側傾斜之倒錐形狀之情形。如此，若將上部導電層17d及半導體層66e同時地圖案化，則可不增大製造步驟數，而僅於開口部周緣，於上部導電層17e與第1絕緣層64之間殘留半導體層66e。因此，可確保端子部50之可靠性，且抑制端子部50彼此之導通。
以上，雖對TFT基板100之製造方法進行了說明，但液晶顯示裝置1000係藉由利用公知之製造方法將除此以外之構件添加於利用上述TFT 100之製造方法所製造之TFT基板而獲得。
其次，使用圖9及10，對第1參考例之半導體裝置之製造方法進行說明。
圖9(a)~(c)及圖10(d)~(f)係模式性地表示第1參考例之半導體裝置之製造步驟(A1-F1)的剖面圖。第1參考例之半導體裝置係不含上述半導體裝置100所包含之保護層68之半導體裝置，以下所示之步驟係表示認為是該種半導體裝置之有效之製造方法的典型之示例。再者，對於與半導體裝置100對應之構件及部分標註相同之參照編號，並省略詳細之說明。
步驟(A1)：
首先，經過與圖6(a)及(b)相同之步驟，如圖9(a)所示，形成第1參考例之半導體裝置之TFT 10之閘極電極62a、輔助電容20之第1電容電極62b、第1連接部30之下部金屬層62c、第2連接部40之下部金屬層62d、及端子部50之下部金屬層62e。此處，使用第1遮罩。
步驟(B1)：
係對應於圖6(c)~(e)之步驟，如圖9(b)所示，於第1絕緣層64上，形成TFT 10之氧化物半導體層66a、第2連接部40之半導體層66d、及端子部50之半導體層66e。此處，使用第2遮罩。
步驟(C1)：
係對應於圖7(f)~(h)之步驟，如圖9(c)所示，去除第1連接部30之第1絕緣層64，下部金屬層62c露出。此處，使用第3遮罩。
步驟(D1)：
係對應於圖7(i)~圖8(j)之步驟，如圖10(d)所示，形成TFT 10之源極電極72as及汲極電極72ad、輔助電容20之第2電容電極72b、以及第1連接部30之上部金屬層72c。此處，使用第4遮罩。
步驟(E1)：
係對應於圖8(k)之步驟，如圖10(e)所示，於TFT 10、輔助電容20、及第1連接部30上形成第2絕緣層74。於輔助電容20上之第2絕緣層74中形成接觸孔19，第2電容電極72b露出。此處，使用第5遮罩。
步驟(F1)：
係對應於圖8(l)之步驟，如圖10(f)所示，於TFT 10及輔助電容20上形成像素電極17，並且形成第2連接部40及端子部50之上部導電層17d及17e。輔助電容20上之像素電極17係於接觸孔19內連接於第2電容電極72b。此處，使用第6遮罩。
如此，於第1參考例之半導體裝置之製造方法中，使用6個遮罩。然而，因該半導體裝置不具有保護層68，故有TFT 10之氧化物半導體層因濺鍍等而受到損害，且TFT 10無法作為氧化物半導體TFT充分地發揮作用之虞。為解決此問題，若僅於第1參考例之製造方法中添加保護層68之形成步驟，則為此必需有另外1個光微影步驟(第7遮罩步驟)，從而製造時間及成本增加。
根據本發明之半導體裝置100之製造方法，可使用6個遮罩製造具有保護層之高性能之半導體裝置與顯示裝置之TFT基板，且可削減製造時間及成本。
其次，使用圖11對第2參考例之半導體裝置之製造方法進行說明。
圖11(a)~(e)係模式性地表示第2參考例之半導體裝置之製造步驟(A2-E2)的剖面圖。第2參考例之半導體裝置係為提高製造效率而僅藉由5個遮罩而形成半導體裝置之製造方法。對於與半導體裝置100對應之構件及部分標註相同之參照編號，並省略其詳細說明。又，此處，因端子部50之製造方法與第2連接部之製造方法相同，故省略其圖示。
步驟(A2)：
首先，經過與圖6(a)及(b)相同之步驟，如圖10(a)所示，形成第2參考例之半導體裝置之TFT 10之閘極電極62a、輔助電容20之第1電容電極62b、第1連接部30之下部金屬層62c、第2連接部40之下部金屬層62d、及端子部50之下部金屬層62e。此處，使用第1遮罩。
步驟(B2)：
係對應於圖6(c)~(e)之步驟，如圖10(b)所示，於第1絕緣層64上，形成TFT 10之氧化物半導體層66a、第2連接部40之半導體層66d、及端子部50之半導體層66e。此處，使用第2遮罩。
步驟(C2)：
係對應於圖7(i)及圖8(j)之步驟，如圖10(c)所示，不形成保護層68且不去除第1連接部之第1絕緣層64，而形成TFT 10之源極電極72as及汲極電極72ad、輔助電容20之第2電容電極72b、及第1連接部30之上部金屬層72c。此處，使用第3遮罩。
步驟(D2)：
係對應於圖8(k)之步驟，如圖11(d)所示，於TFT 10、輔助電容20、及第1連接部30上形成第2絕緣層74。於輔助電容20之第2絕緣層74中形成接觸孔19，第2電容電極72b露出。又，亦於第2連接部30上之第2絕緣層74中形成接觸孔19c，下部金屬層62c及上部金屬層72c露出。此處，使用第4遮罩。
步驟(E2)：
係對應於圖8(l)之步驟，如圖11(e)所示，於TFT 10及輔助電容20上形成像素電極17，並且形成第2連接部40及端子部50之上部導電層17d及17e。輔助電容20上之像素電極17係於接觸孔19內連接於第2電容電極72b。又，亦於第2連接部30上形成包含與像素電極相同之材料的金屬層17c，於接觸孔19c內，介隔金屬層17c而將下部金屬層62c與上部金屬層72c電性連接。此處，使用第5遮罩。
如此，於第2參考例之半導體裝置之製造方法中使用5個遮罩。然而，根據該製造方法，將稱為周邊之邊框的區域FA之寬度(圖3中之d1)設計為較小(例如d1為1 mm以下)之情形、或將端子部50之配置間隔(圖5中之d2)形成為非常短(例如d2為50 μm以下)之情形就製造上而言較為困難，故有無法採用第2參考例之製造方法之虞。
又，因第2參考例之製造方法亦與第1參考例之製造方法相同，即為不採用保護層68之半導體裝置之製造方法，故於為使裝置高性能化而採用保護層68之情形時，進而亦存在步驟增加之問題。
根據本發明之半導體裝置100之製造方法，可不於第1連接部30中形成第2絕緣層74之接觸孔19c而製造具有保護層之半導體裝置。故而，可高製造效率地製造小型且高性能之半導體裝置與顯示裝置。
於本實施形態中，較佳為保護層68包含SiO2。藉此，因將氧自保護層68供給至成為TFT之活化層的氧化物半導體層66a，故可進一步降低氧化物半導體層66a所產生之缺氧。因此，可抑制起因於氧缺陷而氧化物半導體層66a低電阻化，故可降低漏電流或滯後。又，由於相同之原因，亦較佳為與氧化物半導體層66a接觸之第1絕緣層64由SiO2形成。
又，保護層68較佳為覆蓋島狀之氧化物半導體層66a之上表面整體(其中，除去源極、汲極區域)及其側壁整體。若藉由此種構成，則於形成源極、汲極電極之圖案化步驟中，可抑制於氧化物半導體層66a之通道區域及其附近，藉由氧化還原反應而形成氧缺陷。其結果，因可抑制起因於氧缺陷而氧化物半導體層66a低電阻化，故可降低漏電流或滯後。又，保護層68較佳為於通道寬度方向較氧化物半導體66a長，且亦與位於氧化物半導體層66a之側壁之附近的第1絕緣層64之上表面接觸。藉此，藉由保護層68，不僅氧化物半導體層66a之上表面而且亦可更確實地保護側壁。
本實施形態中之氧化物半導體層66a較佳為包含例如Zn-O系半導體(ZnO)、In-Ga-Zn-O系半導體(IGZO)、In-Zn-O系半導體(IZO)、或Zn-Ti-O系半導體(ZTO)之層。
其次，對半導體裝置100中之TFT 10之形態進行說明。
圖12(a)~(f)係模式性地表示TFT 10之第1~第6構成例的平面圖。圖12(a)~(f)係表示將第1~第6構成例中之TFT 10之閘極電極62a、氧化物半導體層66a、源極電極72as、汲極電極72ad、及將氧化物半導體層66a與源極電極72as及汲極電極72ad之各者連接的保護層68之間隙68as及68ad之形狀。可將圖12(a)~(f)所示之形態之各TFT用作半導體裝置100之TFT 10。
(實施形態3)
其次，對本發明之實施形態3之液晶顯示裝置1001之半導體裝置101進行說明。
圖13係模式性地表示半導體裝置101之構成的平面圖，且對應於圖5所示之半導體裝置100之平面圖。除以下所說明以外之半導體裝置101之構成係基本上與半導體裝置100相同。對於具有相同之功能之構成要素標註相同之參照編號，並省略其說明。
半導體裝置101係具有自圖5所示之半導體裝置100中除去輔助電容20、輔助電容線15、輔助電容連接線16、對應於輔助電容連接線16之連接部30、連接配線35、及連接部40之構成。於該情形時，TFT 10之汲極電極72ad係經由形成於其上部之第2絕緣層74之接觸孔而連接於像素電極17。例如，對於進行高速顯示驅動之顯示裝置，有無需輔助電容之情形，且較佳地使用半導體裝置101作為該種顯示裝置之TFT基板。
因半導體裝置101之TFT 10、連接部30、連接部40、及端子部50之構成及製造方法與實施形態1及2之半導體裝置100相同，故即便藉由半導體裝置101，亦可高製造效率地製造包含高性能之TFT的半導體裝置與顯示裝置。
(實施形態4)
其次，對本發明之實施形態4之有機EL顯示裝置1002進行說明。
圖14係模式性地表示有機EL顯示裝置1002(亦僅稱為「顯示裝置1002」)之構成的剖面圖。如圖所示，顯示裝置1002包含：TFT基板102、設置於TFT基板102上之電洞傳輸層104、設置於電洞傳輸層104上之發光層106、及設置於發光層106上之對向電極108。電洞傳輸層104與發光層106構成有機EL層。有機EL層係藉由絕緣性突起107而區分，被區分之有機EL層成為1個像素之有機EL層。
TFT基板102係基本上具有與實施形態1之半導體裝置100及實施形態2之液晶顯示裝置1000之TFT基板100基本上相同之構成。即，TFT基板102包含形成於基板60上之TFT 10、此處省略圖示之輔助電容20、連接部30、連接部40、及端子部50。TFT 10係包含形成於基板60上之閘極電極62a、第1絕緣層64、氧化物半導體層66a、保護層68(此處省略圖示)、源極電極72as、及汲極電極72ad。進而，TFT基板102係包含覆蓋TFT 10而積層之第2絕緣層74及形成於第2絕緣層74上之像素電極17。像素電極17係於形成於第2絕緣層74之接觸孔內連接於汲極電極72ad。
因TFT基板102之平面構成與圖3~5所示者基本上相同，故對於相同之構成要素標註相同之參照編號，並省略其說明。再者，亦可使用不包含輔助電容20之實施形態3之半導體裝置101作為TFT基板102。
若藉由像素電極17及對向電極108而對有機EL層施加電壓，則經由電洞傳輸層104而將自像素電極17產生之電洞傳輸至發光層106。又，同時地，藉由於發光層106中使自對向電極108產生之電子移動且使該種電洞與電子再結合，而於發光層106內發光。藉由使用作為主動矩陣基板的TFT基板102且針對每一像素而控制發光層106上之發光，而完成所期望之顯示。
對於電洞傳輸層104、發光層106、及對向電極108之材料、以及該等之層構造，可使用公知之材料及構造。亦可有為了於電洞傳輸層104與發光層106之間，提高電洞注入效率，而設置電洞注入層之情況。為了提高光之出射光率並且達成向有機EL層之較高之電子注入效率，而較佳為於對向電極108中，使用穿透率較高且功函數較小之材料。
本實施形態之有機EL顯示裝置1002因將實施形態1~3中說明之半導體裝置用於其TFT基板，故可獲得與實施形態1~3中說明者相同之效果。根據本實施形態，可高製造效率地提供一種可進行高性能之顯示的有機EL顯示裝置1002。
產業上之可利用性
本發明適合用於包含薄膜電晶體之半導體裝置、及將薄膜電晶體配置於TFT基板之液晶顯示裝置、有機EL顯示裝置等顯示裝置。
5．．．像素
10、1141．．．薄膜電晶體(TFT)
12．．．信號線
14．．．掃描線
15．．．輔助電容線
16．．．輔助電容連接線
17、1131、2020．．．像素電極
17d、17e．．．上部導電層
19、2030．．．接觸孔
20、1142．．．輔助電容
25．．．電性元件
30．．．連接部(第1連接部)
35、2044．．．連接配線
40．．．連接部(第2連接部)
50．．．端子部
60、2014．．．基板
62．．．第1金屬層
62a、G．．．閘極電極
62b．．．第1電容電極
62c、62d、62e、72d．．．下部金屬層
64．．．第1絕緣層(閘極絕緣層、絕緣層)
66．．．氧化物半導體
66a．．．氧化物半導體層
66b、66d、66e．．．半導體層(第3、第1、第2半導體層)
68．．．保護層
68ad、68as．．．間隙
70．．．遮罩圖案
72．．．第2金屬層
72ad、1121、D．．．汲極電極
72as、S．．．源極電極
72b．．．第2電容電極
72c．．．上部金屬層
74．．．第2絕緣層
74a、1127、2028．．．保護膜
74b、2029．．．層間絕緣層
100、101、102．．．半導體裝置(TFT基板)
104．．．電洞傳輸層
106．．．發光層
107．．．絕緣性突起
108．．．對向電極
110．．．掃描線驅動電路
120．．．信號線驅動電路
130．．．控制電路
200．．．對向基板
210、220．．．偏光板
230．．．背光單元
1000、1001．．．液晶顯示裝置
1002．．．有機EL顯示裝置
1102、2016．．．閘極配線
1104、2025、2026．．．閘極絕緣膜
1108．．．通道保護膜
1113、2019．．．半導體層
1117．．．汲極區域
1118．．．源極區域
1122、2017．．．源極配線
1151．．．電容配線
2015．．．液晶層
2018．．．輔助電容配線
2018a、2018b．．．補助電容
2021．．．像素之區域
2029．．．層間絕緣膜
2040．．．端子配置區域
2041．．．連接部
DA．．．顯示部
FA．．．周邊部
圖1係表示本發明之實施形態1之半導體裝置100之構成的剖面圖。
圖2係模式性地表示本發明之實施形態2之液晶顯示裝置1000之構成的立體圖。
圖3係模式性地表示液晶顯示裝置1000之TFT基板(半導體裝置100)之構成的平面圖。
圖4係模式性地表示TFT基板100之顯示區域DA之構成的平面圖。
圖5係模式性地表示TFT基板100之配線構成的平面圖。
圖6(a)~(e)係表示半導體裝置100之製造步驟之一部分的剖面圖。
圖7(f)~(i)係表示半導體裝置100之製造步驟之一部分的剖面圖。
圖8(j)~(l)係表示半導體裝置100之製造步驟之一部分的剖面圖。
圖9(a)~(c)係表示第1參考例之半導體裝置之製造步驟之一部分的剖面圖。
圖10(d)~(f)係表示第1參考例之半導體裝置之製造步驟之一部分的剖面圖。
圖11(a)~(e)係表示第2參考例之半導體裝置之製造步驟的剖面圖。
圖12(a)~(f)係表示半導體裝置100之TFT之構成例的平面圖。
圖13係模式性地表示本發明之實施形態3之液晶顯示裝置1001之TFT基板(半導體裝置101)之構成的平面圖。
圖14係模式性地表示本發明之實施形態4之有機EL顯示裝置1002之構成的平面圖。
圖15(a)係表示先前之TFT基板之概略的模式平面圖，(b)係表示(a)之TFT基板中之1個像素的放大平面圖。
圖16係圖15所示之先前之TFT基板中之TFT及端子部的剖面圖。
圖17係表示先前之TFT基板之一部分的剖面圖。
10．．．薄膜電晶體(TFT)
17．．．像素電極
17d、17e．．．上部導電層
19．．．接觸孔
20．．．輔助電容
30．．．連接部(第1連接部)
40．．．連接部(第2連接部)
50．．．端子部
60．．．基板
62a．．．閘極電極
62b．．．第1電容電極
62c、62d、62e．．．下部金屬層
64．．．第1絕緣層(閘極絕緣層、絕緣層)
66a．．．氧化物半導體層
66b、66d、66e．．．半導體層(第3、第1、第2半導體層)
68．．．保護層
72ad．．．汲極電極
72as．．．源極電極
72b．．．第2電容電極
72c．．．上部金屬層
74．．．第2絕緣層
74a．．．保護膜
74b．．．層間絕緣膜
100．．．半導體裝置(TFT基板)

Claims (21)

  1. 一種半導體裝置之製造方法，其係包含薄膜電晶體、及用以將上述薄膜電晶體與外部連接配線電性連接的第1連接部的半導體裝置之製造方法，且包含如下步驟：(A)於基板上積層第1金屬；(B)將經積層之上述第1金屬圖案化，形成上述薄膜電晶體之閘極電極、及上述第1連接部之下部金屬層；(C)於上述閘極電極及上述下部金屬層上形成第1絕緣層；(D)於上述第1絕緣層上積層氧化物半導體；(E)將經積層之上述氧化物半導體圖案化，形成上述薄膜電晶體之氧化物半導體層，並且自上述下部金屬層之上部去除上述氧化物半導體；(F)於上述氧化物半導體層及上述第1絕緣層上積層保護層；(G)於上述保護層上形成遮罩圖案；(H)介隔上述遮罩圖案，將上述氧化物半導體層作為蝕刻終止層對上述保護層及上述第1絕緣層進行蝕刻，於上述氧化物半導體層之一部分上形成保護層，並且自上述下部金屬層之上部去除上述保護層及上述第1絕緣層；(I)於上述保護層及上述下部金屬層上積層第2金屬；及(J)將上述第2金屬圖案化，形成上述薄膜電晶體之源極電極及汲極電極，並且形成上述第1連接部之上部金 屬層。
  2. 如請求項1之半導體裝置之製造方法，其中於上述步驟(J)中，於上述第1連接部，殘留有於上述第1絕緣層上積層有上述保護層與上述上部金屬層之區域。
  3. 如請求項1之半導體裝置之製造方法，其中上述半導體裝置更包含藉由連接配線而電性連接於上述第1連接部之第2連接部；於上述步驟(B)中，將上述第1金屬圖案化，形成上述第2連接部之下部金屬層；於上述步驟(C)中，於上述第2連接部之上述下部金屬層上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，於上述第2連接部中之上述第1絕緣層上形成第1半導體層；於上述步驟(F)中，於上述第1半導體層上積層上述保護層；於上述步驟(H)中，介隔上述遮罩圖案，將上述第1半導體層作為蝕刻終止層對上述保護層進行蝕刻，從而自上述第1半導體層之一部分上去除上述保護層；於上述步驟(J)中，將上述第2金屬圖案化，從而去除上述第2連接部內之上述第2金屬，並且去除上述第1半導體層之一部分。
  4. 如請求項2之半導體裝置之製造方法，其中上述半導體裝置更包含藉由連接配線而電性連接於上述第1連接部之第2連接部； 於上述步驟(B)中，將上述第1金屬圖案化，形成上述第2連接部之下部金屬層；於上述步驟(C)中，於上述第2連接部之上述下部金屬層上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，於上述第2連接部中之上述第1絕緣層上形成第1半導體層；於上述步驟(F)中，於上述第1半導體層上積層上述保護層；於上述步驟(H)中，介隔上述遮罩圖案，將上述第1半導體層作為蝕刻終止層對上述保護層進行蝕刻，從而自上述第1半導體層之一部分上去除上述保護層；於上述步驟(J)中，將上述第2金屬圖案化，從而去除上述第2連接部內之上述第2金屬，並且去除上述第1半導體層之一部分。
  5. 如請求項3之半導體裝置之製造方法，其中於上述步驟(J)中，於第2連接部內之上述第1絕緣層之一部分上殘留有上述第1半導體層之一部分。
  6. 如請求項4之半導體裝置之製造方法，其中於上述步驟(J)中，於第2連接部內之上述第1絕緣層之一部分上殘留有上述第1半導體層之一部分。
  7. 如請求項5之半導體裝置之製造方法，其中更包含於上述第2連接部內之上述下部金屬層上、及殘留之上述第1半導體層之上述一部分上形成上部導電層之步驟。
  8. 如請求項6之半導體裝置之製造方法，其中更包含於上 述第2連接部內之上述下部金屬層上、及殘留之上述第1半導體層之上述一部分上形成上部導電層之步驟。
  9. 如請求項3至8中任一項之半導體裝置之製造方法，其中上述半導體裝置更包含用以介隔上述第1連接部及上述第2連接部而將上述薄膜電晶體與外部配線電性連接的端子部；於上述步驟(B)中，將上述第1金屬圖案化，從而形成上述端子部之下部金屬層；於上述步驟(C)中，於上述端子部之上述下部金屬層上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，從而於上述端子部中之上述第1絕緣層上形成第2半導體層；於上述步驟(F)中，於上述第2半導體層上積層上述保護層；於上述步驟(H)中，介隔上述遮罩圖案，將上述第2半導體層作為蝕刻終止層對上述保護層進行蝕刻，從而於上述第2半導體層之一部分上形成保護層；於上述步驟(J)中，將上述第2金屬圖案化，從而去除上述端子部內之上述第2金屬，並且去除上述第2半導體層之一部分。
  10. 如請求項9之半導體裝置之製造方法，其中於上述步驟(J)中，於上述端子部之上述第1絕緣層上殘留有上述第2半導體層之一部分。
  11. 如請求項10之半導體裝置之製造方法，其中更包含於上 述端子部之上述下部金屬層上、及殘留之上述第2半導體層之上述一部分上形成上部導電層之步驟。
  12. 如請求項1至8中任一項之半導體裝置之製造方法，其中於上述步驟(H)中，藉由電漿蝕刻處理而將上述氧化物半導體之表面導體化。
  13. 一種顯示裝置之製造方法，其係包含如請求項1至12中任一項之半導體裝置之製造方法者，且更包含如下步驟：(K)於上述源極電極、上述汲極電極、及上述第1連接部之上述上部金屬層上形成第2絕緣層；及(L)於上述第2絕緣層上積層導電膜，並將上述導電膜圖案化，形成像素電極。
  14. 如請求項13之顯示裝置之製造方法，其中上述顯示裝置更包含配置於像素內之輔助電容；於上述步驟(B)中，將上述第1金屬圖案化，從而形成上述輔助電容之第1電容電極；於上述步驟(C)中，於上述第1電容電極上形成上述第1絕緣層；於上述步驟(E)中，將上述氧化物半導體圖案化，從而於上述輔助電容中之上述第1絕緣層上形成第3半導體層；於上述步驟(J)中，將上述第2金屬圖案化，從而以與上述第3半導體層接觸之方式形成第2電容電極；於上述步驟(K)中，選擇性地去除上述第2電容電極上 之上述第2絕緣層，形成接觸孔；於上述步驟(L)中，上述導電膜以於上述接觸孔內與上述第2電容電極接觸之方式積層，上述第2電容電極電性連接於上述像素電極。
  15. 一種半導體裝置，其係包含薄膜電晶體、用以將上述薄膜電晶體與外部配線電性連接的第1連接部、藉由連接配線而電性連接於上述第1連接部的第2連接部、及用以介隔上述第1連接部及上述第2連接部而將上述薄膜電晶體與外部配線電性連接的端子部者；且上述薄膜電晶體包含：閘極電極；形成於上述閘極電極上之第1絕緣層；形成於上述第1絕緣層上之氧化物半導體層；與上述氧化物半導體層接觸地設置之保護層；於上述保護層上，各自之一部分以與上述氧化物半導體層接觸之方式形成之源極電極及汲極電極；及形成於上述源極電極及上述汲極電極上之第2絕緣層；上述第1連接部包含：含有與上述閘極電極相同之材料的下部金屬層；與上述下部金屬層接觸地形成且包含與上述源極電極及汲極電極相同之材料的上部金屬層；及形成於上述上部金屬層上且包含與上述第2絕緣層相同之材料的絕緣層； 於上述第1連接部內，形成有積層有包含與上述上部金屬層及上述薄膜電晶體之上述保護層相同之構件之層、以及上述上部金屬層之區域，上述第2連接部包含：含有與上述閘極電極相同之材料的下部金屬層；及形成於上述第2連接部之上述下部金屬層上的上部導電層；於上述第2連接部內，形成有上述第2連接部之上述下部金屬層與上述上部導電層接觸之區域；及於上述第2連接部之上述下部金屬層與上述上部導電層之間，積層有包含與上述第1絕緣層相同之材料的絕緣層及包含與上述氧化物半導體層相同之材料的半導體層之區域，上述端子部包含：含有與上述閘極電極相同之材料的下部金屬層；及形成於上述端子部之上述下部金屬層上的上部導電層；於上述端子部內，形成有上述端子部之上述下部金屬層與上述上部導電層接觸之區域；及於上述端子部之上述下部金屬層與上述上部導電層之間，積層有包含與上述第1絕緣層相同之材料的絕緣層及包含與上述氧化物半導體層相同之材料的半導體層之區域。
  16. 如請求項15之半導體裝置，其中藉由電漿蝕刻處理而將上述薄膜電晶體之上述氧化物半導體層、上述第2連接部之上述半導體層、及上述端子部之上述半導體層的各 表面導體化。
  17. 一種顯示裝置，其係包含如請求項15或16之半導體裝置者，且包含：配置成矩陣狀之複數個像素；及於像素內形成於上述第2絕緣層上之像素電極；上述像素電極係與上述薄膜電晶體之上述汲極電極電性連接；上述第2連接部之上述上部導電層包含與上述像素電極相同之材料。
  18. 如請求項17之顯示裝置，其中包含配置於像素內之輔助電容，上述輔助電容包含：含有與上述閘極電極相同之材料的第1電容電極；形成於上述第1電容電極上且包含與上述第1絕緣層相同之材料的絕緣層；形成於上述輔助電容之上述絕緣層上且包含與上述氧化物半導體層相同之材料的半導體層；及形成於上述輔助電容之上述半導體層上且包含與上述汲極電極相同之材料的第2電容電極。
  19. 如請求項18之顯示裝置，其中上述輔助電容之上述第2電容電極係於形成於上述第2絕緣層之開口部內與上述像素電極電性接觸。
  20. 如請求項17至19中任一項之顯示裝置，其中上述顯示裝置包括含有配置成矩陣狀之複數個像素的顯示部、及位 於上述顯示部之外側的周邊部；於上述周邊部中，配置有控制上述顯示部之顯示的電性元件；介隔上述第1連接部及上述第2連接部而將上述薄膜電晶體與上述周邊部之電性元件電性連接。
  21. 如請求項20之顯示裝置，其中上述端子部係為安裝可撓性印刷基板而配置於上述周邊部的端子。
TW100136580A 2010-10-07 2011-10-07 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法 TWI546865B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010227968 2010-10-07

Publications (2)

Publication Number Publication Date
TW201227836A TW201227836A (en) 2012-07-01
TWI546865B true TWI546865B (zh) 2016-08-21

Family

ID=45927654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136580A TWI546865B (zh) 2010-10-07 2011-10-07 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法

Country Status (6)

Country Link
US (2) US9087752B2 (zh)
JP (1) JP5275521B2 (zh)
KR (1) KR101640293B1 (zh)
CN (1) CN103155153B (zh)
TW (1) TWI546865B (zh)
WO (1) WO2012046658A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013242420A (ja) * 2012-05-21 2013-12-05 Sony Corp 表示装置
WO2014042058A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 回路基板、その製造方法及び表示装置
WO2014054558A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
US9853164B2 (en) 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
TWI583000B (zh) 2012-11-21 2017-05-11 Sharp Kk Semiconductor device and display device
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
DE102014220672A1 (de) * 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102295477B1 (ko) * 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102238756B1 (ko) * 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
TW201622158A (zh) 2014-12-10 2016-06-16 中華映管股份有限公司 薄膜電晶體以及其製作方法
US10340392B2 (en) * 2015-09-24 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device including mark portion and production method for same
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
KR102486877B1 (ko) * 2016-04-28 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102691132B1 (ko) * 2016-10-31 2024-08-01 엘지디스플레이 주식회사 액정표시장치
CN106898616B (zh) * 2017-03-17 2019-11-12 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN107179644B (zh) * 2017-05-19 2021-11-09 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
KR20190132798A (ko) 2018-05-21 2019-11-29 가천대학교 산학협력단 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
CN114342092B (zh) * 2019-10-01 2024-12-24 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置
CN111063255B (zh) * 2019-12-17 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
TWI807739B (zh) * 2022-03-30 2023-07-01 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587131B2 (ja) * 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP5087825B2 (ja) * 2005-07-27 2012-12-05 カシオ計算機株式会社 アクティブ基板の製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
WO2007088722A1 (ja) 2006-01-31 2007-08-09 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101533391B1 (ko) 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101914404B1 (ko) * 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102399469B1 (ko) * 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
CN103026398B (zh) 2010-07-21 2014-07-09 夏普株式会社 基板及其制造方法、显示装置

Also Published As

Publication number Publication date
US20130181217A1 (en) 2013-07-18
KR20130139935A (ko) 2013-12-23
JP5275521B2 (ja) 2013-08-28
CN103155153A (zh) 2013-06-12
TW201227836A (en) 2012-07-01
KR101640293B1 (ko) 2016-07-15
US9356052B2 (en) 2016-05-31
US20150287833A1 (en) 2015-10-08
CN103155153B (zh) 2016-03-30
JPWO2012046658A1 (ja) 2014-02-24
WO2012046658A1 (ja) 2012-04-12
US9087752B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
TWI546865B (zh) 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法
JP5284544B2 (ja) 半導体装置および表示装置
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
JP5518966B2 (ja) 半導体装置
KR101345535B1 (ko) 반도체 장치 및 표시 장치
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
JP5253686B2 (ja) アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
CN103403849B (zh) 半导体装置及其制造方法以及显示装置
JP2018049919A (ja) 表示装置
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法