TWI545715B - 三維積體電路封裝體 - Google Patents

Description

三維積體電路封裝體

本發明係有關於一種封裝技術，特別是有關於一種三維積體電路封裝體及其製造方法。

三維積體電路(Three-Dimensional Integrated Circuits，3DICs)常用於消除二維(Two-Dimensional，2D)電路的障礙。三維積體電路內堆疊兩個或數個封裝部件，其中封裝部件包括中介層、封裝基板、印刷電路板(Printed Circuit Boards，PCBs)及類似的部件。在某些封裝部件(例如裝置晶片及/或中介層)內可形成矽通孔電極(Through-Silicon Vias，TSVs)。

三維積體電路因為各種問題可能造成製造良率的損失，例如用於接合兩封裝部件的連接器可能會破裂，也可能從對應的封裝部件脫層。當三維積體電路包括晶圓，晶圓內可能有更嚴重的翹曲，且可能造成製造過程的困難。

本發明係提供一種三維積體電路封裝的製造方法，包括一第一封裝部件接合第二封裝部件的第一表面上，從第二封裝部件的第二表面探針測試第一封裝部件及第二封裝 部件，其中透過探針穿透第二封裝部件的第二表面上的複數連接器進行探針測試的步驟，且其中連接器連接至第一封裝部件；以及在探針測試的步驟後，在第二封裝部件的第一表面上接合第三封裝部件。

本發明係提供另一種三維積體電路封裝的製造方法，包括在中介晶圓的第一表面上接合第一複數晶片，以形成複數封裝體，其中中介晶圓包括複數中介層，且其中每一封裝體包括接合中介層之其中一者的第一複數晶片之其中一者；從中介晶圓的第二表面探針測試封裝體，以辨識複數良好的封裝體及複數瑕疵的封裝體，其中探針測試的步驟是對中介晶圓的第二表面上的複數連接器進行全面性探針測試，且其中連接器連接至第一複數晶片；在探針測試的步驟後，進行晶片切割製程，以彼此分離封裝體；以及在良好的封裝體上接合第二複數晶片，其中瑕疵的封裝體不接合任何的第二複數晶片。

本發明係提供一種三維積體電路封裝體，包括一第一封裝部件；一第二封裝部件，接合第一封裝部件的第一表面；一第一底膠區，位於第一封裝部件及第二封裝部件之間；一第三封裝部件，接合第一封裝部件的第一表面；以及一第二底膠區，位於第一封裝部件及第三封裝部件之間，其中第一底膠區及第二底膠區互相連接以形成連續的底膠區，且在第一底膠區及第二底膠區之間形成一可視的界面。

10‧‧‧基板

10B‧‧‧基板背表面

12‧‧‧前側內連結構

16‧‧‧重佈線

18‧‧‧介電層

20‧‧‧基板通孔電極

22‧‧‧中介層

24、24A、24B、38‧‧‧連接器

26、56‧‧‧晶片/封裝部件

26A‧‧‧晶片上表面

27、53、57‧‧‧底膠區

30、32‧‧‧薄膜

30A‧‧‧薄膜上表面

33、59‧‧‧載板

36‧‧‧背側內連結構

40‧‧‧箭頭

42‧‧‧封裝體

43‧‧‧切割線

52、100‧‧‧封裝部件

58‧‧‧界面

60‧‧‧黏膠

100A‧‧‧前表面

100B‧‧‧背表面

T1‧‧‧薄膜厚度

第1至9圖係繪示出本發明實施例之三維積體電路封裝體 製造階段的剖面示意圖。

第10至17圖係繪示出本發明另一實施例之三維積體電路封裝體製造階段的剖面示意圖。

以下說明本發明實施例之製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。

以下提供一種新穎的三維積體電路封裝及其製造方法，並以一實施例說明製造階段及討論各種實施例。圖式及說明中使用相同的標號來表示相同或相似的部件。

請參照第1圖，提供一封裝部件100，其包括基板10。在某些實施例中，封裝部件100是中介晶圓，包括複數中介層22。封裝部件100大致上可沒有積體電路裝置，包括主動裝置(例如電晶體)。再者，封裝部件100可包括或可不包括被動裝置(例如電容、電阻、電感、變容二極體及/或類似的元件)。另外，封裝部件100可為包括主動裝置(例如電晶體)於其中的裝置晶圓。

基板10可由一半導體材料所組成，例如矽。另外，基板10可由一介電材料所組成。在基板10的前側形成前側內連結構12，其包括一或數個介電層18及介電層內的金屬線及介層連接窗(via)16。以下敘述中，第1圖中封裝部件100朝上的一側稱為前側及表面100A稱為前表面100A，封裝部件100朝下的一側稱為背側及表面100B稱為背表面100B。金屬線及介層連接窗 16另稱為前側重佈線(redistribution lines，RDLs)。再者，在基板10內形成基板通孔電極(through-substrate vias，TSVS)20且延伸至一既定深度。基板通孔電極20電性連接前側重佈線16。

在封裝部件100的前表面100A形成前側連接器24，且透過重佈線16電性連接基板通孔電極20。在某些實施例中，連接器24包括焊球。在另一實施例中，連接器24包括金屬接墊、金屬柱、具有覆蓋焊料蓋層的金屬柱或類似的部件。

請參照第2圖，封裝部件26接合於封裝部件100的前側，且接合於連接器24A(其為部分的連接器24)。在某些實施例中，封裝部件26為晶片，而以下稱為晶片26，不過也可為其他類型。晶片26可為包括積體電路裝置(例如電晶體、電容、電感、電阻(未繪示)及類似的元件)的裝置晶片。另外，晶片26可為包括裝置晶片及其他封裝部件(例如中介層、封裝基板及類似的元件)於其中的封裝體。晶片26及連接器24A之間的接合可為焊料接合或直接金屬對金屬(例如銅對銅)接合。複數底膠區27充填入晶片26與封裝部件100之間的間隙並固化，且彼此間可互相分離。

連接器24也包括連接器24B，其中連接器24A及連接器24B可具有相同結構，例如相同尺寸、相同分層及相同材料。無封裝部件接合於連接器24B，因此暴露出連接器24B且不被底膠區覆蓋。

請參照第3圖，在晶片26及封裝部件100塗佈薄膜30，薄膜30的上表面可高於或切齊於晶片26的上表面26A。薄膜30更填充入晶片26之間的間隙。薄膜30可包括一高分子，其 於後續去除後不會破壞連接器24B、晶片26及封裝材料100。在某些實施例中，透過旋轉塗佈製程塗佈薄膜30。另外，薄膜30為疊層。薄膜30的厚度T1可大於20微米且可大約在20微米至800微米的範圍。薄膜30的上表面30A大致上可為平面。

請參照第4圖，透過薄膜32在載板33上裝設封裝部件100，薄膜32也可包括一高分子。在某些實施例中，薄膜32可為紫外線(Ultra-Violet，UV)膠，或由其他高分子材料所組成。薄膜32可由能蝕刻去除的材料所組成。載板33可為玻璃載板，不過也可以使用其他類型的載板。

請參照第5圖，從封裝部件100的背側進行晶圓背側研磨製程，使基板10變薄直到暴露出基板通孔電極20。可進行蝕刻製程以進一步減少基板10的表面，使基板通孔電極20突出基板10剩餘部份的背表面10B。接著，形成背側內連結構36以連接基板通孔電極20(繪示於第6圖)。在不同實施例中，背側內連結構36可具有與前側內連結構12相似的結構，且可包括一或數層重佈線(未繪示)。之後形成連接器38且電性耦接背側內連結構36。透過背側內連結構36及基板通孔電極20，連接器38可電性耦接晶片26及連接器24。連接器38可為含焊料的連接器，也可包括焊球、具有焊料蓋層的金屬柱、金屬柱、金屬接墊或其他類型的金屬凸塊(由金、銀、鎳、鎢、鋁及/或其合金所形成)。以下敘述中，結合封裝部件100內的中介層22(未標記於第6圖，請參照第1圖)及對應的晶片26稱為封裝體42。因此，形成複數封裝體42(繪示於第6圖)。

第6圖亦繪示出透過連接器38對封裝部件100及晶 片26的探針測試，其中箭頭40表示探針測試使用的探針針頭。可以理解的是接合封裝部件100的晶片26可為已知良好的晶片。然而，可能產生額外的瑕疵，例如產生於晶片26及連接器38之間的電性路徑內。此外，在接合過程中晶片26也可能損壞。某些封裝體42可能通過探針測試且標記為良好的封裝體，而某些其他的封裝體42可能未通過探針測試，也因此標記為瑕疵的封裝體。因此，透過探針測試可辨識良好的封裝體42及瑕疵的封裝體42。

之後剝除載板33，例如透過紫外線照射薄膜32使其失去黏性。第7圖係繪示出得到的結構。可透過蝕刻製程去除薄膜32，也去除薄膜30。在某些實施例中，薄膜32可剝除，如此可暴露出連接器24B。切割膠帶44黏附連接器38位於封裝部件100的相同側面，且用以剝除載板33。接著，沿切割線43進行切割以使封裝體42彼此分離。得到的每一個封裝體42包括一中介層22及一或數個晶片26。

請參照第8圖，得到的良好封裝體42可透過連接器38接合另一封裝部件52(例如封裝基板)。之後在封裝體42及封裝部件52之間可塗佈底膠區53。

請重新參照第6圖，探針測試的步驟中，辨識出瑕疵的封裝體42並丟棄。因此，無瑕疵的封裝體42接合至封裝部件52。可以理解的是瑕疵的封裝體42是在封裝完成前的初期階段中檢測出，如此可防止後續的封裝部件(例如封裝基板、晶片等)接合於瑕疵的封裝體，因此消除了因為瑕疵的封裝體造成進一步的良率損失。

第9圖係繪示出在良好的封裝體42上接合封裝部件56，其可為裝置晶片，且因此以下另稱為晶片56，不過可為其他類型的封裝部件(例如一封裝體)。晶片56接合連接器24B。接合之後，晶片56可電性耦接基板通孔電極20及連接器38。在某些實施例中，晶片26及晶片56是相同類型，且具有相同結構。在另一實施例中，晶片26及晶片56是不同類型，且具有不同結構。之後充填底膠區57並固化。當晶片26及晶片56互相靠近，底膠區57及底膠區27可互相連接以形成連續的底膠區。可以理解的是底膠區57及底膠區27在不同時間點充填，因此，不論底膠區57及底膠區27由相同材料所組成或包括不同材料，當底膠區57及底膠區27互相接觸，底膠區57及底膠區27之間可形成可視的界面58。另外，底膠區57及底膠區27可互相不連接。

第10至15圖係繪示出另一實施例之封裝體製造階段的剖面示意圖，除非特別標明，否則這些實施例的標號表示與第1至9圖相同或相似的部件。例如，對應的詳細說明可參照第1至9圖的實施例，不論形成方法及元件材料不再重述。請參照第10圖，提供一封裝部件100，且可透過黏膠60(在一實施例中其可為紫外線膠)貼附於載板59。也可預先形成背側內連結構36及連接器38，且可透過基板通孔電極20及重佈線16電性耦接連接器24。載板59可為玻璃載板。

接著，如第11圖所示，在封裝部件100前側的連接器24A接合晶片26，之後充填底膠區27並固化。充填底膠區27後，可暴露出維持未接合任何封裝部件的連接器24B。第12圖 中，塗佈薄膜30以覆蓋晶片26及封裝部件100，其也可接觸連接器24B。

請參照第13圖，在薄膜30上塗佈薄膜32，且透過薄膜32在載板33上裝設封裝部件100。薄膜32可包括一高分子，之後剝除載板59及去除黏膠60。因此，暴露出連接器38。接著，第14圖係繪示出進行晶片探針測試的步驟(如箭頭40所標示)以檢測瑕疵的封裝體42，每一封裝體42包括中介層22的其中之一者及晶片26的其中之一者。透過晶片探針測試的步驟，可辨識且標示出良好的封裝體42及瑕疵的封裝體42。

之後剝除載板33，也去除薄膜30及薄膜32，例如，分別透過蝕刻製程及剝除的步驟。第15圖係繪示出得到的結構，此階段中暴露出連接器24B且未接合任何封裝部件。切割膠帶44黏附連接器38位於封裝部件100的相同側面，且用以剝除載板33。接著，沿切割線43進行切割以使封裝體42彼此分離。得到的每一個封裝體42包括中介層22的其中之一者及晶片26的其中之一者。第16圖係繪示出良好的封裝體42可透過連接器38接合另一封裝部件52(例如封裝基板)，且丟棄瑕疵的封裝體42。之後在封裝體42及封裝部件52之間可塗佈底膠區53。

請參照第17圖，封裝部件56接合連接器24B，其可為裝置晶片、封裝體或類似的部件。之後充填底膠區57並固化。可以理解的是底膠區57及底膠區27在不同時間點充填，因此，不論底膠區57及底膠區27是否由相同材料所組成或包括不同材料，當底膠區57及底膠區27互相接觸，底膠區57及底膠區27之間可形成可視的界面58。

本發明實施例中，待接合於封裝部件100同一側的裝置晶片區分為第一組及第二組，第一組裝置晶片先接合於封裝部件100以形成封裝體。進行晶片探針測試的步驟，以從包括第一組裝置晶片的封裝體中檢測出良好的封裝體及瑕疵的封裝體。第二組裝置晶片接合於良好的封裝體，而瑕疵的封裝體則不再進行封裝。因此，可省下其他因接合於瑕疵的封裝體而浪費掉的裝置晶片及封裝基板。

配合本發明實施例之一種三維積體電路封裝的製造方法，包括第一封裝部件接合第二封裝部件的第一表面上，從第二封裝部件的第二表面探針測試第一封裝部件及第二封裝部件，其中透過探針穿透第二封裝部件的第二表面上的複數連接器進行探針測試的步驟，且連接器連接至第一封裝部件。探針測試的步驟後，在第二封裝部件的第一表面上接合第三封裝部件。

配合本發明另一實施例之一種三維積體電路封裝的製造方法，包括在中介晶圓的第一表面上接合第一複數晶片，以形成複數封裝體，其中中介晶圓包括複數中介層，且其中每一封裝體包括接合中介層之其中一者的第一複數晶片之其中一者。從中介晶圓的第二表面探針測試封裝體，以辨識複數良好的封裝體及複數瑕疵的封裝體，其中探針測試的步驟是對中介晶圓的第二表面上的複數連接器進行全面性探針測試，且其中連接器連接至第一複數晶片。在探針測試的步驟後，進行晶片切割製程，以彼此分離封裝體，以及在良好的封裝體上接合第二複數晶片，其中瑕疵的封裝體不接合任何的第 二複數晶片。

配合本發明其他實施例之一種三維積體電路封裝，包括一第一封裝部件；一第二封裝部件，接合第一封裝部件的第一表面；一第一底膠區，位於第一封裝部件及第二封裝部件之間；一第三封裝部件，接合第一封裝部件的第一表面；以及一第二底膠區，位於第一封裝部件及第三封裝部件之間，其中第一底膠區及第二底膠區互相連接以形成連續的底膠區，且在第一底膠區及第二底膠區之間形成一可視的界面。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。再者，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結果皆可使用於本發明中。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。

22‧‧‧中介層

24、24A、24B、38‧‧‧連接器

26、56‧‧‧晶片/封裝部件

27、57‧‧‧底膠區

42‧‧‧封裝體

52‧‧‧封裝部件

53‧‧‧底膠區

58‧‧‧界面

Claims (9)

1. 一種三維積體電路封裝體，包括：一第一封裝部件；一第二封裝部件，接合該第一封裝部件的一第一表面；一第一底膠區，位於該第一封裝部件及該第二封裝部件之間；一第三封裝部件，接合該第一封裝部件的該第一表面；以及一第二底膠區，位於該第一封裝部件及該第三封裝部件之間，其中該第一底膠區及該第二底膠區互相連接以形成連續的底膠區，且其中在該第一底膠區及該第二底膠區之間形成一可視的界面，且該第二底膠區覆蓋一部分的該第一底膠區。
2. 如申請專利範圍第1項所述之三維積體電路封裝體，其中該第一封裝部件包括一中介層，且其中該第二封裝部件及該第三封裝部件包括接合該中介層的複數裝置晶片。
3. 如申請專利範圍第2項所述之三維積體電路封裝體，更包括一封裝基板，接合該第一封裝部件的一第二表面，其中該封裝基板位於該中介層中相對該第二封裝部件及該第三封裝部件的一側。
4. 如申請專利範圍第1項所述之三維積體電路封裝體，其中一部分的該第一底膠區延伸至該第二底膠區與該第一封裝部件之間。
5. 如申請專利範圍第1項所述之三維積體電路封裝體，其中該 可視的界面傾斜於該第一封裝部件的該第一表面。
6. 如申請專利範圍第1項所述之三維積體電路封裝體，其中該第一底膠區未延伸至該第二封裝部件的一側壁上。
7. 如申請專利範圍第1項所述之三維積體電路封裝體，其中該第二底膠區未延伸至該第三封裝部件的一側壁上。
8. 如申請專利範圍第1項所述之三維積體電路封裝體，其中該第一底膠區及該第二底膠區包括相同的材料。
9. 如申請專利範圍第1項所述之三維積體電路封裝體，其中該第一底膠區及該第二底膠區包括不同的材料。