TWI543071B - 視訊處理裝置與其視訊處理電路 - Google Patents

Description

視訊處理裝置與其視訊處理電路

本發明是有關於一種視訊處理裝置，且特別是有關於一種有效率地分配多個記憶體頻寬的視訊處理裝置電路與其視訊處理電路。

隨著科技日新月異，由於目前視訊處理系統通常需要處理、解碼高畫質的視訊資料，例如解碼高解析度畫質(例如是HD、UHD、4K2K等)的視訊串流就需要5千兆位元組/秒(Gbytes/s)的傳輸頻寬，故對於具有視訊解碼器(或是編碼器、解碼器)及/或視訊處理器的視訊處理系統來說，普遍都需要較高的記憶體頻寬以負荷高畫質的視訊資料。

一般而言，當視訊處理器將重建的視訊幀(frame)寫入記憶體中，並且從所述記憶體中讀取其他視訊幀進行一些修改(例如是邊緣增強，降低雜訊，縮放圖像等影像處理)時，則對同一個記憶體晶片頻繁地存取將造成記憶體頻寬擁塞的問題發生，從 而影響視訊解碼器的性能。

本發明提供一種視訊處理裝置與其視訊處理電路，透過視訊處理電路中的多個記憶體並分配操作所需的頻寬，從而有效解決記憶體頻寬擁塞之問題。

本發明實施例所述的一種視訊處理電路包括視訊處理器、第一記憶體控制器、第二記憶體控制器以及分配器。視訊處理裝置包括至少一子處理任務處理器，分別經配置以執行一個或多個子處理任務中的對應者。第一記憶體控制器控制第一記憶體。第二記憶體控制器控制第二記憶體。分配器耦接至視訊處理器、第一記憶體控制器與第二記憶體控制器，分配器將視訊處理器所輸出的資料經由第一記憶體控制器與第二記憶體控制器分配儲存至第一記憶體與第二記憶體。

本發明實施例所述的一種視訊處理裝置，包括第一記憶體、第二記憶體以及視訊處理電路。所述視訊處理電路耦接至所述第一記憶體與所述第二記憶體，所述視訊處理電路包括視訊處理器、第一記憶體控制器、第二記憶體控制器以及分配器。所述視訊處理器包括至少一子處理任務處理器分別經配置以執行一個或多個子處理任務中的對應者。所述第一記憶體控制器控制所述第一記憶體。所述第二記憶體控制器控制所述第二記憶體。所述分配器耦接至所述視訊處理器、第一記憶體控制器與第二記憶體 控制器，並將所述視訊處理器所輸出的資料經由所述第一記憶體控制器與所述第二記憶體控制器分配儲存至所述第一記憶體與所述第二記憶體。

在本發明的一實施例中，上述的至少一子處理任務處理器當中每一者，更透過所述分配器，經由所述第一記憶體控制器與所述第二記憶體控制器當中至少一者，存取對應的所述第一記憶體或所述第二記憶體。

在本發明的一實施例中，上述的視訊處理電路更包括：壓縮器以及解壓縮器。所述壓縮器耦接於所述至少一子處理任務處理器當中一者與所述分配器之間。所述解壓縮器耦接於所述至少一子處理任務處理器當中另一者與所述分配器之間。

在本發明的一實施例中，上述的視訊處理電路更包括壓縮與解壓縮器，其耦接於所述至少一子處理任務處理器當中一者與所述分配器之間。

在本發明的一實施例中，上述的分配器將所述視訊處理器所輸出的所述資料當中至少一部分儲存至所述第一記憶體並複製至所述第二記憶體。

在本發明的一實施例中，上述的分配器將所述視訊處理器所輸出的所述資料的第一部份分配儲存至所述第一記憶體，以及將所述視訊處理器所輸出的所述資料的第二部份分配儲存至所述第二記憶體。

在本發明的一實施例中，上述的一個或多個子處理任務 當中之一者係一解碼任務，而所述至少一子處理任務處理器當中之一者係一視訊解碼處理器，經配置以執行所述解碼任務而從一視訊編碼資料中重建至少一視訊幀，以及所述一個或多個子處理任務當中之另一者係一後解碼任務，而所述至少一子處理任務處理器當中另一者係一後解碼處理器，經配置以對經所述視訊解碼處理器重建之所述視訊幀執行所述後解碼任務。

在本發明的一實施例中，上述的分配器將所述視訊解碼處理器所輸出的所述視訊幀儲存至所述第一記憶體與所述第二記憶體，所述視訊解碼處理器經由所述分配器與所述第一記憶體控制器存取所述第一記憶體中的所述視訊幀，而所述後解碼處理器經由所述分配器與所述第二記憶體控制器存取所述第二記憶體中的所述視訊幀。

在本發明的一實施例中，上述的視訊處理電路更包括壓縮器以及解壓縮器。壓縮器耦接於所述視訊解碼處理器與所述分配器之間，所述壓縮器壓縮所述視訊解碼處理器所輸出的所述視訊幀而獲得至少一經壓縮幀，其中所述分配器將所述壓縮器所輸出的所述經壓縮幀儲存至所述第二記憶體。解壓縮器耦接於所述後解碼處理器與所述分配器之間，所述解壓縮器經由所述分配器與所述第二記憶體控制器從所述第二記憶體提取並解壓縮所述經壓縮幀，而獲得至少一經解壓縮幀給所述後解碼處理器。

在本發明的一實施例中，上述的視訊處理電路更包括壓縮與解壓縮器，其耦接於所述視訊解碼處理器與所述分配器之 間，其中所述壓縮與解壓縮器壓縮所述視訊解碼處理器所輸出的所述視訊幀而獲得至少一經壓縮幀，所述分配器將所述壓縮與解壓縮器所輸出的所述經壓縮幀儲存至所述第一記憶體，以及所述壓縮與解壓縮器經由所述分配器與所述第一記憶體控制器從所述第一記憶體提取並解壓縮所述經壓縮幀，而獲得至少一經解壓縮幀給所述視訊解碼處理器。

在本發明的一實施例中，上述的分配器將所述視訊解碼處理器所輸出的所述視訊幀儲存至所述第一記憶體並複製至所述第二記憶體。

在本發明的一實施例中，上述的分配器將所述視訊解碼處理器所輸出的所述視訊幀的一第一部份分配儲存至所述第一記憶體，以及將所述視訊解碼處理器所輸出的所述視訊幀的一第二部份分配儲存至所述第二記憶體。

在本發明的一實施例中，上述的第一部份包括所述視訊幀的亮度資料，而所述第二部份包括所述視訊幀的色度資料。

在本發明的一實施例中，上述的第一部份包括所述視訊幀的一部分條線資料，而所述第二部份包括所述視訊幀的另一部分條線資料。

基於上述，本發明所提出一種視訊處理電路與應用該視訊處理電路之視訊處理裝置，可透過於視訊處理電路中配置的多個記憶體控制器，並透過分配器分配視訊資料操作所需的記憶頻寬，從而有效解決記憶體頻寬擁塞之問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、40、60‧‧‧視訊處理裝置

100、400、600‧‧‧視訊處理電路

110‧‧‧視訊處理器

112、114‧‧‧子處理任務處理器

120‧‧‧第一記憶體控制器

122‧‧‧第一記憶體

130‧‧‧第二記憶體控制器

132‧‧‧第二記憶體

140‧‧‧分配器

150‧‧‧壓縮器

160‧‧‧解壓縮器

170‧‧‧壓縮與解壓縮器

F1‧‧‧參考視訊幀

F2‧‧‧重建幀

F3‧‧‧視訊幀

圖1是依照本發明的一實施例的一種視訊處理裝置的電路方塊示意圖。

圖2是依照本發明一實施例說明圖1所示視訊處理裝置與其視訊處理電路的資料流示意圖。

圖3是依照本發明另一實施例說明圖1所示視訊處理裝置與其視訊處理電路的資料流示意圖。

圖4是依照本發明的另一實施例的一種視訊處理裝置的電路方塊示意圖。

圖5是依照本發明一實施例說明圖4所示視訊處理裝置與其視訊處理電路的資料流示意圖。

圖6是依照本發明的再另一實施例的一種視訊處理裝置的電路方塊示意圖。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。

圖1是依照本發明的一實施例的一種視訊處理裝置10的電路方塊示意圖。參照圖1，視訊處理裝置10包括視訊處理電路100、至少一個第一記憶體122與至少一個第二記憶體132。視訊處理電路100包括視訊處理器110、第一記憶體控制器120、第二記憶體控制器130以及分配器(distributor)140，其中分配器140耦接於第一記憶體控制器120、第二記憶體控制器130與視訊處理器110之間。在本實施例中，視訊處理器110包括至少一個子處理任務處理器(例如圖1所繪示子處理任務處理器112與114)。所述至少一個子處理任務處理器分別經配置以執行對應的一個或多個子處理任務(sub-processing tasks，例如是解碼任務、後解碼任務或是其他視訊處理任務)。基於簡單與清晰之原則，在圖1的視訊處理器110中僅繪示兩個子處理任務處理器112與114，但視訊處理器110中的子處理任務處理器的數量並不以此為限制。

在圖1中，第一記憶體控制器120與第二記憶體控制器130分別控制對應的第一記憶體122與第二記憶體132。而分配器140將視訊處理器110所輸出的資料經由第一記憶體控制器120與第二記憶體控制器130分配儲存至第一記憶體122與第二記憶體132。視訊處理器110中的所述至少一子處理任務處理器當中每一者，其可透過分配器140、第一記憶體控制器120與第二記憶體控制器130當中至少一對應者，存取第一記憶體122與第二記憶體132的至少其中之一者。舉例來說，視訊處理器110中的子處理任務處理器112可透過分配器140與第一記憶體控制器120，對第一 記憶體122進行資料存取，以及/或是透過分配器140與第二記憶體控制器130對第二記憶體132進行資料存取。以此類推，視訊處理器110中的子處理任務處理器114亦可透過分配器140對第一記憶體122與第二記憶體132的至少其中之一者進行資料存取。

值得注意的是，分配器140可根據不同的分配規則分配將視訊資料儲存至對應的記憶體中。舉例來說，在一些實施例中，分配器140可經由第一記憶體控制器120將視訊處理器110所輸出的視訊資料中至少一部分儲存至第一記憶體122，並將此相同資料經由第二記憶體控制器130複製至第二記憶體132。因此，由於第一記憶體122與第二記憶體132均載有相同的視訊資料。當視訊處理器110欲讀取(取回)所述視訊資料時，分配器140即可視記憶體的頻寬使用狀態分別動態地調整對於第一記憶體122的傳輸頻寬與對於第二記憶體132的傳輸頻寬。舉例而言，第一記憶體122的頻寬為70%，第二記憶體132的頻寬為30%，因此分配器140可以從第一記憶體122取得所述視訊資料中的70%資料，以及從第二記憶體132取得所述視訊資料中的另外30%資料，以及將此視訊資料傳給視訊處理器110。然而，上述頻寬的分配方式並不以此為限。

在另一實施例中，分配器140可將視訊處理器110所輸出的視訊資料(例如視訊幀)分為兩個部分，其中視訊處理器110所輸出的資料的第一部份被分配儲存至第一記憶體122，而視訊處理器110所輸出的資料的第二部份被分配儲存至第二記憶體132， 從而達到減緩記憶體頻帶擁塞的情形。更詳細而言，上述視訊處理器110所輸出的視訊資料的分配方式可根據的視訊資料的種類進行分配。

舉例而言，假設視訊處理器110處理的子處理任務為視訊解碼任務時，則視訊處理器110中的子處理任務處理器112可為視訊解碼處理器，用以執行解碼任務而從視訊編碼資料中重建至少一視訊幀(視訊資料)。此視訊資料的所述第一部份可包括視訊幀的亮度資料(Y)，而此視訊資料的所述第二部份可包括視訊幀的色度資料(C)。以色彩格式YUV 2：2：0為例，第一記憶體122可以具有總頻寬的三分之二，而第二記憶體132則可以具有總頻寬的三分之一。經由分配器140、第一記憶體控制器120與第二記憶體控制器130，所述視訊解碼處理器(即子處理任務處理器112)可將視訊資料的亮度資料(Y)存入第一記憶體122中，以及將色度資料(C)存入第二記憶體132中。經由分配器140、第一記憶體控制器120與第二記憶體控制器130，所述視訊解碼處理器(即子處理任務處理器112)可以從第一記憶體122取回亮度資料(Y)，以及從第二記憶體132取回色度資料(C)。

再舉例而言，上述視訊處理器110所輸出的視訊資料的所述第一部份可包括視訊幀的一部分條線資料(例如是奇數線)，而視訊資料的所述第二部份包括視訊幀的另一部分條線資料(例如是偶數線)，但不以此為限。經由分配器140、第一記憶體控制器120與第二記憶體控制器130，所述視訊解碼處理器(例如子處理 任務處理器112)可將視訊資料(例如視訊幀)的偶數線資料存入第一記憶體122中，以及將奇數線資料存入第二記憶體132中。經由分配器140、第一記憶體控制器120與第二記憶體控制器130，所述視訊解碼處理器(例如子處理任務處理器112)可以從第一記憶體122取回偶數線資料，以及從第二記憶體132取回奇數線資料。

在另一些實施例中，當視訊處理器110處理的子處理任務為解碼任務時，則視訊處理器110中的子處理任務處理器112可為視訊解碼處理器，用以執行解碼任務而從視訊編碼資料中重建至少一視訊幀。在其他實施例中，視訊處理器110中的子處理任務處理器112可以是視訊編碼器(video encoder)或是視訊編解碼器(video codec)。而當視訊處理器110處理的子處理任務為後解碼任務時，則視訊處理器110中的子處理任務處理器114可為後解碼處理器，用以對經視訊解碼處理器重建之視訊幀執行後解碼任務。

舉例來說，圖2是依照本發明一實施例說明圖1所示視訊處理裝置10與其視訊處理電路100的資料流示意圖。分配器140可以從第一記憶體122(經由第一記憶體控制器120)讀取參考視訊幀(reference frame)F1，以便提供參考視訊幀F1給子處理任務處理器112(例如為視訊解碼處理器)。子處理任務處理器112(例如為視訊解碼處理器)可以依照參考視訊幀F1執行解碼任務，而獲得重建幀(reconstruction frame)F2。分配器140可以將 子處理任務處理器112(例如為視訊解碼處理器)所輸出的重建幀F2(視訊資料)儲存至第一記憶體122(經由第一記憶體控制器120)。子處理任務處理器114(例如為後解碼處理器)可以經由分配器140與第一記憶體控制器120而從第一記憶體122提取重建幀F2(視訊資料)。子處理任務處理器114可以及對重建幀F2進行一些調變操作(modifications)，例如邊緣增強(edge enhancement)、時間雜訊降低(temporal noise reduction)、圖片縮放(picture scaling)等等。分配器140可以將子處理任務處理器114所輸出的所述調變操作的結果(視訊幀F3)儲存至取第二記憶體132(經由第二記憶體控制器130)。

然而在極少數應用情境中，子處理任務處理器114從第一記憶體122提取重建幀F2(視訊資料)，將會增加對第一記憶體122的頻寬負載(bandwidth loading)，甚至造成頻寬擁塞(bandwidth congestion)。頻寬擁塞可能影響子處理任務處理器112(例如為視訊解碼處理器)的性能。

圖3是依照本發明另一實施例說明圖1所示視訊處理裝置10與其視訊處理電路100的資料流示意圖。圖3所示實施例可以參照圖2的說明而類推之。在圖3所示實施例中，為了降低對第一記憶體122的頻寬負載，分配器140除了可經由第一記憶體控制器120將子處理任務處理器112(例如為視訊解碼處理器)所產生的重建幀F2(視訊幀)儲存至第一記憶體122，還可以將此相同重建幀F2(視訊幀)經由第二記憶體控制器130複製至第二 記憶體132。子處理任務處理器112可以經由分配器140與第一記憶體控制器120存取第一記憶體122中的視訊幀(例如取回重建幀F2)。子處理任務處理器114可以經由分配器140與第二記憶體控制器130存取第二記憶體132中的視訊幀。由於第一記憶體122與第二記憶體132均載有相同的重建幀F2，當子處理任務處理器114(例如為後解碼處理器)欲讀取所述重建幀F2時，分配器140即可經由第二記憶體控制器130從第二記憶體132提取重建幀F2給子處理任務處理器114，而不需要從第一記憶體122提取重建幀F2。因此，相較於圖2所示實施例，圖3所示實施例可以降低對第一記憶體122的頻寬負載，而子處理任務處理器112(例如為視訊解碼處理器)的性能會更好。

在其他實施例中，分配器140可以將視訊解碼處理器(子處理任務處理器112)所輸出的視訊幀的第一部份分配儲存至第一記憶體122，以及將視訊解碼處理器(子處理任務處理器112)所輸出的視訊幀的第二部份分配儲存至第二記憶體132。其中，所述該第一部份包括該視訊幀的亮度資料，而所述第二部份包括該視訊幀的色度資料。或者，所述第一部份包括該視訊幀的一部分條線資料(例如偶數條線資料)，而所述第二部份包括該視訊幀的另一部分條線資料(例如奇數條線資料)。

圖4是依照本發明的另一實施例說明一種視訊處理裝置40的電路方塊示意圖。圖4所示視訊處理裝置40包括視訊處理電路400、第一記憶體122與第二記憶體132。圖4所示視訊處理裝 置40、視訊處理電路400、第一記憶體122與第二記憶體132可以參照圖1至圖3所示視訊處理裝置10、視訊處理電路100、第一記憶體122與第二記憶體132的相關說明而類推。請參照圖4，圖4中的視訊處理電路400包括視訊處理器110、第一記憶體控制器120、第二記憶體控制器130、分配器140以及壓縮與解壓縮器170。圖4所示視訊處理器110、第一記憶體控制器120、第二記憶體控制器130與分配器140可以參照圖1至圖3的相關說明而類推。

壓縮與解壓縮器170耦接於視訊處理器110的子處理任務處理器當中一者(例如112或114)與分配器140之間。壓縮與解壓縮器170可以對於子處理任務處理器(例如112或114)所輸出的視訊幀進行壓縮而獲得至少一經壓縮幀。分配器140可以將壓縮與解壓縮器170所輸出的經壓縮幀，經由第一記憶體控制器120儲存至第一記憶體122。此外，壓縮與解壓縮器170可以經由分配器140與第一記憶體控制器120從第一記憶體122提取並解壓縮所述經壓縮幀，而獲得至少一經解壓縮幀給視訊處理器110的子處理任務處理器(例如112或114)。

舉例來說，若子處理任務處理器112為視訊解碼處理器時，則壓縮與解壓縮器170壓縮視訊解碼處理器(即子處理任務處理器112)所輸出的視訊幀而獲得至少一經壓縮幀，分配器140將壓縮與解壓縮器170所輸出的經壓縮幀經由第一記憶體控制器120儲存至第一記憶體122。此外，壓縮與解壓縮器170經由分配 器140與第一記憶體控制器120從第一記憶體122提取並解壓縮經壓縮幀，而獲得至少一經解壓縮幀給視訊解碼處理器(即子處理任務處理器112)。

在另一實施例中，分配器140可以將壓縮與解壓縮器170所輸出的經壓縮幀，經由第二記憶體控制器130儲存至第二記憶體132。此外，壓縮與解壓縮器170可以經由分配器140與第二記憶體控制器130從第二記憶體132提取並解壓縮所述經壓縮幀，而獲得至少一經解壓縮幀給視訊處理器110的子處理任務處理器(例如112或114)。

圖5是依照本發明一實施例說明圖4所示視訊處理裝置40與其視訊處理電路400的資料流示意圖。圖5所示實施例可以參照圖3所示子處理任務處理器112、子處理任務處理器114、第一記憶體控制器120、第二記憶體控制器130與分配器140的相關說明而類推之，故不再贅述。在圖5所示實施例中，為了節省第一記憶體122的儲存空間，壓縮與解壓縮器170壓縮了子處理任務處理器112(例如視訊解碼處理器)所輸出的視訊幀(重建幀F2)而獲得經壓縮幀F2’。分配器140將壓縮與解壓縮器170所輸出的經壓縮幀F2’經由第一記憶體控制器120儲存至第一記憶體122。壓縮與解壓縮器170可以經由分配器140與第一記憶體控制器120從第一記憶體122提取並解壓縮所述經壓縮幀F2’，而獲得至少一經解壓縮幀給子處理任務處理器112(例如視訊解碼處理器)。

圖6是依照本發明的又一實施例說明一種視訊處理裝置60的電路方塊示意圖。圖6所示視訊處理裝置60包括視訊處理電路600、第一記憶體122與第二記憶體132。圖6所示視訊處理裝置60、視訊處理電路600、第一記憶體122與第二記憶體132可以參照圖1至圖3所示視訊處理裝置10、視訊處理電路100、第一記憶體122與第二記憶體132的相關說明而類推。圖6中的視訊處理電路600包括視訊處理器110、第一記憶體控制器120、第二記憶體控制器130、分配器140、壓縮器150以及解壓縮器160。圖6所示視訊處理器110、第一記憶體控制器120、第二記憶體控制器130與分配器140可以參照圖4的相關說明而類推。

壓縮器150耦接於視訊處理器110的所述至少一子處理任務處理器當中一者與分配器140之間。解壓縮器160耦接於視訊處理器110的所述至少一子處理任務處理器當中另一者與分配器140之間。舉例來說，壓縮器150耦接於子處理任務處理器112(例如視訊解碼處理器)與分配器140之間，而解壓縮器160耦接於子處理任務處理器114(例如後解碼處理器)與分配器140之間。壓縮器150用以壓縮即子處理任務處理器112所輸出的視訊幀而獲得至少一經壓縮幀，其中分配器140將壓縮器150所輸出的經壓縮幀經由第二記憶體控制器130儲存至第二記憶體132。解壓縮器160經由分配器140與第二記憶體控制器130從第二記憶體132提取並解壓縮所述經壓縮幀，而獲得至少一經解壓縮幀給子處理任務處理器114。

舉例來說，若子處理任務處理器112為視訊解碼處理器時，則壓縮器150用以壓縮視訊解碼處理器(即子處理任務處理器112)所輸出的視訊幀而獲得至少一經壓縮幀。分配器140將壓縮器150所輸出的經壓縮幀儲存至第二記憶體132。解壓縮器160經由分配器140與第二記憶體控制器130從第二記憶體132提取並解壓縮經壓縮幀，而獲得至少一經解壓縮幀給後解碼處理器(即子處理任務處理器114)。

綜上所述，本發明實施例所提出一種視訊處理電路與應用該視訊處理電路之視訊處理裝置。視訊處理裝置中的視訊處理器電路可將視訊處理器所產生的視訊資料儲存於多個記憶體中。藉此分配器分配記憶體頻寬，以致於各個記憶體的頻寬足以應付更高解析度的視訊串流，從而有效解決記憶體頻寬擁塞之問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧視訊處理裝置

100‧‧‧視訊處理電路

110‧‧‧視訊處理器

112、114‧‧‧子處理任務處理器

120‧‧‧第一記憶體控制器

130‧‧‧第二記憶體控制器

122‧‧‧第一記憶體

132‧‧‧第二記憶體

140‧‧‧分配器

Claims (28)

1. 一種視訊處理電路，包括：一視訊處理器，包括至少一子處理任務處理器，分別經配置以執行一個或多個子處理任務中的對應者；一第一記憶體控制器，控制一第一記憶體晶片；一第二記憶體控制器，控制一第二記憶體晶片；以及一分配器，耦接至該視訊處理器、該第一記憶體控制器與該第二記憶體控制器，該分配器將該視訊處理器所輸出的資料經由該第一記憶體控制器與該第二記憶體控制器分配儲存至該第一記憶體晶片與該第二記憶體晶片。
2. 如申請專利範圍第1項所述的視訊處理電路，其中該至少一子處理任務處理器當中每一者，更透過該分配器，經由該第一記憶體控制器與該第二記憶體控制器當中至少一者，存取對應的該第一記憶體晶片或該第二記憶體晶片。
3. 如申請專利範圍第1項所述的視訊處理電路，更包括：一壓縮器，耦接於該至少一子處理任務處理器當中一者與該分配器之間；以及一解壓縮器，耦接於該至少一子處理任務處理器當中另一者與該分配器之間。
4. 如申請專利範圍第1項所述的視訊處理電路，更包括：一壓縮與解壓縮器，耦接於該至少一子處理任務處理器當中一者與該分配器之間。
5. 如申請專利範圍第1項所述的視訊處理電路，其中該分配器將該視訊處理器所輸出的該資料當中至少一部分儲存至該第一記憶體晶片並複製至該第二記憶體晶片。
6. 如申請專利範圍第1項所述的視訊處理電路，其中該分配器將該視訊處理器所輸出的該資料的一第一部份分配儲存至該第一記憶體晶片，以及將該視訊處理器所輸出的該資料的一第二部份分配儲存至該第二記憶體晶片。
7. 如申請專利範圍第1項所述的視訊處理電路，其中所述一個或多個子處理任務當中之一者係一解碼任務，而該至少一子處理任務處理器當中之一者係一視訊解碼處理器，經配置以執行所述解碼任務而從一視訊編碼資料中重建至少一視訊幀，以及所述一個或多個子處理任務當中之另一者係一後解碼任務，而該至少一子處理任務處理器當中另一者係一後解碼處理器，經配置以對經該視訊解碼處理器重建之該視訊幀執行所述後解碼任務。
8. 如申請專利範圍第7項所述的視訊處理電路，其中該分配器將該視訊解碼處理器所輸出的該視訊幀儲存至該第一記憶體晶片與該第二記憶體晶片，該視訊解碼處理器經由該分配器與該第一記憶體控制器存取該第一記憶體晶片中的該視訊幀，而該後解碼處理器經由該分配器與該第二記憶體控制器存取該第二記憶體晶片中的該視訊幀。
9. 如申請專利範圍第7項所述的視訊處理電路，更包括：一壓縮器，耦接於該視訊解碼處理器與該分配器之間，該壓 縮器壓縮該視訊解碼處理器所輸出的該視訊幀而獲得至少一經壓縮幀，其中該分配器將該壓縮器所輸出的該經壓縮幀儲存至該第二記憶體晶片；以及一解壓縮器，耦接於該後解碼處理器與該分配器之間，該解壓縮器經由該分配器與該第二記憶體控制器從該第二記憶體晶片提取並解壓縮該經壓縮幀，而獲得至少一經解壓縮幀給該後解碼處理器。
10. 如申請專利範圍第7項所述的視訊處理電路，更包括：一壓縮與解壓縮器，耦接於該視訊解碼處理器與該分配器之間，其中該壓縮與解壓縮器壓縮該視訊解碼處理器所輸出的該視訊幀而獲得至少一經壓縮幀，該分配器將該壓縮與解壓縮器所輸出的該經壓縮幀儲存至該第一記憶體晶片，以及該壓縮與解壓縮器經由該分配器與該第一記憶體控制器從該第一記憶體晶片提取並解壓縮該經壓縮幀，而獲得至少一經解壓縮幀給該視訊解碼處理器。
11. 如申請專利範圍第7項所述的視訊處理電路，其中該分配器將該視訊解碼處理器所輸出的該視訊幀儲存至該第一記憶體晶片並複製至該第二記憶體晶片。
12. 如申請專利範圍第7項所述的視訊處理電路，其中該分配器將該視訊解碼處理器所輸出的該視訊幀的一第一部份分配儲存至該第一記憶體晶片，以及將該視訊解碼處理器所輸出的該視訊幀的一第二部份分配儲存至該第二記憶體晶片。
13. 如申請專利範圍第12項所述的視訊處理電路，其中該第一部份包括該視訊幀的亮度資料，而該第二部份包括該視訊幀的色度資料。
14. 如申請專利範圍第12項所述的視訊處理電路，其中該第一部份包括該視訊幀的一部分條線資料，而該第二部份包括該視訊幀的另一部分條線資料。
15. 一種視訊處理裝置，包括：一第一記憶體晶片；一第二記憶體晶片；以及一視訊處理電路，耦接至該第一記憶體晶片與該第二記憶體晶片，該視訊處理電路包括：一視訊處理器，包括至少一子處理任務處理器，分別經配置以執行一個或多個子處理任務中的對應者；一第一記憶體控制器，控制該第一記憶體晶片；一第二記憶體控制器，控制該第二記憶體晶片；以及一分配器，耦接至該視訊處理器、該第一記憶體控制器與該第二記憶體控制器，該分配器將該視訊處理器所輸出的資料經由該第一記憶體控制器與該第二記憶體控制器分配儲存至該第一記憶體晶片與該第二記憶體晶片。
16. 如申請專利範圍第15項所述的視訊處理裝置，其中該至少一子處理任務處理器當中每一者，更透過該分配器，經由該第一記憶體控制器與該第二記憶體控制器當中至少一者，存取對應 的該第一記憶體晶片或該第二記憶體晶片。
17. 如申請專利範圍第15項所述的視訊處理裝置，更包括：一壓縮器，耦接於該至少一子處理任務處理器當中一者與該分配器之間；以及一解壓縮器，耦接於該至少一子處理任務處理器當中另一者與該分配器之間。
18. 如申請專利範圍第15項所述的視訊處理裝置，更包括：一壓縮與解壓縮器，耦接於該至少一子處理任務處理器當中一者與該分配器之間。
19. 如申請專利範圍第15項所述的視訊處理裝置，其中該分配器將該視訊處理器所輸出的該資料當中至少一部分儲存至該第一記憶體晶片並複製至該第二記憶體晶片。
20. 如申請專利範圍第15項所述的視訊處理裝置，其中該分配器將該視訊處理器所輸出的該資料的一第一部份分配儲存至該第一記憶體晶片，以及將該視訊處理器所輸出的該資料的一第二部份分配儲存至該第二記憶體晶片。
21. 如申請專利範圍第15項所述的視訊處理裝置，其中所述一個或多個子處理任務當中之一者係一解碼任務，而該至少一子處理任務處理器當中之一者係一視訊解碼處理器，經配置以執行所述解碼任務而從一視訊編碼資料中重建至少一視訊幀，以及所述一個或多個子處理任務當中之另一者係一後解碼任務，而該至少一子處理任務處理器當中另一者係一後解碼處理器，經配置以 對經該視訊解碼處理器重建之該視訊幀執行所述後解碼任務。
22. 如申請專利範圍第21項所述的視訊處理裝置，其中該分配器將該視訊解碼處理器所輸出的該視訊幀儲存至該第一記憶體晶片與該第二記憶體晶片，該視訊解碼處理器經由該分配器與該第一記憶體控制器存取該第一記憶體晶片中的該視訊幀，而該後解碼處理器經由該分配器與該第二記憶體控制器存取該第二記憶體晶片中的該視訊幀。
23. 如申請專利範圍第21項所述的視訊處理裝置，其中該視訊處理電路更包括：一壓縮器，耦接於該視訊解碼處理器與該分配器之間，該壓縮器壓縮該視訊解碼處理器所輸出的該視訊幀而獲得至少一經壓縮幀，其中該分配器將該壓縮器所輸出的該經壓縮幀儲存至該第二記憶體晶片；以及一解壓縮器，耦接於該後解碼處理器與該分配器之間，該解壓縮器經由該分配器與該第二記憶體控制器從該第二記憶體晶片提取並解壓縮該經壓縮幀，而獲得至少一經解壓縮幀給該後解碼處理器。
24. 如申請專利範圍第21項所述的視訊處理裝置，其中該視訊處理電路更包括：一壓縮與解壓縮器，耦接於該視訊解碼處理器與該分配器之間，其中該壓縮與解壓縮器壓縮該視訊解碼處理器所輸出的該視訊幀而獲得至少一經壓縮幀，該分配器將該壓縮與解壓縮器所輸 出的該經壓縮幀儲存至該第一記憶體晶片，以及該壓縮與解壓縮器經由該分配器與該第一記憶體控制器從該第一記憶體晶片提取並解壓縮該經壓縮幀，而獲得至少一經解壓縮幀給該視訊解碼處理器。
25. 如申請專利範圍第21項所述的視訊處理裝置，其中該分配器將該視訊解碼處理器所輸出的該視訊幀儲存至該第一記憶體晶片並複製至該第二記憶體晶片。
26. 如申請專利範圍第21項所述的視訊處理裝置，其中該分配器將該視訊解碼處理器所輸出的該視訊幀的一第一部份分配儲存至該第一記憶體晶片，以及將該視訊解碼處理器所輸出的該視訊幀的一第二部份分配儲存至該第二記憶體晶片。
27. 如申請專利範圍第26項所述的視訊處理裝置，其中該第一部份包括該視訊幀的亮度資料，而該第二部份包括該視訊幀的色度資料。
28. 如申請專利範圍第26項所述的視訊處理裝置，其中該第一部份包括該視訊幀的一部分條線資料，而該第二部份包括該視訊幀的另一部分條線資料。