[go: up one dir, main page]

TWI542032B - 光電半導體晶片及光電半導體晶片之製造方法 - Google Patents

光電半導體晶片及光電半導體晶片之製造方法 Download PDF

Info

Publication number
TWI542032B
TWI542032B TW101103632A TW101103632A TWI542032B TW I542032 B TWI542032 B TW I542032B TW 101103632 A TW101103632 A TW 101103632A TW 101103632 A TW101103632 A TW 101103632A TW I542032 B TWI542032 B TW I542032B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
semiconductor wafer
optoelectronic semiconductor
roughness
region
Prior art date
Application number
TW101103632A
Other languages
English (en)
Other versions
TW201236193A (en
Inventor
約翰 艾伯
卡羅 英格
塔馬斯 蘭伐路西
馬庫斯 茂堤
Original Assignee
歐斯朗奧托半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐斯朗奧托半導體股份有限公司 filed Critical 歐斯朗奧托半導體股份有限公司
Publication of TW201236193A publication Critical patent/TW201236193A/zh
Application granted granted Critical
Publication of TWI542032B publication Critical patent/TWI542032B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/855Optical field-shaping means, e.g. lenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Description

光電半導體晶片及光電半導體晶片之製造方法
本發明涉及一種光電半導體晶片及光電半導體晶片之製造方法。
光電半導體晶片可發出電磁輻射。光電半導體晶片具有一種磊晶層序列。此磊晶層序列可具有一摻雜之磊晶層。電磁輻射可經由該摻雜之磊晶層的一外部表面而由光電半導體晶片發出。該摻雜之磊晶層之外部表面可粗糙化。已粗糙化的表面可具有稜錐體結構。此稜錐體結構是需要的或有利的,以便使電磁輻射由光電半導體晶片發出時之發射效率提高。磊晶層序列之該摻雜之磊晶層可經由所謂之接觸缺口而達成電性接觸。各接觸缺口例如具有銀以便達成導電性。各接觸缺口的至少一部份橫越該磊晶層序列之遠離該摻雜之磊晶層之側面的磊晶層序列。由於該摻雜之磊晶層之外部表面之所需的粗糙化,則該摻雜之磊晶層被薄化。藉由各接觸缺口,可使該摻雜之磊晶層大大地薄化,以使各接觸缺口之至少一部份裸露出。因此,銀亦裸露出。由於裸露的各接觸缺口,使光電半導體晶片不能使用。各接觸缺口之裸露的銀在半導體晶片之一般的光學控制中可被辨認出。
本發明的目的是提供一種光電半導體晶片,其中像各接觸缺口之類的結構亦可在粗糙化之後受到保護且同時可有效率地發出電磁輻射。
上述目的藉由申請專利範圍獨立項第1項之光電半導體晶片及獨立項第10項之光電半導體晶片之製造方法來達成。
光電半導體晶片及光電半導體晶片之製造方法的其它形式和有利的佈置方式描述在申請專利範圍各附屬項中。
例示性的實施形式
光電半導體晶片之不同的實施形式具有一種磊晶層序列。此磊晶層序列包含一摻雜之磊晶層。此摻雜之磊晶層包含第一區和第二區。該磊晶層序列具有一受保護之結構。該摻雜之磊晶層之第一區完全覆蓋該受保護之結構。該摻雜之磊晶層之外部表面在第一區中具有第一粗糙度,且在第二區中具有第二粗糙度。此種配置可確保:該受保護之結構不會裸露出且同時可使該磊晶層序列中所產生的電磁輻射達成高的發射效率。
該磊晶層序列能以GaN-或InGaN-層系統為主。在該磊晶層序列中設置活性區。此活性區發出電磁輻射,其可由半導體晶片發出。發出的光譜較佳是位於綠色光至紫外線之範圍中,特別佳時位於藍色光譜區中。然而,發出的此種光譜亦可位於紅色至黃色的光譜區中。
該磊晶層序列之厚度典型上是在1微米和20微米之間。
粗糙度是一種表面物理性的概念且表示表面高度之不相同。表面粗糙度例如可藉由拋光、研磨、蝕刻或腐蝕而受到影響。已有多種粗糙度表示法,其全部以單位 “微米”來表示。
該摻雜之磊晶層的外部表面之第一粗糙度可藉由特別之孔形式的深度小於0.5微米的凹口來形成。此種結構例如可在進行雷射剝離(Lift Off)時產生。在進行雷射剝離時,可藉由雷射之入射而使基板由先前生長在基板上的磊晶層序列分離。此外,第一粗糙度亦會由於該摻雜之磊晶層的外部表面上的晶格缺陷和表面缺陷而形成。像孔形式的凹口、晶格缺陷或表面缺陷等之類的結構對光之發出而言只有微小的相關性。
在一較佳之實施形式中,該摻雜之磊晶層之外部表面的第一區係由一保護罩所覆蓋。此保護罩應覆蓋該摻雜之磊晶層的在粗糙化過程中不繼續粗糙化的區域。在一較佳的實施形式中,該保護罩在粗糙化過程之後可保留在該摻雜之磊晶層上。該保護罩可具有氮化矽(SiN)或二氧化矽(SiO2)。特別有利的是二氧化矽。相對於氮化矽而言,二氧化矽幾乎不吸收藍色和綠色光譜區中之電磁輻射。反之,氮化矽和二氧化矽在紅色光譜區中只輕微地具有吸收性。因此,在使紅色光譜區之電磁輻射發出的活性區中可使用二種材料。
在另一有利的實施形式中,該摻雜之磊晶層之外部表面之第一區未被覆蓋,即,在第一區上未配置該保護罩。這藉由將該保護罩在粗糙化過程之後予以去除來達成。這樣是有利的,此乃因該摻雜之磊晶層之外部表面在粗糙化時所使用的化學物將不會在該保護罩上形成殘留物。此外,亦可在該保護罩中避免光吸收的問題。
在一較佳的實施形式中,覆蓋各接觸缺口之第一區之第一粗糙度藉由蝕刻深度達1微米的稜錐體形式之凹口來形成。這是有利的,此乃因這樣亦可使電磁波經由該受保護之結構而有效率地由磊晶層序列中發出。最大1微米之蝕刻深度確保了該受保護之結構不會裸露出。在本申請案中,提供一種平均的步級(step)高度之粗糙度,其藉由已蝕刻的稜錐體形式之凹口而產生。
在一較佳的實施形式中,第二區上的第二粗糙度藉由蝕刻深度為0.5微米至4微米的稜錐體形式之凹口而形成。稜錐體形式之凹口的側面與該磊晶層序列的平面形成一種35度至75度的角度,較佳是50度至70度。各別的角度藉由晶體方向和化學剝蝕來設定。由微米範圍之蝕刻深度和35度至75度之間的角度所形成的組合特別有利,此乃因這樣可使特別多的電磁輻射成份由該磊晶層序列發出。這因此是與“蝕刻深度越大,則產生越大的稜錐體”有關。稜錐體越大,則可發出越多的光。此種關係只有當所發出的電磁輻射在磊晶層序列的媒體中所具有的波長小於稜體錐之基底測量的直徑時才適用。例如,該磊晶層序列以GaN-系統為主。在電磁輻射之波長大約是0.4微米時,GaN的折射率大約是2.5。電磁輻射在媒體中的波長因此大約是0.16微米。稜錐體之基底的直徑可大於約0.16微米,此種稜錐體可發出電磁輻射。
在一較佳的實施形式中,受保護之結構具有多個接觸缺口。各接觸缺口以平行於該磊晶層序列的方式而橫跨該磊晶層序列且形成一種至摻雜之磊晶層之電性接 觸。這樣是有利的,此乃因該摻雜之磊晶層可被透過,使由磊晶層序列之活性區所發出的光未被遮蔽。這因此是與“在該摻雜之磊晶層之外部表面上各電性接觸結構已不需要”有關。
在一較佳的實施形式中,該摻雜之磊晶層是n-摻雜層。此n-摻雜層藉由可導電之接觸缺口而與光電半導體晶片之n-接觸區相連接。
在一較佳的實施形式中,受保護之結構形成該磊晶層序列的環形之邊緣。這樣特別有利,此乃因該環形之邊緣可受到保護而不受到粗糙化時所使用的蝕刻化學物的影響。結果,該環形之邊緣具有明確地定義的形式、結構精確性和最小長度。就光電半導體晶片之自動控制之步驟而言,光滑的邊緣是重要的。該磊晶層序列之受保護的環形之邊緣在以磷酸來對平台(mesa)邊緣進行蝕刻時亦有助益。由SiO2構成的鈍化層可覆蓋該摻雜之磊晶層。鈍化層的主要目的在於覆蓋該平台邊緣,以防止短路。環形之邊緣受到保護之目的為:可使磷酸只輕微地對SiO2鈍化層進行欠蝕刻(under-etching)或欠滲漏。結果,在摻雜之磊晶層中只產生很少的電洞。整個磊晶層序列能以有利的方式而在邊緣上以磷酸來進行貫穿式蝕刻而不會侵蝕該摻雜之磊晶層。
各種不同的實施形式包括一種用來製造光電半導體晶片的方法。首先,製備一種磊晶層序列。此磊晶層序列生長在基板上,特別是生長在碳化矽(SiC)、矽(Si)或藍寶石(Al2O3)上。該磊晶層序列之遠離該基板之面接合 至一載體(特別是具有鍺者)上。然後,該磊晶層序列藉由雷射輻射的照射而由基板分離(雷射剝離)。該磊晶層序列具有一摻雜之磊晶層,其包含一外部表面。然後,在該外部表面上施加一已結構化之保護罩。然後,對該摻雜之磊晶層進行蝕刻。可使用氫氧化鉀(KOH)做為蝕刻劑。因此,在外部層之由該保護罩所覆蓋的區域上仍保留著具有第一粗糙度的第一區。這樣是有利的,此乃因在第一區中該磊晶層序列未被薄化。因此,一方面可防止受保護之結構之不期望的裸露。另一方面可使該磊晶層序列在蝕刻之前設置成較薄。較薄的磊晶層序列的蝕刻通常會造成不深的稜錐體。然而,這樣可使所需之昂貴的磊晶層材料的量下降。在該外部表面之未由保護罩所覆蓋的區域上產生一種具有第二粗糙度的第二區。這樣是有利的,此乃因在第二區中產生微米範圍的蝕刻深度。此種蝕刻深度成為稜錐體的形成之先決條件,該稜錐體可使電磁輻射有效率地發出。特別有利的是,粗糙化時間較以無保護罩來進行的蝕刻之方法時多很多。於是,可達成更大的蝕刻深度且因此可達成更大的稜錐體。這樣是有利的,此乃因更多的光可經由稜錐體發出。
在一較佳的實施形式中,該保護罩經由多個接觸缺口而施加在外部表面上。如上所述,這樣是有利的,此乃因在蝕刻步驟中各接觸缺口須設法裸露出來。
在一較佳的實施形式中,該保護罩施加在磊晶層序列之環形之邊緣上。這樣是有利的,此乃因在以磷酸來對平台邊緣進行蝕刻時可使平台邊緣受到保護。
在一較佳的實施形式中,在以氫氧化鉀來對該摻雜之磊晶層進行蝕刻之後將該保護罩由第一區去除。這樣是有利的,此乃因該外部表面之第一區可被再蝕刻。於是,該磊晶層序列中所產生的電磁輻射之發射效率可提高。
本發明的解決方式之各種不同的實施例以下將依據圖式來詳述。各圖式中相同、相同形式或作用相同的各組件分別設有相同的參考符號。所示圖式以及圖式中各元件和各元件之間的比例未必依比例繪出。反之,為了更清楚及更容易了解,各別的元件可放大地顯示出或縮小。
圖1a顯示一種未具備受保護之區域的光電半導體晶片100之一實施例的剖面圖。磊晶層序列102具有摻雜之磊晶層104、活性區110和另一摻雜之磊晶層112且配置在一電流擴散層122上。此電流擴散層122包括一具有銀的鏡面;及銀鏡面之包封件。包封材料具有金。電流擴散層122配置在電性絕緣之鈍化層114上,電流擴散層122上跟隨著可導電之材料124,其具有銀。然後跟隨著一可導電之載體126,其例如由鍺構成。在該載體126之遠離該磊晶層序列之此側上施加第一接觸區128。經由該磊晶層序列102而配置多個接觸缺口106。藉由各接觸缺口106,使第一接觸區128與摻雜之磊晶層104達成電性連接。於此,將可導電之材料124填充至各接觸缺口106中且藉由鈍化層114而與另一摻 雜之磊晶層112隔開。第二接觸區130經由電流擴散層122而形成一種對該另一摻雜之磊晶層112的電性接觸區。該摻雜之磊晶層104具有稜錐體形式之凹口,其到達上述接觸缺口106。在各接觸缺口106上形成該可導電之材料124之裸露的區域107。於是,具有銀之該可導電之材料124的至少一部份在上述接觸缺口106中是敞開的(open)。裸露的銀可造成電子遷移。因此,光電半導體晶片100在下一步驟中不能使用。磊晶層序列102之環形的邊緣108同樣具有凹口,其甚至使光電半導體晶片100不能使用,不易進行光電半導體晶片100之自動控制。此外,光電半導體晶片之平台邊緣幾乎未受保護,這樣會使半導體晶片之故障機率提高。
圖1b以俯視圖粗略地顯示圖1a之實施例。可辨認各接觸缺口106。可導電之材料124裸露出。光電半導體晶片100因此不可使用。此外,磊晶層序列102之環形的邊緣108具有一種流蘇狀的結構。於是,光電半導體晶片100形成有一很擴大的邊緣108。這樣會使光電半導體晶片100的故障機率提高。
圖2是光電半導體晶片之二種不同的製造方法A或B之流程圖。製造過程可描述在步驟S1至S5中。步驟S4和S5是可選擇者(optional)。
步驟S1中,製備一種磊晶層序列102。圖2a顯示步驟S1之結果。在具有外部表面119之摻雜之磊晶層104上跟隨著活性區110。在活性區110上跟隨著另一摻雜之磊晶層112。一接觸缺口106完全地橫越該另一摻 雜之磊晶層112和該活性區110且終止於該摻雜之磊晶層104。該接觸缺口106中以可導電的材料124來填充。在該接觸缺口106和該磊晶層序列102之間配置一絕緣用的鈍化層114。該摻雜之磊晶層104之外部表面119具有第一粗糙度,其未顯示在圖中。第一粗糙度藉由深度達大約0.5微米之特別是孔形式的凹口來形成。此種結構可在雷射剝離中形成,其中藉由雷射之入射使生長基板由該磊晶層序列102分離。第一粗糙度亦可另外藉由晶格缺陷和表面缺陷而形成在該摻雜之磊晶層104之外部表面119上。第一粗糙度由於其小的深度而與光的發出幾乎無關。因此,第一粗糙度未顯示在圖2a中。
在步驟S2中,施加一種保護罩120。圖2中顯示另二種方式S2a和S2b,其用來進行步驟S2。此二種方式造成與圖2b中所示相同之中間產品。
另一方式S2a描述在隨後的子步驟(part step)中:在子步驟S2a.1中在該摻雜之磊晶層104上整面施加一保護層。子步驟S2a.2中,在該摻雜之磊晶層104之待保護之區域(即,環形的邊緣108和各接觸缺口106)上施加光阻。子步驟S2a.3中,該保護層之未由光阻所覆蓋的區域被去除。子步驟S2a.4中,將光阻去除。
另一方式S2b描述在以下的子步驟中:在子步驟S2b.1中在待保護之區域的空出區下方在該摻雜之磊晶層104上施加光阻且予以結構化。在子步驟S2b.2中,在該摻雜之磊晶層104上整面地施加一保護層。在子步驟S2b.3中將光阻取下。
圖2b顯示在步驟S2終止之後中間產品之局部剖面圖。在受保護之結構106、108上,在該摻雜之磊晶層104之外部表面119上施加該保護罩120。此保護罩可具有SiN或SiO2
步驟S3中,對該摻雜之磊晶層104進行蝕刻。在該摻雜之磊晶層104之由該保護罩120所覆蓋的外部表面119上保留著具有第一粗糙度之第一區116。在該摻雜之磊晶層104之外部表面119之未由該保護罩120所覆蓋的區域上產生具有第二粗糙度之第二區118。
圖2c顯示在步驟S3終止之後光電半導體晶片100之局部剖面圖。該外部表面119之第一區116是由一保護罩120所覆蓋。該外部表面119之第二區118具有第二粗糙度,其包括稜錐體形式之凹口。蝕刻深度形成為介於0.5微米至4微米之間。此蝕刻深度顯示成第二區118之步級高度121。受保護之結構具有可導電之接觸缺口106。該接觸缺口106平行於磊晶層序列102之生長方向而橫越該磊晶層序列102。該接觸缺口106形成一種至該摻雜之磊晶層104之電性接觸區。該摻雜之磊晶層104可以是n-摻雜者。受保護之結構另具有該磊晶層序列102之環形的邊緣108。
在可選擇的步驟S4中,將該保護罩120去除。由SiO2或SiN構成之該保護罩120可藉由以氫氟酸(HF)或以銨緩衝之氫氟酸(BOE)來進行的蝕刻過程而去除。
圖2d顯示光電半導體晶片100在步驟S4終止之後的局部剖面圖。圖2d不同於圖2c之處只有:該保護罩 120已去除。該摻雜之磊晶層104之外部表面119之第一區116現在已裸露出。
步驟S5中,在該保護罩120去除之後,以KOH來對該摻雜之磊晶層104之第一區116進行再蝕刻。
圖2e顯示光電半導體晶片100在步驟S5終止之後的局部剖面圖之一部份。該摻雜之磊晶層104之外部表面119之第一區116上的第一粗糙度具有稜錐體形式之凹口,其蝕刻深度可達1微米。於是,光亦可由該摻雜之磊晶層104之多個區域中有效率地發出,上述多個區域配置在該接觸缺口106上方及/或該磊晶層序列102之環形的邊緣108上方。上述蝕刻深度顯示成第一區116之步級高度117及第二區118之步級高度121。第一區116之步級高度117(換言之,蝕刻深度)可達1微米。第二區118之步級高度121(換言之,蝕刻深度)介於大約0.5微米和大約4微米之間。
圖3顯示光電半導體晶片100之一實施例的剖面圖。已顯示了整個光電半導體晶片100,其以顯示在圖2d中的磊晶層序列102為主。該接觸缺口106和磊晶層序列102之環形的邊緣108完全未由該摻雜之磊晶層104所覆蓋。外部表面119之第一區116具有第一粗糙度,其凹口可達0.5微米。為了使圖面能更清楚,第一粗糙度未顯示在圖中。該外部表面119之第二區118具有第二粗糙度,其凹口為稜錐體140的形式。稜錐體140具有可達4微米的高度。第一接觸區128經由載體126而與可導電之材料124相接觸。可導電之材料124經由該 接觸口106而形成一種至該摻雜之磊晶層104之電性連接。另一摻雜之磊晶層112經由電流擴散層122而與第二接觸區130形成電性連接。
圖4a顯示光電半導體晶片一實施例之俯視圖。該磊晶層序列102之環形的邊緣108和該摻雜之磊晶層104之完全地覆蓋該接觸缺口106的區域是以保護罩120來覆蓋。顯示一條切割線134,圖4b構成之實施例沿著該切割線134而顯示。
圖4b顯示光電半導體晶片一實施例之剖面圖。圖4b之實施例不同於圖3之實施例之處只有:該保護罩120覆蓋該外部表面119之第一區116。
圖5顯示一部份已粗糙化的該摻雜之磊晶層104。舉例式地顯示一接觸缺口106、該接觸缺口106上之外部表面119之幾乎未粗糙化之第一區116、以及該外部表面119之已粗糙化之第二區118。該外部表面119之第二區118中例示性地顯示一稜錐體140,其由一部份已粗糙化的摻雜之磊晶層104之多個稜錐體所構成。該摻雜之磊晶層104之外部表面119形成了介於該光電半導體晶片100(特別是具有GaN)之光學較密媒體和光學較薄媒體(空氣)之間的界面。藉由稜錐體形式的凹口,則可使在該外部表面119上發生全反射之電磁輻射之成份變少。稜錐體形式的凹口之側面146與磊晶層序列102之平面形成一種35度至75度之角度,較佳是50度至70度。具體的角度144是藉由該摻雜之磊晶層104之晶體方向和化學剝蝕來設定。在微米範圍之蝕刻深度和由 上述之值範圍構成的角度144時形成稜錐體,其特別適合用於將可見的波長範圍(即,介於大約0.3微米和大約0.8微米之間的波長)中的電磁輻射發出。稜錐體140之基底之直徑142同樣位在微米的範圍中。此直徑142因此較半導體媒體中的電磁輻射之波長大很多。例如,在空氣中具有大約450奈米波長的電磁輻射在由GaN構成的媒體(其折射率大約是2.4)中具有大約200奈米之波長。稜錐體140之基底之直徑142和媒體中之電磁輻射的波長之間的2至10之比例相對於“電磁輻射可由該摻雜之磊晶層104入射至稜錐體140”而言是必要的先決條件。稜錐體140之基底在GaN時具有六角形的形式。
圖6a顯示光束152在該外部表面119上未發生全反射時的角度範圍。光束152以小於臨界角148之角度而入射至該摻雜之磊晶層104之外部表面119上。此種光束152在光學較密媒體154至光學較薄媒體156之接面上發生折射。光束152可離開該光學較密媒體154。反之,以一種大於臨界角148之角度而入射至該外部表面119上的光束150會發生全反射。
一種摻雜之磊晶層104形成為由折射率大約是2.4之GaN構成的光學較密媒體154和由折射率大約是1之空氣構成的光學較薄媒體156,此種摻雜之磊晶層104中會造成大約25度之臨界角148。光可離開光學較密媒體154時的角度範圍稱為“逃脫角錐(escape cone)”。
圖6b顯示該摻雜之磊晶層104之外部表面119,其形成光學較密媒體154,且具有由稜錐體140構成的結 構。藉由此種稜錐體結構,使第一光束150目前在全反射所需之臨界角148內入射至該外部表面119。第一光束150不會發生全反射而是由該摻雜之磊晶層104發出且因此由光電半導體晶片100發出。整體上會有較該外部表面119幾乎是平面時還多的光由稜錐體形式之已粗糙化的外部表面119發出。
100‧‧‧半導體晶片
102‧‧‧磊晶層序列
104‧‧‧摻雜之磊晶層
106‧‧‧接觸缺口
107‧‧‧接觸缺口中可導電之材料之裸露的區域
108‧‧‧磊晶層序列之環形的邊緣
110‧‧‧活性區
112‧‧‧另一摻雜之磊晶層
114‧‧‧鈍化層
116‧‧‧外部表面之第一區
117‧‧‧第一區中的步級高度
118‧‧‧外部表面之第二區
119‧‧‧摻雜之磊晶層的外部表面
120‧‧‧保護罩
121‧‧‧第二區中的步級高度
122‧‧‧電流擴散層
124‧‧‧可導電之材料
126‧‧‧載體
128‧‧‧第一接觸區
130‧‧‧第二接觸區
132‧‧‧接合線
134‧‧‧切割線
140‧‧‧稜錐體
142‧‧‧稜錐體之基底的直徑
144‧‧‧稜錐體之側面和磊晶層序列之平面所形成的角度
146‧‧‧稜錐體之側面
148‧‧‧全反射之臨界角
150‧‧‧第一光束
152‧‧‧第二光束
154‧‧‧光學較密媒體
156‧‧‧光學較薄媒體
圖1a顯示光電半導體晶片之一實施例的剖面圖。
圖1b粗略地顯示圖1a之實施例之俯視圖。
圖2顯示用來製造光電半導體晶片之流程圖。
圖2a和圖2b顯示光電半導體晶片之製造方法的中間產品之局部剖面圖。
圖2c、圖2d和圖2e顯示光電半導體晶片之局部剖面圖。
圖3顯示光電半導體晶片之一實施例的剖面圖。
圖4a顯示光電半導體晶片一實施例之俯視圖。
圖4b顯示光電半導體晶片一實施例之剖面圖。
圖5顯示磊晶層序列的摻雜之磊晶層中的稜錐體。
圖6a顯示可使光離開一媒體時的角度範圍。
圖6b顯示可使光發出的一種稜錐體結構。
100‧‧‧半導體晶片
102‧‧‧磊晶層序列
104‧‧‧摻雜之磊晶層
106‧‧‧接觸缺口
108‧‧‧磊晶層序列之環形的邊緣
110‧‧‧活性區
112‧‧‧另一摻雜之磊晶層
114‧‧‧鈍化層
116‧‧‧外部表面之第一區
118‧‧‧外部表面之第二區
119‧‧‧摻雜之磊晶層的外部表面

Claims (19)

  1. 一種光電半導體晶片(100),具有:- 磊晶層序列(102),包括一摻雜的磊晶層(104),其具有第一區(116)和第二區(118);及受保護之結構(108、106),其中該摻雜的磊晶層(104)之第一區(116)完全覆蓋上述受保護之結構(108、106),且該摻雜的磊晶層(104)之外部表面(119)在第一區(116)中具有第一粗糙度且在第二區(118)中具有第二粗糙度。
  2. 如申請專利範圍第1項之光電半導體晶片,其中該第一粗糙度藉由晶格缺陷和表面缺陷來形成。
  3. 如申請專利範圍第1項之光電半導體晶片,其中該第一粗糙度藉由稜錐體形式的、蝕刻深度大約1微米的凹口來形成。
  4. 如申請專利範圍第1至3項中任一項之光電半導體晶片,其中該第二粗糙度藉由稜錐體形式的、蝕刻深度大約0.5微米至4微米的凹口來形成。
  5. 如申請專利範圍第1或2項之光電半導體晶片,其中該第一粗糙度及/或該第二粗糙度係藉由錐形體形式的凹口來形成,且該稜錐體形式的凹口之側面與該磊晶層序列(102)之平面形成一種介於35度至75度之間的角度。
  6. 如申請專利範圍第1或2項之光電半導體晶片,其中該受保護之結構具有至少一接觸缺口(106),其平行於 該磊晶層序列(102)之生長方向而橫越該磊晶層序列(102)且形成一種至該摻雜之磊晶層(104)的電性接觸區。
  7. 如申請專利範圍第1或2項之光電半導體晶片,其中該受保護之結構具有該磊晶層序列(102)之環形的邊緣(108)。
  8. 如申請專利範圍第1或2項之光電半導體晶片,其中該摻雜之磊晶層(104)是n-摻雜層。
  9. 如申請專利範圍第1或2項之光電半導體晶片,其中該第一區(116)由第一保護罩(120)所覆蓋。
  10. 如申請專利範圍第1或2項之光電半導體晶片,其中該第一粗糙度藉由孔形的、深度小於0.5微米的凹口來形成。
  11. 如申請專利範圍第1或2項之光電半導體晶片,其中該第一粗糙度及/或該第二粗糙度係藉由錐形體形式的凹口來形成,且該稜錐體形式的凹口之側面與該磊晶層序列(102)之平面形成一種介於50度至70度之間的角度。
  12. 如申請專利範圍第1或2項之光電半導體晶片,其中在該第一區(116)中的該磊晶層(104)具有第一平均厚度,以及在該第二區(118)中的第二粗糙度係透過摻雜的該磊晶層(104)的序列而形成,其中,至少一個凹口具有平行於生長方向的步級高度,該步級高度係大於該第一平均厚度。
  13. 如申請專利範圍第1或2項之光電半導體晶片,其中 該受保護的結構具有至少一個接觸缺口(106),且在該外部表面(119)上的一保護罩(120)係透過該至少一個接觸缺口而設置。
  14. 一種光電半導體晶片(100)之製造方法,包括以下各步驟:- 製備磊晶層序列(102),其具有包含一外部表面(119)之摻雜之磊晶層(104);- 在該外部表面(119)上施加一已結構化之保護罩(120);- 對該摻雜之磊晶層(104)進行蝕刻,其中在由該保護罩(120)所覆蓋之外部表面(119)上保留著一具有第一粗糙度之第一區(116),且在該外部表面(119)之未由該保護罩(120)所覆蓋之區域上產生一具有第二粗糙度之第二區(118)。
  15. 如申請專利範圍第14項之製造方法,其中該保護罩(120)在至少一接觸缺口(106)上施加在該外部表面(119)上。
  16. 如申請專利範圍第14或15項之製造方法,其中該保護罩(120)在該磊晶層序列(102)之環形的邊緣(108)上施加在該外部表面(119)上。
  17. 如申請專利範圍第14項之製造方法,其中在對該摻雜之磊晶層(104)進行蝕刻之後將該保護罩(120)去除。
  18. 如申請專利範圍第17項之製造方法,其中在該保護罩(120)去除之後,對該摻雜之磊晶層(104)的第一區(116)進行再蝕刻。
  19. 一種製造光電半導體晶片(100)的方法,其包含有以下步驟:- 製備磊晶層序列(102),其具有包含一外部表面(119)之摻雜之磊晶層(104);- 在該外部表面(119)上施加一已結構化之保護罩(120);- 對該摻雜之磊晶層(104)進行蝕刻,其中在由該保護罩(120)所覆蓋之外部表面(119)上保留著一具有第一粗糙度之第一區(116),且在該外部表面(119)之未由該保護罩(120)所覆蓋之區域上產生一具有第二粗糙度之第二區(118),其中該保護罩(120)在至少一接觸缺口(106)上施加在該外部表面(119)上。
TW101103632A 2011-02-07 2012-02-04 光電半導體晶片及光電半導體晶片之製造方法 TWI542032B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011003684.9A DE102011003684B4 (de) 2011-02-07 2011-02-07 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Publications (2)

Publication Number Publication Date
TW201236193A TW201236193A (en) 2012-09-01
TWI542032B true TWI542032B (zh) 2016-07-11

Family

ID=45562282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103632A TWI542032B (zh) 2011-02-07 2012-02-04 光電半導體晶片及光電半導體晶片之製造方法

Country Status (4)

Country Link
US (1) US9105823B2 (zh)
DE (1) DE102011003684B4 (zh)
TW (1) TWI542032B (zh)
WO (1) WO2012107261A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012220909A1 (de) 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
US20170080857A1 (en) * 2015-09-17 2017-03-23 Ford Global Technologies, Llc Tactical Threat Assessor for a Vehicle
JPWO2018180765A1 (ja) * 2017-03-31 2020-02-13 日本電気株式会社 テクスチャ構造の製造方法
JP7440782B2 (ja) * 2022-01-25 2024-02-29 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161696A1 (en) * 2004-01-28 2005-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
DE102007003282B4 (de) * 2007-01-23 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100947676B1 (ko) * 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
CN102067339B (zh) 2008-08-19 2013-03-06 晶能光电(江西)有限公司 一种制备具有金属衬底的InGaAlN发光二极管的方法
DE102008062933B4 (de) * 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
DE102009018286A1 (de) 2009-04-21 2010-10-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법

Also Published As

Publication number Publication date
DE102011003684A1 (de) 2012-08-09
US20140027805A1 (en) 2014-01-30
US9105823B2 (en) 2015-08-11
DE102011003684B4 (de) 2026-01-22
TW201236193A (en) 2012-09-01
WO2012107261A1 (de) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5468203B2 (ja) 第3族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
TWI505501B (zh) 包含窗層與導光結構之半導體發光裝置
KR100705718B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101431247B1 (ko) 다공성 확산 반사체를 갖는 led
KR102075172B1 (ko) 금속화된 측벽을 가진 반도체 발광 디바이스
US20050104081A1 (en) Semiconductor light emitting diode and method for manufacturing the same
US9419185B2 (en) Method of singulating LED wafer substrates into dice with LED device with Bragg reflector
WO2014192237A1 (ja) 半導体発光素子及び半導体発光装置
TWI542032B (zh) 光電半導體晶片及光電半導體晶片之製造方法
KR20070013273A (ko) 반도체 장치의 제조
KR101967836B1 (ko) 3차원 발광 소자 및 그 제조방법
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
TWI416763B (zh) A light-emitting element, a method of manufacturing the same, and a light-emitting device
TWI701846B (zh) 用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化
CN111864018A (zh) 一种正极性led芯片及其制作方法
KR20140065105A (ko) 고효율 발광 다이오드
CN112993116A (zh) 发光器件制作方法、发光器件以及显示器件
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
EP2017898A1 (en) Semiconductor light-emitting device and method for the manufacture thereof
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
EP4607599A1 (en) Semiconductor light-emitting element, semiconductor light-emitting element production method, light-emitting module, and light-emitting module production method
CN109888076B (zh) 一种自带反射碗杯的红外led芯片及制作方法
JP2010118572A (ja) 半導体発光装置の製造方法