[go: up one dir, main page]

TWI701846B - 用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化 - Google Patents

用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化 Download PDF

Info

Publication number
TWI701846B
TWI701846B TW105137822A TW105137822A TWI701846B TW I701846 B TWI701846 B TW I701846B TW 105137822 A TW105137822 A TW 105137822A TW 105137822 A TW105137822 A TW 105137822A TW I701846 B TWI701846 B TW I701846B
Authority
TW
Taiwan
Prior art keywords
layer
hole
semiconductor layer
dielectric
light
Prior art date
Application number
TW105137822A
Other languages
English (en)
Other versions
TW201725757A (zh
Inventor
大衛 宗
耀明 趙
Original Assignee
荷蘭商露明控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商露明控股公司 filed Critical 荷蘭商露明控股公司
Publication of TW201725757A publication Critical patent/TW201725757A/zh
Application granted granted Critical
Publication of TWI701846B publication Critical patent/TWI701846B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種發光裝置包含穿過P型半導體層及作用層之一垂直通孔。使用一垂直通孔減少量子井損害、容許縮短P-N間距，且容許增加的反射面積。一介電結構形成於該通孔中以提供延伸至該裝置之一上表面之一傾斜壁。另一介電層覆蓋該上表面及該傾斜壁，且提供至半導體層之選擇接觸。隨後施覆一金屬層。因為該等介電層提供自該裝置之該表面連續之一斜坡，所以該金屬層不包含一垂直降落。因為該作用層未延伸至該通孔中，所以至N型半導體層之該接觸可更靠近該通孔之該壁而增加一反射層之可用面積。

Description

用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化
本發明係關於半導體發光裝置之領域，且特定言之係關於一種改良裝置性能及可靠度之製造方法。
對半導體發光裝置(LED)之日益增加的使用已產生一高度競爭性市場，其中性能及可靠度可顯著影響一產品之成功。
圖1A至圖1D繪示用於製造一半導體發光裝置之一例示性製程。此等圖繪示裝置在形成時之一輪廓圖。熟習此項技術者將認知，尤其在使用一蝕刻製程形成通孔、或一溝槽/長形通孔或一邊緣接觸之情況下，發光裝置之一俯視圖可展示一圓形通孔180。為本發明之目的且如下文進一步詳述，一通孔係使一電導體能夠穿過一或多個中間層將一上層連接至一下層之任何開口。
在圖1A中，一N型半導體層120生長於一基板110上，其後接著一「作用」層130及一P型半導體層140。當將一電位施加於N型半導體層120與P型半導體層140之間時，作用層130發射光。
在此實例中，自作用層發射之光意欲穿過N型半導體層120離開發光裝置；基板110可至少對由作用層發射之光之波長透明，及/或可在形成發 光裝置之後移除該基板110。
為增加離開裝置之光量，一反射層150可形成於P型半導體層140上方。此反射層150將光重新引導朝向N型半導體層120，而減小歸因於發光裝置內之吸收的光損失之可能性。在此實例中，如下文進一步詳述，反射層150經圖案化具有一開口155以有利於製程中之後續步驟。亦在此實例中，反射層形成至P型半導體之接觸。反射層150可包含銀(Ag)層，該銀(Ag)層經囊封於一障壁層中以最小化銀之表面遷移。障壁層可為例如鈦鎢(TiW)、氮化鈦鎢組合物(TiWN)或氮化鈦(TiN)。此反射層150係導電的，此有利於跨P型半導體層140之電流分佈。
在圖1B中，P型半導體層140及作用層130經蝕刻以產生一通孔180而有利於至N型半導體層120之接觸。通常使用電漿離子等向性蝕刻190來產生通孔180內之傾斜通孔壁185；此等傾斜壁185有利於施覆一金屬層以接觸N型半導體層120。如下文進一步詳述，基於使能夠與N型層120充分接觸且與作用層130充分分離所需之N型半導體層120之曝露寬度125而判定通孔180在反射層150之開口155(圖1A)處之大小。
儘管通孔180可具有繞其周邊之一單一連續壁，然本文中使用複數術語「通孔壁」來指代橫截面視圖中出現之壁區段。如圖1B中繪示，反射層150延伸至通孔180之邊緣以最大化反射表面積。
在圖1C中，一介電層160經形成以隔離經曝露N型半導體層120與P型半導體層140上之反射層150。如圖1D中繪示，此介電層160隨後經蝕刻以實現分別至層120、150之選擇接觸165N、165P。為便於理解，使用灰色陰影來指示與導電層之隔離。
在蝕刻介電層160以實現至N型半導體層120及接觸P型半導體層140 的導電反射層150之接觸165N、165P之後，施覆一金屬層170。金屬層170流至經蝕刻區165N及165P中以提供與層120、150之接觸。此金屬層170經圖案化以產生隔離金屬區段170N及170P以分別連接至N型半導體層120及P型半導體層140。
控制對區165N及165P之蝕刻以確保至少一最小寬度168N及168P以與層120、150適當接觸。另外，必須維持N型半導體層120在區165N處之接觸與作用區130之間的一最小分離178。歸因於傾斜壁185，反射層150中用於形成通孔180之開口之大小155亦必須考量作用區130在蝕刻之後剩餘之延伸區188。應特別注意，寬度168N、分離178及作用區130在蝕刻之後剩餘之延伸區188較佳儘可能小，使得開口155之大小可儘可能小，藉此最大化反射層150之可能表面積。
如可見，歸因於斜坡壁185，通孔180在反射層150之開口155處之最小寬度/直徑等於接觸寬度168N加上分離178之兩倍加上作用區130在蝕刻之後剩餘之延伸區188之兩倍。
然而，期望最大化反射層150之覆蓋範圍可引入非所要二次影響。反射層150延伸至通孔180之邊緣例如引入介電層160中垂直延伸之一邊緣161，此引入金屬層170N之輪廓中之一垂直降落171。在製造期間，重力及其他因素將引起垂直降落171處之金屬層170N變薄，此可引入金屬層170N中之縫隙或裂縫，此可導致裝置之一過早故障。可施覆一較厚金屬塗層170，但此增加裝置之成本。反射塗層150可自通孔180之邊緣偏移而提供一更平緩下降，但此減小反射表面積，而導致歸因於吸收之更多光損失。
將有利地提供一種具有改良可靠度之發光裝置。亦將有利地提供一種具有改良性能之發光裝置。
為更佳解決此等特徵之一或多者，在本發明之一實施例中，一種發光裝置包含穿過P型半導體層及作用層之一垂直通孔。一介電結構可形成於該通孔中以提供延伸至該裝置之一上表面之一傾斜壁。另一介電層覆蓋該上表面及該傾斜壁，且提供至半導體層之選擇接觸。隨後施覆一金屬層。因為該等介電層提供自該裝置之該表面連續之一斜坡，所以該金屬層不包含一垂直降落。因為該作用層未延伸至該通孔中，所以至N型半導體層之該接觸可更靠近該通孔之該壁，而增加一反射層之可用面積。另外，因為該通孔之該等壁係垂直的，所以在電漿離子蝕刻期間對該作用層引起較少損害。
在一實施例中，該發光裝置包括：一作用層，其夾置於一第一類型半導體層與一第二類型半導體層之間；一通孔，其穿過該第二類型半導體層及該作用層延伸至該第一類型半導體層，該通孔具有實質上與該作用層之一發光表面正交之壁。該裝置可包含：一反射層，其在該第二類型半導體層上方延伸至該通孔；一介電結構，其提供該通孔內之自該反射層實質上連續之一斜坡；及一金屬層，其位於該介電結構上且接觸該第一類型半導體層。
該介電結構可包含：一第一介電結構，其提供該通孔內之該斜坡；及一第二介電結構，其在反射層上方延伸且至該通孔內之該斜坡上。該介電結構可包含SiNx、SiOx、Si氮氧化物或其等之一組合。
該反射層可包含銀及可經提供以控制該銀之遷移之一障壁層。該障壁層可包含TiW、TiWN、TiN或其等之一組合。該金屬層可包含Al、 Ti、Au、Ni或其等之一組合。
100:裝置
110:基板
120:N型半導體層/N型層
125:寬度
130:作用層/作用區
140:P型半導體層/P型層
150:反射層/反射塗層/反射體層
155:開口/開口之大小
160:介電層
161:介電層中垂直延伸之邊緣
165N:接觸/經蝕刻區
165P:接觸/經蝕刻區
168N:最小寬度/接觸寬度
168P:最小寬度
170:金屬層/金屬塗層
170N:金屬區段/金屬層
170P:金屬區段
171:金屬層之垂直降落
178:最小分離/分離距離/N接觸
180:通孔
185:通孔壁
188:作用區之延伸區
190:電漿離子等向性蝕刻
200:裝置
250:第一介電層/介電質
250':介電結構
255:開口/斜坡
260:第二介電層
265N:開口/接觸區
265P:開口/接觸區
270:金屬層
270N:金屬區段/金屬層
270N':金屬層之傾斜部分
270P:金屬區段/金屬層
270P':金屬層之傾斜部分
278:分離
280:通孔
280A:通孔
280C:通孔
285:通孔之壁
310:提供具有反射層之半導體結構
320:半導體結構經蝕刻以提供穿過P型層及作用層之垂直通孔
330:第一隔離層形成於反射層上方且至垂直通孔中/步驟
340:第一隔離層經蝕刻以形成自N型層延伸至反射層之上表面之傾斜表面/步驟
350:第二隔離層形成於反射層上方且至垂直通孔中/步驟
360:第二隔離層經蝕刻以提供對N型層及與P型層電接觸之反射層之接達
370:將金屬層施覆於第二隔離層上方且施覆至開口中而至N型層及反射層
380:執行剩餘處理步驟以產生經封裝發光裝置
進一步詳細地且藉由實例方式參考隨附圖式說明本發明，其中：圖1A至圖1D繪示用於製造一發光裝置之一例示性製程。
圖2A至圖2F繪示用於製造具有垂直通孔之一發光裝置之一例示性製程。
圖3繪示用於製造具有垂直通孔之一發光裝置之一製程之一例示性流程圖。
圖4A至圖4C繪示具有替代通孔設計之例示性發光裝置。
在圖式各處，相同元件符號指示類似或對應特徵或功能。該等圖式經包含用於闡釋性目的且並不意欲限制本發明之範疇。
相關申請案之交叉參考
本申請案主張2015年11月20日申請之美國臨時專利申請案第62/258,318號及2016年3月10日申請之歐洲專利申請案第16159678.8號之優先權。美國臨時專利申請案第62/258,318號及歐洲專利申請案第16159678.8號併入本文中。
在以下描述中，為說明而非限制之目的，闡述諸如特定架構、介面、技術等之具體細節以提供對本發明之概念之一透徹理解。然而，熟習此項技術者將明白，本發明可在背離此等具體細節之其他實施例中實踐。同樣地，此描述之正文係關於如圖中繪示之實例實施例，且並不意欲限制超出申請專利範圍中所明確包含之限制之所主張發明。為簡單及清楚起見，省略對熟知裝置、電路及方法之詳細描述以免使本發明之描述與不必 要細節混淆。
關於圖1A至圖1D之先前技術發光裝置，發明者已判定作用層130在通孔180之傾斜壁185上之表面(圖1B)受用以產生通孔之反應性離子蝕刻(RIE)之損害。此損害增加透過傾斜表面上之表面空乏之電流洩漏。發明者亦已判定污染粒子可「聚集」在傾斜表面上，此可增加缺陷裝置之可能性。然而，如上文詳述，需要一傾斜表面以實現通孔180中之可靠金屬化。
圖2A至圖2F繪示用於製造具有垂直通孔之一發光裝置之一例示性製程，該等圖之各者繪示一輪廓圖。此等圖針對N型層120、作用層130、P型層140及反射層150使用在圖1A至圖1D中使用之該等元件符號。為便於繪示及理解，在圖2A至圖2F中省略圖1A至圖1D之基板110。
如在圖1A至圖1D中，熟習此項技術者將認知，尤其在使用一蝕刻製程形成通孔之情況下，圖2A至圖2F之發光裝置之一俯視圖將可能展示一圓形通孔280。因此，本文中使用單數術語「通孔壁」，雖然該等輪廓圖可呈現繪示多個壁。然而，熟習此項技術者將認知，不管通孔280之周邊之形狀如何，本發明之原理皆適用。
圖2A類似於圖1A，除反射層150中之開口255比圖1A之開口155更窄之外。開口255之大小之此縮減增加反射層150之表面積。如下文進一步詳述，此縮減係藉由形成穿過P型層140及作用層130而至N型層120之一垂直通孔280而實現。
圖2B繪示垂直通孔280之形成。可使用異向性電漿離子蝕刻來產生垂直通孔280，且可使用氯作為主要蝕刻劑。因為通孔280之壁285係垂直的，所以作用層130未延伸至通孔280中，且此實質上減少由圖1B之先前 技術之直接RIE動力離子轟擊對作用區130引起之電漿誘發之損害。另外，因為對作用層130造成較少損害，所以將產生較小電流洩漏，而容許作用區與至N型層120之接觸之間的分離距離(圖1D中178)減小。垂直壁285亦未提供作用區130之一水平表面以使污染聚集於其上。在一個替代例中，可蝕刻N型層120之一部分。
在圖2C中，施覆一第一介電層250，在圖2D中，介電質250經塑形以形成介電結構250'，其提供自反射層150之上表面延伸至N型半導體層120之一斜坡255。
熟習此項技術者將認知，反射體層150中之開口255可用作用於形成垂直通孔280之一遮罩，或可在產生垂直通孔280之相同製程中產生該開口255。
在圖2E中，施覆一第二介電層260，其提供與圖1C中之介電層160相同之功能。如圖2F中繪示，此層260隨後經蝕刻以提供實現分別至N型層120及P型層之接觸的開口265N及265P。
介電層250、260可為任何絕緣材料，包含SiNx、SiOx、Si氮氧化物及其等之組合。熟習此項技術者將認知，介電層250、260可產生為一單一介電結構，但在一單一製程中產生圖2F中繪示之形狀可需要一更複雜製程。
在圖2F中，一金屬層270經施覆且經圖案化以產生隔離區段270N及270P。金屬層270可包含Al、Ti、Au、Ni或一金屬組合以形成至N型層120及P型層140之歐姆接觸及電接觸，且金屬層270可使用此項技術中常見之一蒸鍍製程或其他金屬化製程施覆。在施覆金屬層270之前，可使用一光阻劑產生金屬區段270N與270P之間之隔離，接著在形成金屬區段 270N及270P之後剝離該光阻劑。
除產生作用層130處之RIE誘發之損害及污染聚集一之減少之外，與圖1D中裝置100之通孔180相比，使用具有實質上垂直壁285之一通孔280亦容許使用一較小通孔280。通孔大小之此縮減實現一更大反射表面積。
如上文所述，歸因於斜坡壁185，通孔180在裝置100之反射層150之開口155處之最小寬度等於接觸寬度168N加上分離178之兩倍加上作用區130在蝕刻之後剩餘之延伸區188之兩倍。藉由使用一垂直通孔，作用區130在蝕刻之後剩餘之延伸區為零，且歸因於來自作用層130之較少電流洩漏，裝置200之作用層130與至N型層120之接觸之間的分離278可小於裝置100之分離178。
圖3繪示用於製造具有一或多個垂直通孔之一發光裝置之一製程之一例示性流程圖。為便於理解，本文中關於具有至一N型層之一單一垂直通孔的一單一發光裝置描述該製程，然熟習此項技術者將認知，此製程通常應用在晶圓級，其中同時處理數百個發光裝置。
在310，提供具有反射層之半導體結構。此結構可包含夾置一作用層之一N型半導體層及一P型半導體層，該作用層包括一或多個量子井以發射光。P型層、N型層及作用層可包含GaN、InP或GaP或包含Al、In、Ga、As、P及其他之摻雜3-5族之磊晶基板之一組合。摻雜劑可包含Si、Mg及/或C，或其等之一組合。反射層可包含TiW、TiWN、TiN，或此等金屬之一組合或其他。
在320，半導體結構經蝕刻以提供穿過P型層及作用層之一垂直通孔。反射體層可具有經圖案化開口以有利於產生至N型層之此通孔，或亦可在此製程中蝕刻反射體層。一乾式蝕刻製程使用氯作為主要蝕刻劑，其 異向性地蝕刻穿過P型層及作用層且在N型層處停止，或稍微蝕刻至N型層中。所得輪廓係一垂直通孔，且對作用層之電漿損害歸因於剩餘作用層之減小的直接RIE動力離子轟擊而大幅減少。此損害之減少亦容許P型層與至N型層之接觸之間的一更短距離，此係因為透過P-N接面處之表面空乏之電流洩漏減小。因此，假定N接觸之大小與先前技術之N接觸(圖1之178)之大小相同，則P型層上之反射層可更大以反射更多光且獲得更多光輸出。
在330，一第一隔離層形成於反射層上方且至垂直通孔中。隔離層可為SiNx、SiOx、Si氮氧化物或其等之一組合，或任何其他常用介電材料。可使用一電漿增強型化學氣相沈積(PECVD)製程來施覆此層。第一隔離層在反射層上方之厚度可為微小的。第一隔離層在通孔內之厚度應足以使能夠在340藉由一蝕刻製程形成傾斜表面。
在340，第一隔離層經蝕刻以形成自N型層延伸至反射層之上表面之一傾斜表面。一乾式蝕刻製程使用氟碳氣體作為主要蝕刻劑，其可用以形成此傾斜表面。在此步驟中應曝露N型層之足夠面積以確保至N型層之適當接觸，且第一隔離區至N型層上之延伸區應足以確保P型層與至N型層之接觸之間的最小指定距離。
在350，一第二隔離層形成於反射層上方且至垂直通孔中。第二隔離層亦可為SiNx、SiOx、Si氮氧化物或其等之一組合，或任何其他常用介電材料。亦可使用一電漿增強型化學氣相沈積(PECVD)製程來施覆此層。此製程提供一連續的、平滑的及漸縮的側壁輪廓。第二隔離層在反射層上方及通孔內之厚度應足以維持在一指定電壓之電隔離。
如上文所述，可藉由施覆形成自反射體層級之上表面朝向N型層之一 傾斜表面的一單一隔離層而組合步驟330至350。然而，此一製程可為非常複雜的且難以控制。
在360，第二隔離層經蝕刻以提供對N型層及與P型層電接觸之反射層之接達。N型層及反射層中之接達開口之大小應足以確保與此等層之適當接觸。第二隔離材料至N型層上之延伸區應足以確保P型層與至N型層之接觸之間的最小指定距離。
在370，將一金屬層施覆於第二隔離層上方且施覆至開口中而至N型層及反射層。可使用一蒸鍍製程使用如Al、Ti、Au、Ni或其等之一組合之此等金屬以及其他金屬來施覆金屬層，且可使用一光阻製程來圖案化金屬層以隔離至N型層之接觸與電接觸P型層之反射層。
在380，執行剩餘處理步驟以產生一經封裝發光裝置。
如上文所述，如本文中使用之術語「通孔」包含使一導體能夠穿過一或多個中間層將一上層耦合至一下層之任何開口，且不限於任何特定形狀。
圖4A及圖4C繪示具有一類似橫截面視圖4B之兩個例示性替代實施例，其中通孔280本身並非一圓形。在此等圖中，金屬層270P及270N跨整個裝置延伸，其中將金屬層270P、270N之傾斜部分表示為270P'及270N'，且將接觸區表示為265P及265N。
在圖4A中，通孔280A係半圓形。此通孔280A可藉由在一晶圓中產生圓形或長形通孔接著沿對分此等通孔之一「道」切割而形成。在一實例實施例中，晶圓上之個別晶粒可「背對背」的(在一個維度上，一個晶粒係另一晶粒之鏡像)，且圓形或長形通孔可跨此等背對背晶粒延伸。以此方式，在切割/切分/單離化晶粒時可形成具有半圓形通孔280A之兩個晶 粒。如此項技術中常見，可使用一蝕刻或其他製程來最小化在單粒化製程期間引起之污染及/損害。
在圖4C中，通孔280C沿晶粒之整個範圍延伸。此通孔280C可藉由蝕刻跨一晶圓上之一整行晶粒延伸之一「溝槽」而製成。如在圖4A之實例中，若將個別晶粒製造成一背對背圖案，則溝槽可跨各對背對背晶粒延伸，使得此溝槽在切割晶圓以單粒化各晶粒時被對分。
在圖4C之實例中，溝槽可藉由除一蝕刻製程外之其他製程形成。可在施覆第一介電質以產生通孔之傾斜壁之前使用向下延伸至N型層120之雷射或機械切割來產生通路之垂直壁。在此一雷射或機械開溝時，可在產生溝槽之後使用一恢復製程以確保在施覆第一介電質之前表面無損害及/或污染。
熟習此項技術者將認知，可使用其他圖案來產生通孔，且可使用不同製程來產生發光裝置之個別特徵。
雖然已在圖式及先前描述中詳細繪示並描述本發明，但此等繪示及描述應視為闡釋性的或例示性的且並非限制性的；本發明不限於所揭示之實施例。
例如，可在其中反射層150可包括Ag、SiOx、NbOx、ZnO、TiOx及氧化銦錫(ITO)之各種組合之一實施例中操作本發明，其中所得組合展現一光反射性質且亦提供至P型半導體之一適當接觸。金屬層270可包括其他金屬組合，包含TiW、TiWN及Cu。圖案化製程可需要光微影、電漿蝕刻、化學蝕刻及/或光阻剝離之各種組合。
熟習此項技術者在實踐所主張發明時自對圖式、揭示內容及隨附申請專利範圍之一研究可理解及實現對所揭示實施例之其他變動。在申請專 利範圍中，字詞「包括」並不排除其他元件或步驟，且不定冠詞「一」或「一個」不排除複數個。在相互不同的附屬請求項中敘述特定措施之純粹事實並不指示此等措施之一組合無法優化使用。申請專利範圍中之任何元件符號不應解釋為限制範疇。
120‧‧‧N型半導體層/N型層
130‧‧‧作用層/作用區
140‧‧‧P型半導體層/P型層
150‧‧‧反射層/反射塗層/反射體層
168N‧‧‧最小寬度/接觸寬度
200‧‧‧裝置
260‧‧‧第二介電層
265N‧‧‧開口/接觸區
265P‧‧‧開口/接觸區
270‧‧‧金屬層
270N‧‧‧金屬區段/金屬層
270P‧‧‧金屬區段/金屬層
278‧‧‧分離

Claims (20)

  1. 一種發光裝置，其包括：一半導體結構，其包括一第一類型半導體層與一第二類型半導體層之間之一作用層；一通孔(via)，其穿過該第二類型半導體層及該作用層延伸至該半導體結構中而至該第一類型半導體層，該通孔具有與該作用層之一發光表面正交之該半導體結構內之壁；一反射層，其在該第二類型半導體層上方延伸至該通孔；一介電結構，其提供該通孔內之面向該通孔之中心而與該作用區之該發光表面形成一銳角之一第一表面、面向與該作用層之該發光表面正交之該通孔之一壁之一第二表面及面向該第一類型半導體層而與該作用層之該發光表面平行之一第三表面；及一金屬層，其位於該介電結構上且接觸該第一類型半導體層。
  2. 如請求項1之發光裝置，其中該介電結構包含：一第一介電結構，其提供該通孔內由該銳角形成之之一斜坡(slope)；及一第二介電結構，其在該反射層上方延伸且至該通孔內之該斜坡上。
  3. 如請求項1之發光裝置，其中該金屬層包含以下之一或多者：Al、Ti、Au及Ni。
  4. 如請求項1之發光裝置，其中該反射層包含銀。
  5. 如請求項4之發光裝置，其包含控制該銀之遷移之一障壁層。
  6. 如請求項5之發光裝置，其中該障壁層包含以下之一或多者：TiW、TiWN及TiN。
  7. 如請求項1之發光裝置，其中該介電結構包含以下之一或多者：SiNx、SiOx及Si氮氧化物。
  8. 如請求項1之發光裝置，其中該反射層包含以下之兩者或更多者之一組合：Ag、SiOx、NbOx、ZnO、TiOx及氧化銦錫(ITO)。
  9. 一種製造一發光裝置之方法，其包括：提供包括第一半導體層與第二半導體層之間之一作用層之一半導體結構；蝕刻穿過該第二半導體層及該作用層以產生一通孔，該通孔具有與該作用層之一發光表面正交且向下延伸至該第一半導體層之該半導體結構內之壁；產生該通孔中之一介電壁，該介電壁具有與該作用層之該發光表面形成一銳角之一第一表面、面向與該作用層之該發光表面正交之該通孔之一壁之一第二表面及面向該第一類型半導體層而與該作用層之該發光表面平行之一第三表面，該介電壁係使用一介電結構產生，該介電結構具有用於接觸至少該第一半導體層之選擇間隙；及 將一金屬層施覆於該介電結構上以使能夠經由該金屬層與該第一半導體層接觸。
  10. 如請求項9之方法，其中施覆該金屬層亦使能夠經由該金屬層與該第二半導體層電接觸。
  11. 如請求項9之方法，其中產生該介電壁包含施覆一第一介電層且蝕刻該第一介電層以形成該介電壁之該第一表面。
  12. 如請求項11之方法，其包含施覆一第二介電層且蝕刻該第二介電層以形成用於接觸該第一半導體層及該第二半導體層之該等選擇間隙。
  13. 如請求項9之方法，其包含將一反射層提供於該第二半導體層之一表面上使其與該作用層相對；其中該介電結構覆蓋該反射層之至少一部分。
  14. 如請求項13之方法，其中該反射層包含銀及控制該銀之遷移之一障壁層。
  15. 如請求項14之發光裝置，其中該障壁層包含以下之一或多者：TiW、TiWN、及TiN。
  16. 一種製造一發光裝置之方法，其包括：沈積包含一作用層於第一與第二半導體層之間之一半導體結構； 產生穿過該第二半導體層及該作用層之一通孔，該通孔延伸至該第一半導體層；產生該通孔中之一第一三角形壁，該第一三角形壁包含產生一直角之兩側及於該通孔中之一側與該第一半導體層之間產生一傾斜表面一第三側；相對於該第一三角形壁產生該通孔中之一第二三角形壁，該第二三角形壁包含產生一直角之兩側及於該通孔中之一側與該第一半導體層之間產生一傾斜表面之一第三側，使得該第一三角形壁與該第二三角形壁間之一間隙提供對該第一半導體層之接達(access)；將一金屬層沈積於該第一三角形壁與該第二三角形壁上以使能夠經由該金屬層與該第一半導體層接觸。
  17. 如請求項16之方法，其中施覆該金屬層亦使能夠經由該金屬層與該第二半導體層電接觸。
  18. 如請求項16之方法，其中該第一三角形壁與該第二三角形壁包含介電材質。
  19. 如請求項16之方法，其中產生該通孔包含蝕刻穿過該第二半導體層及該作用層至該第一半導體層。
  20. 如請求項16之方法，其進一步包含沈積在該第二半導體層上方延伸之一反射層。
TW105137822A 2015-11-20 2016-11-18 用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化 TWI701846B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562258318P 2015-11-20 2015-11-20
US62/258,318 2015-11-20
EP16159678.8 2016-03-10
EP16159678 2016-03-10

Publications (2)

Publication Number Publication Date
TW201725757A TW201725757A (zh) 2017-07-16
TWI701846B true TWI701846B (zh) 2020-08-11

Family

ID=55524243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137822A TWI701846B (zh) 2015-11-20 2016-11-18 用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化

Country Status (7)

Country Link
US (2) US10529894B2 (zh)
EP (1) EP3378107B1 (zh)
JP (1) JP6865751B2 (zh)
KR (1) KR102701666B1 (zh)
CN (1) CN109478584B (zh)
TW (1) TWI701846B (zh)
WO (1) WO2017087315A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3068514B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique
WO2021203407A1 (en) * 2020-04-10 2021-10-14 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor devices and methods of fabricating the same
CN112823426B (zh) * 2020-12-18 2022-08-26 天津三安光电有限公司 一种半导体发光元件
CN114914291A (zh) * 2022-04-24 2022-08-16 天狼芯半导体(成都)有限公司 一种介电结构的制备方法、介电结构
TWI887662B (zh) * 2022-06-01 2025-06-21 美商科銳Ｌｅｄ公司 用於減少接合金屬之空洞的發光二極體晶片中的接觸結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061123A1 (en) * 2002-09-27 2004-04-01 Emcore Corporation Optimized contact design for flip-chip LED
US20050274956A1 (en) * 2004-05-26 2005-12-15 Bhat Jerome C LED chip with integrated fast switching diode for ESD protection
US20070096130A1 (en) * 2005-06-09 2007-05-03 Philips Lumileds Lighting Company, Llc LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151638A (ja) * 1989-11-08 1991-06-27 Nissan Motor Co Ltd 半導体集積回路の製造方法
JPH04162719A (ja) * 1990-10-26 1992-06-08 Yamaha Corp 半導体装置
JPH0521615A (ja) * 1991-07-10 1993-01-29 Ricoh Co Ltd 半導体装置とその製造方法
JP4470819B2 (ja) * 2005-06-17 2010-06-02 セイコーエプソン株式会社 光素子
JP4353232B2 (ja) * 2006-10-24 2009-10-28 ソニー株式会社 発光素子
TW201448263A (zh) * 2006-12-11 2014-12-16 美國加利福尼亞大學董事會 透明發光二極體
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
DE102007062046B4 (de) * 2007-12-21 2023-09-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen
JP5186259B2 (ja) * 2008-03-26 2013-04-17 パナソニック株式会社 半導体発光素子およびそれを用いる照明装置
US20120004923A2 (en) 2009-09-03 2012-01-05 Gaines Crystal Elecronic image display flag
KR20110035783A (ko) * 2009-09-30 2011-04-06 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
US9231074B2 (en) 2013-07-19 2016-01-05 Globalfoundries Inc. Bipolar junction transistors with an air gap in the shallow trench isolation
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
CN104134734A (zh) * 2014-08-01 2014-11-05 晶科电子（广州）有限公司 一种出光效率高的倒装led芯片、及其led器件和制备方法
KR102323686B1 (ko) * 2014-10-21 2021-11-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
WO2016076637A1 (en) * 2014-11-12 2016-05-19 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061123A1 (en) * 2002-09-27 2004-04-01 Emcore Corporation Optimized contact design for flip-chip LED
US20050274956A1 (en) * 2004-05-26 2005-12-15 Bhat Jerome C LED chip with integrated fast switching diode for ESD protection
US20070096130A1 (en) * 2005-06-09 2007-05-03 Philips Lumileds Lighting Company, Llc LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate

Also Published As

Publication number Publication date
CN109478584B (zh) 2021-07-20
EP3378107B1 (en) 2021-02-24
KR102701666B1 (ko) 2024-09-03
US20200144454A1 (en) 2020-05-07
US10529894B2 (en) 2020-01-07
JP6865751B2 (ja) 2021-04-28
US20180337308A1 (en) 2018-11-22
WO2017087315A1 (en) 2017-05-26
TW201725757A (zh) 2017-07-16
KR20180087302A (ko) 2018-08-01
CN109478584A (zh) 2019-03-15
EP3378107A1 (en) 2018-09-26
US10916683B2 (en) 2021-02-09
JP2019512160A (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
US8420502B2 (en) Group III-V semiconductor device and method for producing the same
TWI661576B (zh) 具有基板上特徵之發光裝置
TWI701846B (zh) 用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化
CN105993075B (zh) 用于制造光电子半导体组件的方法以及光电子半导体组件
EP2912698A1 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
TWI472063B (zh) 發光二極體晶片
KR20140068798A (ko) 발광다이오드의 제조방법
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
US10224457B2 (en) Light emitting device with trench beneath a top contact
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR20140065105A (ko) 고효율 발광 다이오드
KR20110009450A (ko) 3족 질화물 반도체 발광소자
KR101210391B1 (ko) 광소자 패키지, 광소자 패키지용 기판 및 이의 제조방법