[go: up one dir, main page]

TWI542004B - 橫向高電壓電晶體及其製造方法 - Google Patents

橫向高電壓電晶體及其製造方法 Download PDF

Info

Publication number
TWI542004B
TWI542004B TW101148356A TW101148356A TWI542004B TW I542004 B TWI542004 B TW I542004B TW 101148356 A TW101148356 A TW 101148356A TW 101148356 A TW101148356 A TW 101148356A TW I542004 B TWI542004 B TW I542004B
Authority
TW
Taiwan
Prior art keywords
region
layer
conductivity type
forming
source
Prior art date
Application number
TW101148356A
Other languages
English (en)
Other versions
TW201334186A (zh
Inventor
唐納德 迪斯尼
奧格涅 米力克
Original Assignee
茂力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂力科技股份有限公司 filed Critical 茂力科技股份有限公司
Publication of TW201334186A publication Critical patent/TW201334186A/zh
Application granted granted Critical
Publication of TWI542004B publication Critical patent/TWI542004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

橫向高電壓電晶體及其製造方法 相關引用
本發明請求2011年12月21日在美國提交的第13/332,862號專利申請案的優先權和權益，並且在此包含了該申請案的全部內容。
本發明的實施例係有關半導體裝置，尤其有關橫向高電壓電晶體。
通常，諸如應用於各種工業電子設備及消費電子設備中的集成高壓電源管理電路中，在其輸出端會包括高電壓電晶體。應用於這些高壓電源管理電路中的高電壓電晶體通常回應於控制信號而導通或關斷，從而將供電電壓轉換為適合驅動例如工業電子設備及消費電子設備的輸出電壓。大多數高壓電源管理電路接收的供電電壓可能比較高，例如高到1000V，因此，應用於這些高壓電源管理電路中的高電壓電晶體應該能夠承受如此高的供電電壓。也就是說，為了保證電源管理電路的操作穩定性，應用於該電源管理電路中的高電壓電晶體應該具有較高的擊穿電壓(breakdown voltage)。同時，在實際應用中還希望應用於電源管理電路中的高電壓電晶體具有較低的導通電阻(on-resistance)，以改善該高電壓電晶體的電流處理能 力並提高所述電源管理電路的功率轉換效率。
通常，可以透過增大高電壓電晶體中位於汲極區與源極區之間的漂移區的摻雜濃度來降低高電壓電晶體的導通電阻。然而，漂移區摻雜濃度的增大使其更難於被空乏，從而會導致高電壓電晶體的擊穿電壓降低。因此，希望提供一種高電壓電晶體裝置，其可以不必犧牲擊穿電壓便具有較低的導通電阻。
針對現有技術中的一個或多個問題，本發明的實施例提供一種高電壓電晶體及其製造方法。
在本發明的一個態樣中，提出了一種高電壓電晶體，包括：半導體層，具有第一導電類型；源極區，具有與所述第一導電類型相反的第二導電類型，該源極區係位於所述半導體層中；汲極區，具有所述第二導電類型，該汲極區係位於所述半導體層中並與所述源極區相分離；第一隔離層，係形成在位於所述源極區與汲極區之間的所述半導體層上；第一井區，具有所述的第二導電類型，該第一井區環繞所述汲極區而形成，向所述源極區延伸，但與所述源極區相分離；閘極區，係形成在位於所述第二井區和與該第二井區鄰近的部分第一井區之上的所述第一隔離層上；以及螺旋電阻性場板，係形成在位於所述汲極區與所述閘極區之間的所述第一隔離層上，其中，所述螺旋電阻性場板包括第一端和第二端，所述第一端耦接所述源極 區，所述第二端耦接所述汲極區；以及掩埋層，係形成於所述第一井區中，被掩埋在位於所述螺旋電阻性場板下方的所述第一井區中，具有所述的第一導電類型。
根據本發明的實施例，所述第一井區包括位於所述螺旋電阻性場板下方和所述掩埋層上方的第一部分，以及位於所述掩埋層下方和所述半導體層上方的第二部分。
根據本發明的實施例，所述螺旋電阻性場板和所述掩埋層用以使所述第一井區的第一部分空乏，所述掩埋層和所述半導體層用以使所述第一井區的第二部分空乏。
根據本發明的實施例，所述第一井區可以包括多個具有所述第二導電類型的摻雜區，其中，每一個摻雜區的摻雜濃度與其餘摻雜區的摻雜濃度不同。
根據本發明的一個實施例，所述多個具有第二導電類型的摻雜區在離汲極區最近到離汲極區最遠的方向上具有逐漸降低的摻雜濃度。
根據本發明實施例的高電壓電晶體可以進一步包括：第二井區，具有所述第一導電類型，並且係形成於所述源極區的周邊。
根據本發明實施例的高電壓電晶體可以進一步包括：體接觸區，係形成於所述源極區的附近，具有所述第一導電類型，並且與所述源極電極耦接。
根據本發明的一個實施例，所述螺旋電阻性場板的第一端與所述體接觸區耦接，而不再與所述源極區耦接。
根據本發明的一個實施例，所述螺旋電阻性場板的第 一端與所述閘極區耦接，而不再與所述源極區耦接。
根據本發明的實施例的高電壓電晶體可以進一步包括：第一介電層，覆蓋所述第一隔離層、所述閘極區和所述螺旋電阻性場板；源極電極，耦接所述源極區；汲極電極，耦接所述汲極區；以及閘極電極，耦接所述閘極區。
根據本發明的實施例的高電壓電晶體可以進一步包括：厚的介電層，覆蓋所述第一井區的一部分，將所述汲極區橫向地與所述閘極區及所述源極區隔離；其中，所述閘極區的一部分延伸至所述厚的介電層之上；並且所述電阻性螺旋場板係形成於所述厚的介電層之上，而不再是形成於所述第一隔離層上。
在本發明的另一態樣中，提出了一種形成高電壓電晶體的方法，包括：提供具有第一導電類型的半導體層；在所述半導體層中形成具有第二導電類型的第一井區的步驟，其中，所述第二導電類型與所述第一導電類型相反；在所述第一井區中形成具有所述第二導電類型的汲極區的步驟；在所述半導體層中形成具有所述第二導電類型的源極區的步驟；在所述第一井區中形成具有所述第一導電類型的掩埋層的步驟，其中，所述掩埋層係掩埋在所述第一井區上表面的下方；在位於源極區與汲極區之間的所述第一井區及所述半導體層上形成第一隔離層的步驟；在靠近所述源極區側的所述第一半導體層的部分上形成閘極區的步驟；以及在位於所述汲極區與閘極區之間的所述第一隔離層上形成螺旋電阻性場板的步驟，該螺旋電阻性場板包 括第一端和第二端，所述第一端耦接所述源極區，所述第二端耦接所述汲極區，並且所述掩埋層係位於所述螺旋電阻性場板下方。
根據本發明的實施例，在所述半導體層中形成所述第一井區的步驟包括：在所述半導體層中形成多個具有所述第二導電類型的摻雜區，其中，每一個摻雜區具有與其餘摻雜區不同的摻雜濃度。
根據本發明的一個實施例，所述多個具有第二導電類型的摻雜區在離汲極區最近到離汲極區最遠的方向上具有逐漸降低的摻雜濃度。
根據本發明的實施例，所述形成高電壓電晶體的方法可以進一步包括：在所述源極區周圍形成第二井區的步驟，其中，所述第二井區具有所述的第一導電類型。
根據本發明的實施例，所述形成高電壓電晶體的方法可以進一步包括：在所述源極區的附近形成具有第一導電類型的體接觸區的步驟。
根據本發明的實施例，所述形成高電壓電晶體的方法可以進一步包括：在所述第一井區的一部分上形成厚的介電層的步驟；其中，所述厚的介電層橫向地將汲極區與閘極區及源極區隔離；所述閘極區的一部分延伸至所述厚的介電層上；所述螺旋電阻性場板係形成於所述厚的介電層上，而不再是形成於所述第一隔離層上。
根據本發明的實施例，所述形成高電壓電晶體的方法可以進一步包括：形成覆蓋所述源極區、汲極區、第一隔 離層、閘極區以及螺旋電阻性場板的第一介電層的步驟；以及形成源極電極和汲極電極的步驟，其中，所述源極電極耦接所述源極區和所述螺旋電阻性場板的第一端，所述汲極電極耦接所述汲極區和所述螺旋電阻性場板的第二端。
根據本發明的實施例，所述形成高電壓電晶體的方法可以進一步包括：在所述第一介電層上形成閘極電極的步驟，其中，所述閘極電極耦接所述閘極區。
根據本發明的一個實施例，所述螺旋電阻性場板的第一端耦接所述閘極電極和閘極區，而不再耦接所述源極電極和源極區。
利用上述方案，根據本發明實施例的高電壓電晶體至少具有以下的一個或多個優點：具有改善的擊穿電壓，可以在不必犧牲其擊穿電壓的情況下獲得較低的導通電阻。與不具有螺旋電阻性場板和掩埋層的情況相比，更具本發明實施例的高電壓電晶體的所述第一井區可以具有更高的摻雜濃度，從而在保證高電壓電晶體的擊穿電壓得到改善或者至少不變的情況下，使高電壓電晶體的導通電阻能夠進一步有效地降低。另外，來自高電壓電晶體上層的介電層(例如，鈍化層和/或封裝模塑層)中的自由電荷也可以被遮蔽，從而減小其對高電壓電晶體性能的影響，使高電壓電晶體的可靠性提高。
下面將詳細說明本發明的一些實施例。在接下來的說明中，一些具體的細節，例如實施例中的具體電路結構和這些電路元件的具體參數，都用以對本發明的實施例提供更好的理解。本技術領域的技術人員可以理解，即使在缺少一些細節或者其他方法、元件、材料等結合的情況下，本發明的實施例也可以被實現。
在本發明的說明書及申請專利範圍中，若採用了諸如“左、右、內、外、前、後、上、下、頂、之上、底、之下”等一類的詞，均只是為了便於描述，而不表示元件/結構的必然或永久的相對位置。本領域的技術人員應該理解這類詞在合適的情況下是可以互換的，例如，以使得本發明的實施例可以在不同於本說明書描繪的方向下仍可以運作。此外，“耦接”一詞意味著以直接或者間接的電氣的或者非電氣的方式連接。“一個/這個/那個”並不用以特指單數，而可能涵蓋複數種形式。“在……內”可能涵蓋“在……內/上”。“在一個實施例中/根據本發明的一個實施例”的用法並不用於特指同一個實施例中，當然也可能是同一個實施例中。除非特別指出，“或”可以涵蓋“和/或”的意思。本領域技術人員應該理解以上對各用詞的說明僅僅提供一些示例性的用法，並不用於限定這些詞。
如圖1所示，為根據本發明一個實施例的高電壓電晶體100的縱向剖面示意圖。高電壓電晶體100包括：半導體層101，具有第一導電類型(例如：圖1中示意為P 型)；源極區102，具有與所述第一導電類型相反的第二導電類型(例如：圖1中示意為N型)，該源極區102係形成於所述半導體層101中，接近半導體層101的上表面，其可能具有較高的摻雜濃度，例如，高於1×1019cm-3；汲極區103，具有所述第二導電類型，其係形成於所述半導體層101中並與所述源極區102相分離，該汲極區103可能接近所述半導體層101的上表面而形成，並且可能具有較高的摻雜濃度，例如，高於1×1019cm-3(圖1中用一個N+區域示意)；第一隔離層104，係形成在位於源極區102與汲極區103之間的所述半導體層101上；第一井區105，具有所述的第二導電類型，該第一井區105係形成於所述汲極區103的周邊，向所述源極區102延伸，但與所述源極區102相分離；閘極區106，係形成於接近所述源極區102側之所述第一隔離層104的一部分之上；螺旋電阻性場板107，係形成於位於所述汲極區103與所述閘極區106之間的所述第一隔離層104上，其中，該螺旋電阻性場板107包括第一端和第二端，分別耦接所述源極區102和所述汲極區103；以及掩埋層108，係形成於所述第一井區105中，被掩埋在位於所述螺旋電阻性場板107下方的所述第一井區105的上表面下方，具有所述的第一導電類型(例如，圖1中採用P型掩埋層示意)。
根據本發明的一個實施例，所述第一隔離層104可以包括二氧化矽層。根據本發明的其他實施例，所述第一隔離層104可能包括與裝置製造過程相容的其他隔離材料。
根據本發明的一個實施例，閘極區106可以包括摻雜的多晶矽。根據本發明的其他實施例，閘極區106可能包括與裝置製造過程相容的其他導電材料(例如：金屬、其他半導體、半金屬、和/或它們的組合物)。因此，這裏的“多晶矽”意味著涵蓋了矽及除矽以外的其他類似材料及其組合物。
根據本發明的一個實施例，螺旋電阻性場板107可以包括一個長窄帶電阻，其係由中等阻抗到高阻抗的多晶矽所形成，並且呈螺旋狀而被排列在汲極區103與閘極區106之間。根據本發明的一個實施例，所述螺旋電阻性場板107的每一段的寬度可以為0.4μm~1.2μm，每一段之間的間距可以為0.4μm~1.2μm。根據本發明的其他實施例，螺旋電阻性場板107可以採用其他常用方法來予以實現。實際上，在其他的實施例中，螺旋電阻性場板107並不一定是螺旋狀的，而可以是迂回在汲極區103與閘極區107之間。在一些實施例中，螺旋電阻性場板107可以包含直段，以便用來圍住帶有彎角的矩形區域。因此，“螺旋電阻性場板”只是描述性的，並不明示或暗示場板107一定具有螺旋形狀。
根據本發明圖1所示的示例性實施例，螺旋電阻性場板107可以被看作是類似於耦接在汲極區103與源極區102之間的一個大電阻。這樣，在高電壓電晶體100處於關斷狀態並且汲極區103係施加有高電壓的情況下，螺旋電阻性場板107僅允許有很小的洩漏電流從汲極區103流 到源極區102。另外，當汲極區103上係施加有高電壓時，螺旋電阻性場板107有助於在汲極區103與源極區102之間的第一井區105表面上建立起呈線性分佈的電壓。這種呈線性分佈的電壓可以使第一井區105中建立起均勻的電場分佈，從而有效地減緩第一井區105中較強電場區域的形成，而使高電壓電晶體100的擊穿電壓得以提高。
更進一步地，根據本發明圖1所示的示例性實施例，所述掩埋層108可以被看作是掩埋的降低表面電場(RESURF)層。所述螺旋電阻性場板107和所述掩埋層108有助於使位於所述掩埋層108上方的第一井區105(第一井區105的第一部分)空乏。所述掩埋層108和所述半導體層101有助於使位於所述掩埋層108與所述半導體層101之間的所述第一井區105(第一井區105的第二部分)空乏。在這種情況下，所述第一井區105、掩埋層108與半導體層101之間的電荷平衡使得該第一井區105、掩埋層108和半導體層101相互空乏，從而可以進一步地增大高電壓電晶體100的擊穿電壓。同時，與不具有螺旋電阻性場板107和掩埋層108的情況相比，所述第一井區105可以具有更高的摻雜濃度，從而在保證高電壓電晶體100的擊穿電壓獲得到改善或者至少不變的情況下，使高電壓電晶體100的導通電阻能夠被進一步有效地降低。
再進一步地，根據本發明圖1所示的示例性實施例， 所述螺旋電阻性場板107有助於遮蔽來自高電壓電晶體100上層的介電層(例如，鈍化層和/或封裝模塑層)中的自由電荷對高電壓電晶體100的影響，從而提高高電壓電晶體100的可靠性。
根據本發明的一個實施例，仍然參考圖1，所述高電壓電晶體100還可以進一步包括第二井區109，係形成於所述源極區102的周邊，並具有所述的第一導電類型(例如，圖1中用P-型體區示意)。所述第二井區109可以具有比所述半導體層101的摻雜濃度更高的摻雜濃度，從而有助於增大高電壓電晶體100的閾值電壓，並且降低所述第一井區105與所述源極區102之間的擊穿洩漏電流。
根據本發明的一個實施例，高電壓電晶體100還可以進一步包括：第一介電層110，覆蓋所述第一隔離層104、所述閘極區106和所述螺旋電阻性場板107；源極電極111，耦接所述源極區102；汲極電極112，耦接所述汲極區103；及閘極電極(圖1中未示出)，耦接所述閘極區106。在一個示例性的實施例中，螺旋電阻性場板107的第一端透過所述源極電極111耦接所述源極區102，其第二端透過所述汲極電極112耦接所述汲極區103。
根據本發明的一個實施例，高電壓電晶體100可以進一步包括體接觸區113，係形成於源極區102的附近，具有所述第一導電類型並且摻雜濃度較高(例如：圖1中示意為P+體接觸區)。在一個實施例中，體接觸區113與 所述源極區102相接觸並且可以被耦接至所述源極電極111，如圖1中所示。在另外的實施例中，高電壓電晶體100可以進一步包括獨立的體接觸電極(圖1中未示出)，這樣，體接觸區113可以與所述源極區102分離，並且可以不耦接所述源極電極111，而耦接所述體接觸電極，從而使所述源極區102可能可以比體接觸區113承受更高的電壓(亦即，源極區102可能可以承受比半導體層101上施加的電壓更高的電壓)。
根據本發明的一個實施例，螺旋電阻性場板107的第一端可以被耦接到所述閘極區106或者所述體接觸區113，作為將其耦接到源極區102的兩種替代連接方式，螺旋電阻性場板107所起的作用是相同的。
圖2示出了根據本發明另一實施例的高電壓電晶體200的縱向剖面示意圖。為了簡明且便於理解，高電壓電晶體200中的那些功能上與在高電壓電晶體100中相同的同樣或類似的元件或結構沿用了相同的附圖標記。在如圖2實施例所示的高電壓電晶體200中，所述第一井區105可以包括多個具有所述第二導電類型的摻雜區，其中，每一個摻雜區的摻雜濃度與其餘摻雜區的摻雜濃度不同。在一個實施例中，所述多個具有第二導電類型的摻雜區在離汲極區103最近到離汲極區103最遠的方向上具有逐漸降低的摻雜濃度。例如：離汲極區103最近的摻雜區可能具有比汲極區103的摻雜濃度稍低的摻雜濃度，離汲極區103較遠的摻雜區可能具有比離汲極區103較近的摻雜區 稍低的摻雜濃度。這樣，高電壓電晶體200可以具有進一步減小的導通電阻，同時並不會導致其擊穿電壓的降低。這是因為：所述第一井區105的該多個具有第二導電類型的摻雜區中，離源極區102側較近的摻雜區具有較低的摻雜濃度，因而可以降低源極區102的附近被過早擊穿的可能性。
在圖2所示的示例性實施例中，第一井區105被示意為包括四個具有所述第二導電類型的摻雜區1051~1054。作為一個例子，如果汲極區103被重度摻雜且摻雜濃度大於1×1019cm-3，則緊挨著汲極區103的摻雜區1051具有大約為4×1012cm-3的摻雜濃度，其餘摻雜區1052、1053和1054的摻雜濃度依次大約為3×1012cm-3、2×1012cm-3和1×1012cm-3。本領域的技術人員可以理解，所述多個具有第二導電類型的摻雜區的數目、其各自的摻雜濃度以及每一個摻雜區的寬度可以根據具體應用需求來確定以使高電壓電晶體200的性能得到優化。
圖3示出了根據本發明另一實施例的高電壓電晶體300的縱向剖面示意圖。為了簡明且便於理解，高電壓電晶體300中的那些功能上與在高電壓電晶體100及200中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如圖3所示，高電壓電晶體300可以進一步包括厚的介電層114(例如，可以為厚的場氧層)，其覆蓋所述第一井區105的一部分，並且將汲極區103橫向地與閘極區106及源極區102隔離，其中，閘極區106的一部分可以延伸 至厚的介電層114之上，並且所述螺旋電阻性場板107係形成於所述厚的介電層114(而不再是第一隔離層104)之上。在一個實施例中，厚的介電層114可以包括二氧化矽層。厚的介電層114有助於進一步提高高電壓電晶體300的擊穿電壓。另外所述閘極區106的一部分延伸至所述厚的介電層114之上有助於高電壓電晶體300承受更高的汲極區至閘極區電壓。
根據本發明各實施例及其變形實施例的高電壓電晶體的有益效果不應該被認為僅僅局限於以上所述的。根據本發明各實施例的這些及其它有益效果可以透過閱讀本發明的詳細說明及研究各實施例的附圖而被更佳地理解。
圖4示出了根據本發明一個實施例的形成高電壓電晶體的方法的流程示意圖。該方法包括：步驟401，提供具有第一導電類型的半導體層；步驟402，在所述半導體層中形成具有第二導電類型的第一井區，其中，所述第二導電類型與所述第一導電類型相反；步驟403，在所述第一井區中形成具有所述第二導電類型的汲極區，並且在所述半導體層中形成具有所述第二導電類型的源極區，其中，所述汲極區和源極區可能具有較高的摻雜濃度；步驟404，在所述第一井區中形成具有所述第一導電類型的掩埋層，其中，所述掩埋層係掩埋在所述第一井區上表面的下方；步驟405，在位於源極區與汲極區之間的所述第一井區及所述半導體層上形成第一隔離層；步驟406，在靠近所述源極區側的所述第一半導體層的部分上形成閘極 區；以及步驟407，在位於所述汲極區與閘極區之間的所述第一隔離層上形成螺旋電阻性場板，該螺旋電阻性場板包括耦接所述源極區的第一端和耦接所述汲極區的第二端，其中，所述掩埋層係位於所述螺旋電阻性場板的下方。
根據本發明的一個實施例，在步驟402中，所述形成具有第二導電類型的第一井區的步驟可以包括形成多個具有該第二導電類型的摻雜區的步驟，其中，每一個摻雜區可以具有與其餘摻雜區不同的摻雜濃度。在一個實施例中，所述多個具有第二導電類型的摻雜區在離汲極區最近到離汲極區最遠的方向上具有逐漸降低的摻雜濃度。根據本發明的一個實施例，形成所述多個具有第二導電類型的摻雜區可以採用一個或者兩個掩膜層。例如，在一個示例性的實施例中，應用第一掩膜層來形成所述多個具有第二導電類型的摻雜區，其中，所述第一掩膜層包括多個具有不同尺寸的開口，因而在隨後的離子注入過程中，尺寸相對較大的開口可以允許更多的雜質注入半導體層中。因此，位於尺寸相對較大的開口下方的半導體層比位於尺寸相對較小的開口下方的半導體層具有更高的摻雜濃度。在一個實施例中，離子注入過程結束後還可以進一步採用擴散步驟(例如：進行高溫退火)以使具有濃度梯度的橫向摻雜區結構更規整。在一個實施例中，還可以進一步採用具有一個開口的第二掩膜層以便為整個所述的多個具有第二導電類型的摻雜區引入背景摻雜濃度，以進一步整體上 提高這些摻雜區的摻雜濃度。
根據本發明的一個實施例，形成所述螺旋電阻性場板與所述閘極區可以共用同一層以便節省製程步驟及成本。例如，在步驟406，可以先在第一隔離層上形成輕摻雜或者未摻雜的多晶矽層，然後在該多晶矽層中注入第一劑量的N型和/或P型雜質(例如，注入劑量大概在1×1014cm-3到1×1015cm-3的硼)以獲得合適的薄膜電阻(例如，1kohms/square到10kohms/square)，使其可以用來形成所述螺旋電阻性場板。緊接著，可以對摻雜後的多晶矽層進行掩膜並刻蝕以形成所述螺旋電阻性場板及所述閘極區，而後在閘極區中注入具有更高濃度的第二劑量的N型和/或P型雜質，例如採用與源極區/汲極區相同的離子注入。
根據本發明的一個實施例，所述形成高電壓電晶體的方法還可以進一步包括：步驟408，形成覆蓋所述源極區、汲極區、第一隔離層、閘極區以及螺旋電阻性場板的第一介電層；以及步驟409，形成源極電極和汲極電極，其中，源極電極耦接所述源極區和所述螺旋電阻性場板的第一端，汲極電極耦接所述汲極區和所述螺旋電阻性場板的第二端。
根據本發明的一個實施例，所述形成高電壓電晶體的方法還可以進一步包括：形成閘極電極的步驟(例如，可以在步驟409中進一步實現)，其中，所述閘極電極與所述閘極區耦接。在一個實施例中，所述螺旋電阻性場板的 第一端可以耦接所述閘極區(例如，透過所述閘極電極)，而不再耦接所述汲極區。
根據本發明的一個實施例，所述形成高電壓電晶體的方法還可以進一步包括：在所述源極區周圍形成第二井區的步驟，其中，所述第二井區具有所述的第一導電類型(例如，可以在步驟403中進一步實現)。
根據本發明的一個實施例，所述形成高電壓電晶體的方法還可以進一步包括：在所述源極區附近形成具有第一導電類型的體接觸區的步驟(例如，可以在步驟403中進一步實現)，該體接觸區具有較高的摻雜濃度，並且與所述源極區和所述源極電極耦接。在另外的實施例中，所述形成高電壓電晶體的方法還可以進一步包括：形成體接觸電極的步驟，其中，所述體接觸區與所述源極區隔離，所述體接觸電極與所述源極電極分離，所述體接觸區耦接所述體接觸電極，而不再耦接所述源極電極。
根據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：在所述第一井區的一部分上形成厚的介電層的步驟(例如，可以在步驟405中進一步實現)，其中，所述厚的介電層橫向地將汲極區與閘極區及源極區隔離，並且在步驟406中形成的所述閘極區的一部分可以延伸至所述厚的介電層上。在這種情況下，步驟407中，所述形成螺旋電阻性場板的步驟會有所變化，所述螺旋電阻性場板將被形成於所述厚的介電層上，而不再是形成於所述第一隔離層上。
以上對根據本發明各實施例及其變形實施例形成高電壓電晶體的方法及步驟的描述僅為示例性的，並不用以對本發明進行限定。另外，一些公知的製造步驟、程序、材料及所用雜質等並未給出或者並未詳細描述，以使本發明清楚、簡明且便於理解。發明所屬技術領域的技術人員應該理解，以上各實施例中描述的方法及步驟可能可以採用不同的順序來予以實現，並不僅僅局限於所描述的實施例。
雖然本說明書中以N通道橫向高電壓電晶體為例而對根據本發明各實施例的高電壓電晶體及其製造方法進行了示意與描述，但這並不意味著對本發明的限定，本領域的技術人員應該理解這裏給出的結構及原理同樣適用於P通道橫向高電壓電晶體及其它類型的半導體材料及半導體裝置。
因此，上述本發明的說明書和實施例僅僅以示例性的方式來對本發明實施例的高電壓電晶體裝置及其製造方法進行了說明，並不用來限定本發明的範圍。對於所揭示的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所瞭解。本發明所揭示的實施例的其他變化和修改並不超出本發明的精神和保護範圍。
100‧‧‧高電壓電晶體
101‧‧‧半導體層
102‧‧‧源極區
103‧‧‧汲極區
104‧‧‧第一隔離層
105‧‧‧第一井區
106‧‧‧閘極區
107‧‧‧螺旋電阻性場板
108‧‧‧掩埋層
109‧‧‧第二井區
110‧‧‧第一介電層
111‧‧‧源極電極
112‧‧‧汲極電極
113‧‧‧體接觸區
200‧‧‧高電壓電晶體
1051-1054‧‧‧摻雜區
300‧‧‧高電壓電晶體
114‧‧‧厚的介電層
下面的附圖有助於更好地理解接下來對本發明不同實 施例的描述。這些附圖並非按照實際的特徵、尺寸及比例來予以繪製，而是示意性地示出了本發明一些實施方式的主要特徵。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本發明的一些實施例。為了簡明起見，不同附圖中具有相同功能的相同或類似的元件或結構採用相同的附圖標記。
圖1示出了根據本發明一個實施例的高電壓電晶體100的縱向剖面示意圖；圖2示出了根據本發明另一實施例的高電壓電晶體200的縱向剖面示意圖；圖3示出了根據本發明另一實施例的高電壓電晶體300的縱向剖面示意圖；圖4示出了根據本發明一個實施例的形成高電壓電晶體的方法的流程示意圖。
100‧‧‧高電壓電晶體
101‧‧‧半導體層
102‧‧‧源極區
103‧‧‧汲極區
104‧‧‧第一隔離層
105‧‧‧第一井區
106‧‧‧閘極區
107‧‧‧螺旋電阻性場板
108‧‧‧掩埋層
109‧‧‧第二井區
110‧‧‧第一介電層
111‧‧‧源極電極
112‧‧‧汲極電極
113‧‧‧體接觸區

Claims (18)

  1. 一種橫向高電壓電晶體，包括：半導體層，具有第一導電類型；源極區，具有與該第一導電類型相反的第二導電類型，該源極區係位於該半導體層中；汲極區，具有該第二導電類型，該汲極區係位於該半導體層中並與該源極區相分離；第一隔離層，係形成在位於該源極區與汲極區之間的該半導體層上；第一井區，具有該第二導電類型，該第一井區環繞該汲極區而形成，向該源極區延伸，但與該源極區相分離；閘極區，係形成在位於該第二井區和與該第二井區鄰近的部分第一井區之上的該第一隔離層上；以及螺旋電阻性場板，係形成在位於該汲極區與該閘極區之間的該第一隔離層上，其中，該螺旋電阻性場板包括第一端和第二端，該第一端耦接該源極區，該第二端耦接該汲極區；以及單一獨立掩埋層，係形成於該第一井區中，被掩埋在位於該螺旋電阻性場板下方的該第一井區中，具有該第一導電類型，其中，該單一獨立掩埋層將該第一井區分隔為位於該單一獨立掩埋層之上的第一部分，以及位於該單一獨立掩埋層與該半導體層之間的第二部分，並且該單一獨立掩埋層和該螺旋電阻性場板用以使該第一井區的該第一部分空乏，該單一獨立掩埋層和該半導體層用以使該第一 井區的該第二部分空乏，以使該第一井區、該單一獨立掩埋層與該半導體層之間的電荷平衡。
  2. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，該第一井區可以包括多個具有該第二導電類型的摻雜區，其中，每一個摻雜區的摻雜濃度與其餘摻雜區的摻雜濃度不同。
  3. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，該第一井區包括多個具有該第二導電類型的摻雜區，其中，該多個具有第二導電類型的摻雜區在離汲極區最近到離汲極區最遠的方向上具有逐漸降低的摻雜濃度。
  4. 如申請專利範圍第1項所述的橫向高電壓電晶體，進一步包括：第二井區，具有該第一導電類型，並且係形成於該源極區的周邊。
  5. 如申請專利範圍第1項所述的橫向高電壓電晶體，進一步包括：體接觸區，係形成於該源極區的附近，具有該第一導電類型，並且與該源極電極耦接。
  6. 如申請專利範圍第5項所述的橫向高電壓電晶體，其中，該螺旋電阻性場板的第一端與該體接觸區耦接，而不再與該源極區耦接。
  7. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，該螺旋電阻性場板的第一端與該閘極區耦接， 而不再與該源極區耦接。
  8. 如申請專利範圍第1項所述的橫向高電壓電晶體，進一步包括：第一介電層，覆蓋該第一隔離層、該閘極區和該螺旋電阻性場板；源極電極，耦接該源極區；汲極電極，耦接該汲極區；以及閘極電極，耦接該閘極區。
  9. 如申請專利範圍第1項所述的橫向高電壓電晶體，進一步包括：厚的介電層，覆蓋該第一井區的一部分，將該汲極區橫向地與該閘極區及該源極區隔離；其中，該閘極區的一部分延伸至該厚的介電層之上；並且該電阻性螺旋場板係形成於該厚的介電層之上，而不再是形成於該第一隔離層上。
  10. 一種形成橫向高電壓電晶體的方法，包括：提供具有第一導電類型的半導體層的步驟；在該半導體層中形成具有第二導電類型的第一井區的步驟，其中，該第二導電類型與該第一導電類型相反；在該第一井區中形成具有該第二導電類型的汲極區的步驟；在該半導體層中形成具有該第二導電類型的源極區的步驟；在該第一井區中形成具有該第一導電類型的單一獨立 掩埋層的步驟，其中，該單一獨立掩埋層係掩埋在該第一井區上表面的下方，該單一獨立掩埋層將該第一井區分隔為位於該單一獨立掩埋層之上的第一部分，以及位於該單一獨立掩埋層與該半導體層之間的第二部分；在位於源極區與汲極區之間的該第一井區及該半導體層上形成第一隔離層的步驟；在靠近該源極區側的該第一半導體層的部分上形成閘極區的步驟；以及在位於該汲極區與閘極區之間的該第一隔離層上形成螺旋電阻性場板的步驟，該螺旋電阻性場板包括第一端和第二端，該第一端耦接該源極區，該第二端耦接該汲極區，並且該單一獨立掩埋層係位於該螺旋電阻性場板下方，該單一獨立掩埋層和該螺旋電阻性場板用以使該第一井區的該第一部分空乏，該單一獨立掩埋層和該半導體層用以使該第一井區的該第二部分空乏，以使該第一井區、該單一獨立掩埋層與該半導體層之間的電荷平衡。
  11. 如申請專利範圍第10項所述的方法，其中，在該半導體層中形成該第一井區的步驟包括：在該半導體層中形成多個具有該第二導電類型的摻雜區，其中，每一個摻雜區具有與其餘摻雜區不同的摻雜濃度。
  12. 如申請專利範圍第10項所述的方法，其中，在該半導體層中形成該第一井區的步驟包括：在該半導體層中形成多個具有該第二導電類型的摻雜 區，其中，該多個具有第二導電類型的摻雜區在離汲極區最近到離汲極區最遠的方向上具有逐漸降低的摻雜濃度。
  13. 如申請專利範圍第10項所述的方法，其中，進一步包括在該源極區的周圍形成第二井區的步驟，其中，該第二井區具有該第一導電類型。
  14. 如申請專利範圍第10項所述的方法，進一步包括：在該源極區的附近形成具有第一導電類型的體接觸區的步驟。
  15. 如申請專利範圍第10項所述的方法，進一步包括：在該第一井區的一部分上形成厚的介電層的步驟；其中該厚的介電層橫向地將汲極區與閘極區及源極區隔離；該閘極區的一部分延伸至該厚的介電層上；該螺旋電阻性場板係形成於該厚的介電層上，而不再是形成於該第一隔離層上。
  16. 如申請專利範圍第10項所述的方法，進一步包括：形成覆蓋該源極區、汲極區、第一隔離層、閘極區以及螺旋電阻性場板的第一介電層的步驟；以及形成源極電極和汲極電極的步驟，其中，該源極電極耦接該源極區和該螺旋電阻性場板的第一端，該汲極電極 耦接該汲極區和該螺旋電阻性場板的第二端。
  17. 如申請專利範圍第16項所述的方法，進一步包括：在該第一介電層上形成閘極電極的步驟，其中，該閘極電極耦接該閘極區。
  18. 如申請專利範圍第17項所述的方法，進一步包括：該螺旋電阻性場板的第一端耦接該閘極電極和閘極區，而不再耦接該源極電極和源極區。
TW101148356A 2011-12-21 2012-12-19 橫向高電壓電晶體及其製造方法 TWI542004B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/332,862 US20130161740A1 (en) 2011-12-21 2011-12-21 Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same

Publications (2)

Publication Number Publication Date
TW201334186A TW201334186A (zh) 2013-08-16
TWI542004B true TWI542004B (zh) 2016-07-11

Family

ID=46993404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148356A TWI542004B (zh) 2011-12-21 2012-12-19 橫向高電壓電晶體及其製造方法

Country Status (3)

Country Link
US (1) US20130161740A1 (zh)
CN (2) CN102738241A (zh)
TW (1) TWI542004B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161740A1 (en) * 2011-12-21 2013-06-27 Donald R. Disney Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
US9219146B2 (en) 2013-12-27 2015-12-22 Monolithic Power Systems, Inc. High voltage PMOS and the method for forming thereof
JP6344137B2 (ja) * 2014-08-19 2018-06-20 富士電機株式会社 半導体装置及びその製造方法
KR102286014B1 (ko) 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
US9799764B2 (en) * 2015-12-31 2017-10-24 Sk Hynix System Ic Inc. Lateral power integrated devices having low on-resistance
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
CN110610994B (zh) * 2019-07-17 2023-03-31 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN111725070A (zh) * 2020-07-16 2020-09-29 杰华特微电子（杭州）有限公司 半导体器件的制作方法及半导体器件
CN116075941A (zh) 2020-08-10 2023-05-05 斯兰纳亚洲有限公司 具有电压感测的超高电压电阻器
US11742422B2 (en) 2021-09-13 2023-08-29 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
TWI794969B (zh) * 2021-09-13 2023-03-01 旺宏電子股份有限公司 半導體元件及其製造方法
US12408370B2 (en) * 2022-04-05 2025-09-02 Applied Materials, Inc. Structure and fabrication method of high voltage MOSFET with a vertical drift region

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US7851857B2 (en) * 2008-07-30 2010-12-14 Freescale Semiconductor, Inc. Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications
US20130161740A1 (en) * 2011-12-21 2013-06-27 Donald R. Disney Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same

Also Published As

Publication number Publication date
TW201334186A (zh) 2013-08-16
CN102738241A (zh) 2012-10-17
CN202816953U (zh) 2013-03-20
US20130161740A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI542004B (zh) 橫向高電壓電晶體及其製造方法
TWI501399B (zh) 橫向電晶體及其製造方法
TWI520336B (zh) 高壓裝置及其製造方法
TWI485860B (zh) 橫向高電壓裝置及其製造方法
US20210074853A1 (en) Semiconductor Device and Manufacturing Method
TWI661559B (zh) 半導體裝置及其製造方法
CN102891143B (zh) 具有静电放电保护模块的半导体器件及其制造方法
CN106165101B (zh) 半导体装置
CN102412262A (zh) 功率用半导体器件
CN101673762A (zh) Ldmos晶体管结构和制备方法
CN103489912A (zh) 一种高压结型场效应晶体管
TW201316510A (zh) 半導體裝置
JP6298307B2 (ja) 半導体メモリ装置およびその製造方法
CN101593773B (zh) 沟槽型功率mos晶体管及利用其的集成电路
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
CN105140289A (zh) N型ldmos器件及工艺方法
CN102760734B (zh) 半导体器件及其制造方法
CN104900704A (zh) 一种纵向dmos器件
JP6421337B2 (ja) 半導体装置
JP5692616B2 (ja) 半導体装置
CN115440799A (zh) 半导体器件
CN102024851B (zh) 半导体装置
CN105304701B (zh) 半导体装置
CN104701372B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN104409502A (zh) 功率晶体管及其制作方法