TWI439005B - 具有計數電路的電池管理系統、晶片以及方法 - Google Patents

Description

具有計數電路的電池管理系統、晶片以及方法

本發明係有關一種電池管理系統，尤其是一種包含計數電路的電池管理系統、晶片和方法。

傳統電池管理系統包括複數個電池管理晶片和與複數個電池管理晶片相耦接的主機處理器。複數個電池管理晶片可以與複數個電池模組相耦接來監測電池模組的狀態。主機處理器可以與複數個電池管理晶片通訊。主機處理器存取電池管理晶片之前要獲取電池管理晶片的位址。傳統電池管理晶片需要額外的引腳(例如，3個引腳)來表示其位址。然而，額外的引腳增大了電池管理晶片的大小和印刷電路板(PCB)的大小，電池管理晶片的成本也相應增加。

具體而言，在一些應用中，主機處理器發送一個放送指令指示所有的電池管理晶片同時執行。然而，由於通訊延時的存在，要求所有的電池管理晶片同時執行放送指令是很困難的。

本發明的目的為提供一種電池管理系統，包括複數個晶片和一個主機處理器。主機處理器與複數個晶片相耦接並發送一個計數指令。透過一包括計數指令的枚舉包將該計數指令在該複數個晶片之間傳輸，每一個晶片根據枚舉 包中的資訊來確定位址。

本發明還提供一種電池管理晶片，包括一個電池管理單元和計數電路。電池管理單元監測和採樣與其相耦接的電池模組中的電池狀態。計數電路與電池管理單元相耦接，並接收一包括一個計數指令和一個第一編號的枚舉包。計數電路根據第一編號生成一個第二編號以回應計數指令。

本發明還提供了一種電池管理方法，包括利用一與複數個晶片相耦接的主機處理器產生一計數指令；將對應枚舉包包括的該計數指令在複數個晶片之間傳輸；以及根據該枚舉包中的資訊確定每一個晶片的位址。

以下將結合附圖對本發明的實施例給出詳細的說明。雖然本發明將結合實施例進行闡述，但應理解這並非意指將本發明限定於這些實施例。相反地，本發明意在涵蓋由後附權利要求項所界定的本發明精神和範圍內所定義的各種可選項，可修改項和等同項。

此外，在以下對本發明的詳細描述中，為了提供一個針對本發明的完全理解，闡明了大量的具體細節。然而本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實施例中，對於大家熟知的方案、流程、元件和電路未作詳細描述，以便於凸顯本發明主旨。

圖1所示為根據本發明的一個實施例具有計數電路的電池管理系統100的模組圖。在一個實施例中，電池管理 系統100包括複數個電池模組102-i(例如102-1、102-2和102-3)，電池模組間相互串聯耦接，電池管理晶片110-i(例如110-1、110-2和110-3)分別與電池模組102-1、102-2和102-3相耦接，以及一個與電池管理晶片110-1相耦接的主機處理器120。圖1所示之實施例僅用於描述本發明之目的，電池管理晶片的數量可根據特定應用的需求而改變。

一個電池模組102-i包括一個或複數個電池單元(例如，圖1所示為四個電池單元)。電池管理晶片110-1、110-2和110-3透過一匯流排相互串聯耦接。每一個電池管理晶片110-i包括一個對應的電池管理單元111-i和對應的匯流排電路112-i。電池管理單元111-i根據主機處理器120的指令監測和採樣相對應的電池模組102-i中每一個電池單元的狀態(例如，電池電壓)。包括一個計數電路的匯流排電路112-i，傳輸電池管理單元111-i和主機處理器120之間的信號。

在一個實施例中，主機處理器120向電池管理晶片發送一個計數指令，並指示每一個電池管理晶片確定其位址。每一個電池管理晶片110-i被分配一個唯一的晶片編號以表示電池管理晶片110-i的位址。主機處理器120發送一個包括計數指令和初始晶片編號的枚舉(enumerate)包。當接收到枚舉包時，匯流排電路112-i中的計數電路116-i根據接收到的枚舉包中的晶片編號產生一個新的晶片編號(例如，用接收到的晶片編號增加一以產生一新的晶片編號)。新的晶片編號表示為電池管理晶片110-i的位 址。在另一個實施例中，所接收到的晶片編號表示電池管理晶片110-i的位址，新的晶片編號表示上一個的電池管理晶片110-(i+1)的位址。如圖1所示，電池管理晶片110-3為最頂端的晶片。因此，最頂端的電池管理晶片110-3中的計數電路116-3不會產生一個新的晶片編號。

在一個實施例中，枚舉包還包括檢查資料，計數電路116-i根據檢查資料來檢查所接收到的晶片編號。如果接收到的晶片編號出現誤差，電池管理晶片110-i可以忽略接收到的枚舉包，而主機處理器120將重新發送一個新的枚舉包以確定電池管理晶片110-i的位址。

具體而言，透過使用代表每一個電池管理晶片110-i位址的唯一晶片編號，可省略傳統用來代表電池管理晶片110-i位址的引腳。進而減少電池管理晶片110-i的引腳數量，而電池管理晶片的大小和PCB的大小均有減小，電池管理晶片的成本也相應減少。

圖2所示為根據本發明的一個實施例圖1中計數電路116-i的電路圖。計數電路116-i包括一個檢查電路210、一個晶片編號產生器220和一個多工器230。晶片編號產生器220包括一個用以接收枚舉包的第一埠DATA_IN和用以接收信號FIRST_CHIP_BIT的第二埠。在一個實施例中，當第一埠DATA_IN接收到枚舉包中晶片編號的第一位元時，信號FIRST_CHIP_BIT為高位準。晶片編號產生器220接收枚舉包中的晶片編號，並發送一個新的晶片編號(例如，將所接收到的晶片編增加一以得到新的晶片編號)至多工器230。如圖2所示，晶片編號產生器220包括一個 互斥或閘221、一個或閘222、一個及閘223和一個正反器224。

檢查電路210包括一個用以接收枚舉包中晶片編號的埠CHIP_IN[n]和一個用以接收由晶片編號產生器220新的晶片編號的埠CHIP_OUT[n]。在一個實施例中，檢查電路210還可以在檢查過程中時透過引腳DATA_IN接收枚舉包中的檢查資料。晶片編號產生器220產生一個新的晶片編號後，檢查電路210收到的信號START_CHECK為高位準。進而檢查電路210比較引腳DATA_IN所接收到的檢查資料與引腳CHIP_IN[n]所接收到晶片編號。若接收到的晶片編號出現誤差則產生一個信號CHECK_OK。具體而言，檢查電路210可為多工器230產生一個新的檢查資料，新的檢查資料用來檢查晶片編號產生器220中新的晶片編號的誤差。在一個實施例中，檢查資料是計數電路116-i所接收到的晶片編號的倒置(inversion)。如圖2所示，檢查電路210包括互斥或閘211和216、一個反相器212、一個及閘213、一個或閘214和一個正反器215。

多工器230接收分別由晶片編號產生器220和檢查電路210所產生的新的晶片編號和新的檢查資料。具體而言，多工器230中的第一輸入埠A與晶片編號產生器220相耦接，多工器230中的第二輸入埠B與檢查電路210相耦接。多工器230中的選擇埠S接收信號CHECKING_WINDOW來選擇產生或檢查過程。在產生過程中，多工器230輸出由晶片編號產生器220產生的新的晶片編號。在檢查過程中，多工器230輸出由檢查電路210產生的新的檢查資料。

圖3所示為根據本發明的一個實施例圖2中計數電路116-i的時序圖，圖3將結合圖2進行描述。引腳DATA_IN接收到一個枚舉包，枚舉包包括幾個無效的位元組、一個前同步碼P、一個計數指令和一個晶片編號(例如CHIP_NUM[0：5]，其中CHIP_NUM[0]為最低有效位，CHIP_NUM[5]為最高有效位元)和檢查資料(例如CHECK[0：5]，其中CHECK[0]為最低有效位，CHECK[5]為最高有效位)。在一個實施例中，由主機處理器120發出的計數指令用來確定電池管理晶片的總數量，並指示每一個電池管理晶片確定其位址。在一個實施例中，檢查資料CHECK[0：5]是晶片編號CHIP_NUM[0：5]的倒置。

在一個實施例中，計數指令發出之後，晶片編號(例如CHIP_NUM[0：5])被接收。當埠DATA_IN接收到晶片編號中的第一位CHIP_NUM[0]時，信號FIRST_CHIP_BIT變為高位準，開始進入產生過程。在時間段T0期間，或閘222的輸出信號CARRY變為高位準。在時間段Tn+1(例如，n=0、1、2、3和4)期間，信號CARRY由對應的輸入位CHIP_NUM[n]所決定。例如，如果輸入位CHIP_NUM[n]為數位1，則在時脈週期BIT_CLK的下一個時間段Tn+1期間內，信號CARRY為高位準；如果輸入位CHIP_NUM[n]為數位0，無論輸入位CHIP_NUM[n+1：5]為數位0或1，則在時脈週期BIT_CLK的下一時間段Tn+1至T5期間內，信號CARRY將始終為低位準。透過互斥或閘221，晶片編號產生器220產生一個新的晶片編號(例如，接收到的晶片編號CHIP_NUM[0：5]增加一)。在時間段T0-T5內，如果晶片編 號CHIP_NUM[0：5]是110010，信號CARRY是111000，晶片編號產生器220產生一個新的晶片編號CHIP_NUM’[0：5]001010(CHIP_NUM’[0]是最低有效位，CHIP_NUM’[5]是最高有效位)。如果CHIP_NUM[0：5]是110010，新產生的編號CHIP_NUM’[0：5]是001010，這說明實際上晶片編號是010011，新產生的編號是010100(由010011加1得到的)。在產生過程中，多工器230中的選擇埠S接收的信號CHECK_WINDOW變為低位準，多工器230的輸出DATA_OUT為晶片編號產生器220的輸出。

當信號START_CHECK變為高位準時，開始進入檢查過程，進而或閘214的輸出信號CHECK_OK變為高位準。在時脈週期BIT_CLK內的下一個時間段T0’內信號START_CHECK變為低位準，即信號CHECK_OK由及閘213的輸出決定。在時間段T0’至T5’期間內，輸入埠DATA_IN接收到檢查資料CHECK[0：5]。信號END_CHECK將保持低位準直至檢查過程結束，進而反相器212的輸出保持高位準。在一個實施例中，檢查資料CHECK[0：5]是晶片編號CHIP_NUM[0：5]的倒置。在時間段T0’至T5’期間內，信號CHECK_OK保持高位準以表示晶片編號CHIP_NUM[0：5]沒有誤差。同時，輸入埠CHIP_OUT[n]接收晶片編號產生器220所產生的新的晶片編號CHIP_NUM’[0：5]。如果晶片編號CHIP_NUM[n]沒有誤差，則信號CHECK_OK在時間段Tn’期間內保持高位準。互斥或閘216輸出一個新的檢查資料，該檢查資料是埠CHIP_OUT[n]所接收到的資料的倒置。進而產生了新的檢查資料，該新的檢查資料是晶片編號產生器220產生的新的 晶片編號的倒置。在檢查過程時間段T0’至T5’期間內，多工器230的選擇埠S所接收到的信號CHECK_WINDOW保持高位準，即多工器230的輸出DATA_OUT為檢查電路210的輸出。在時間段T5’之後，信號CHECK_WINDOW再次變成低位準，表示檢查過程已經結束。

在一個實施例中，匯流排電路112-i發送一個新的枚舉包至對應的電池管理晶片110-(i+1)中向上的匯流排電路112-(i+1)，該枚舉包包括計數指令、新的晶片編號和新的對應的檢查資料。在一個實施例中，如果電池管理晶片110-i是最頂端的電池管理晶片，電池管理晶片110-i發送一個回應信號至電池管理晶片110-(i-1)或者是主機處理器120。回應信號包括計數指令和電池管理晶片110-i的晶片編號，主機處理器120可以根據回應信號中的晶片編號確定電池管理系統中電池管理晶片的總數量。如果在時間段T0’至T5’期間內的任一時刻，匯流排電路112-i檢查到信號CHECK_OK為低位準，檢查電路產生一個新的檢查資料，然而新的檢查資料不是晶片編號產生器220產生的新的晶片編號的倒置。上一級電池管理晶片110-(i+1)可以檢查到晶片編號或檢查資料中的誤差，進而忽略該枚舉包，主機處理器120會重新發送一個新的計數指令來確定與主機處理器120相耦接的電池管理晶片的總數量，以及指示每一個電池管理晶片確定其位址。

圖4所示為根據本發明的一個實施例的電池管理系統400的結構示意圖。在一個實施例中，電池管理系統400包括電池模組402-i(例如402-1、402-2和402-3電池模 組間相互串聯耦接)、電池管理晶片410-i(例如410-1、410-2和410-3)，電池管理晶片410-1、410-2和410-3分別與電池模組402-1、402-2和402-3相耦接、以及與電池管理晶片410-1相耦接的主機處理器440。圖4所示實施例僅用於描述本發明的目的，電池管理晶片的數量可根據特定應用的需求而改變，並不以此為限。

電池模組402-i包括一個或複數個電池單元，例如圖4所示為6個電池單元。電池管理晶片410-1、410-2和410-3透過一個或複數個電流隔離器相耦接。在一個實施例中，電流隔離器可以是無源隔離器，不需要額外的電源為無源隔離器供電。例如，電池管理系統400中可以使用複數個電容C1~C10電性隔離電池管理晶片410-1~410-3。如圖4所示，電池管理晶片410-3透過電容C6~C10與電池管理晶片410-2相耦接，電池管理晶片410-2透過電容C1~C5與電池管理晶片410-1相耦接。在另一個實施例中，電池管理系統400中可以使用複數個變壓器或電感隔離電池管理晶片410-1~410-3。相鄰的電池管理晶片之間透過使用電流隔離器隔離電池管理晶片，並且在相鄰的電池模組之間出現中斷點時保護電池管理晶片。具體而言，透過無源電流隔離器的使用，降低了電池管理系統的成本。

在一個實施例中，每一個電池管理晶片410-i包括一個對應的電池管理單元411-i和一個對應的縱向匯流排電路412-i。電池管理單元411-i根據主機處理器440的指令監測每一個對應的電池模組402-i中電池單元的狀態參 數(例如，電池電壓)。縱向匯流排電路412-i傳輸電池管理單元411-i和主機處理器440之間的信號。在一個實施例中，縱向匯流排電路412-i包括一個計數電路416-i。圖4所示計數電路416-i的元件和組態和圖2所示計數電路116-i的一致。

在一個實施例中，縱向匯流排電路412-i透過引腳IN(i-1)’+和IN(i-1)’-接收下一級電池管理晶片410-(i-1)中的第一對差分輸入資料信號(例如，正差分信號INPUT+和負差分信號INPUT-)，並透過引腳OUTi+和OUTi-輸出第一對差分輸出資料信號(例如，正差分信號OUTPUT+和負差分信號OUTPUT-)至上一級電池管理晶片410-(i+1)。第一對差分輸入/輸出信號為主機處理器440的指令，例如，指示每一個電池管理單元411-i對每一個對應的電池模組402-i中的電池電壓進行監測並採樣。縱向匯流排電路412-i進一步透過引腳INi+和INi-接收上一級電池管理晶片410-(i+1)中的第二對差分輸入資料信號，並透過引腳OUT(i-1)’+和OUT(i-1)’-輸出第二對差分輸出資料信號至下一級電池管理晶片410-(i-1)。在一個實施例中，第二對差分輸入/輸出信號反應了對應電池模組402-i中每一個電池單元的狀態(例如，電池電壓，其中每一個電池單元的電池電壓由電池管理單元411-i監測)。在一個實施例中，電池管理晶片410-3中的引腳IN3+、IN3-、OUT3+和OUT3-與地端相耦接，即電池管理晶片410-3為最頂端的晶片，電池管理晶片410-3不會透過引腳IN3+和IN3-接收第二對差分輸入資料信號，但會透過引腳OUT2’+和OUT2’-輸 出第二對差分輸出資料信號至下一級電池管理晶片410-2。在一個實施例中，最底部的電池管理晶片410-1中的縱向匯流排電路412-1透過引腳IN0’+和IN0’-從轉換器413接收第一對差分輸入資料信號；並透過引腳OUT1+和OUT1-輸出第一對差分輸出資料信號至上一級電池管理晶片410-2。透過引腳IN1+和IN1-接收電池管理晶片410-2的第二對差分輸入資料信號；並透過引腳OUT0’+和OUT0’-輸出第二對差分輸出資料信號至轉換器413。縱向匯流排電路412-i還可以透過引腳ALT(i-1)’向主機處理器440提供一個警報信號，請求獲得對應的電池管理晶片410-i的狀態(例如，電池管理晶片410-i是否自我測試完成)。警報信號被發送至下一級的電池管理晶片410-(i-1)，然後再傳輸至主機處理器440。

同樣地，透過差分輸入/輸出資料信號可以減少或消除縱向匯流排產生的雜訊。具體而言，在一個實施例中，如果傳遞差分資料信號的匯流排出現非正常狀態(例如，開路或短路)，還可以使用差分信號對中的單個控制線繼續通訊。在另一個實施例中，如果出現上述的非正常狀態，可以使用另一對控制線繼續傳輸差分輸入/輸出信號。進而傳輸差分輸入/輸出資料信號的傳輸線可以工作在雙向模式。

在一個實施例中，如圖4所示轉換器413與主機處理器440和縱向匯流排電路412-1相耦接。轉換器413透過第一類型協定與主機處理器440通訊，例如串列週邊介面(Serial Peripheral Interface)匯流排協定。轉換器413與主機處理器440間傳輸的信號包括：一由轉換器413透 過引腳SDO傳輸至主機處理器440的輸出資料信號、一由轉換器413透過引腳IRQ傳輸至主機處理器440的中斷請求信號、一由主機處理器440透過引腳SDI傳輸至轉換器413的輸入資料信號、一由主機處理器分別透過引腳SCK和/CS傳輸至轉換器413的一時脈信號和一致能信號。在一個實施例中，轉換器413透過第二類型協定(例如，縱向匯流排協定)與縱向匯流排電路412-1通訊，電池管理晶片410-i透過第二類型協定(例如，縱向匯流排協定)與其相鄰的電池管理晶片410-(i+1)和410-(i-1)通訊。轉換器413用第一類型協定透過引腳SDI接收到主機處理器440的資料，並將該資料轉換為第一對差分資料信號，用第二類型協定將該差分資料信號透過引腳IN0’-和IN0’+傳輸至縱向匯流排電路412-1。同樣地，轉換器413用第二類型協定透過引腳OUT0’-和OUT0’+接收到縱向匯流排電路412-1中的差分資料信號，並將該差分資料信號轉換為適用於第一類型協定通訊的資料，並將該資料透過引腳SDO傳輸至主機處理器440。如圖4所示，轉換器413可整合在電池管理晶片410-1中，但也可以置於電池管理晶片410-1之外。

操作過程中，主機處理器440透過引腳SDI發送一個計數指令給電池管理晶片410-1來確定與主機處理器440相耦接的電池管理晶片的總數量，並指示每一個電池管理晶片確定其位址。在一個實施例中，每一個電池管理晶片被指定一個唯一的晶片編號來表示對應的電池管理晶片的位址。例如，當接收到主機處理器440的計數指令時，轉 換器產生一個初始的晶片編號，如000000。轉換器也可以產生檢查資料來檢查計算誤差，例如，檢查資料是初始晶片編號的倒置，如111111。在一個實施例中，轉換器413發送一個符合縱向匯流排協定的枚舉包，包括計數指令、初始的晶片編號和檢查資料，該枚舉包被發送至電池管理晶片410-1中的縱向匯流排電路412-1。

縱向匯流排電路412-1將從轉換器413接收到的枚舉包中的初始晶片編號存儲在縱向匯流排電路412-1內的一個暫存器中。在一個實施例中，縱向匯流排電路412-1中的計數電路416-1還可以產生一個新的晶片編號(如000001)，例如，透過對接收到的枚舉包中的初始晶片編號增加一，產生一個對應的新的晶片編號的倒置的檢查資料(如，111110)，並發送一個枚舉包給電池管理晶片410-2中的縱向匯流排電路412-2，該枚舉包包括計數指令、新的晶片編號和對應的檢查資料。縱向匯流排電路412-2和412-3的功能與縱向匯流排電路412-1一致。

在一個實施例中，對應的電池管理晶片410-i中的縱向匯流排電路412-i接收一個晶片編號表示為電池管理晶片410-i的位址。如圖4所示電池管理晶片410-3中的縱向匯流排電路412-3的引腳IN3+、IN3-、OUT3+、OUT3-和ALT3與地端相耦接，電池管理晶片410-3為最頂端的晶片，即最頂端的電池管理晶片410-3中的縱向匯流排電路412-3不會產生一個新的晶片編號。在另一個實施例中，縱向匯流排電路412-i產生的新的晶片編號表示為電池管理晶片410-i的位址，即最頂端的電池管理晶片410-3中 的縱向匯流排電路412-3產生一個新的晶片編號表示電池管理晶片410-3的位址。

在一個實施例中，當最頂端的電池管理晶片410-3接收枚舉包(如果新的晶片編號表示為電池管理晶片410-i的位址，則產生一個新的晶片編號)，並發送一個回應信號給其他的電池管理晶片410-1和410-2，以及主機處理器440。回應信號包括計數指令和最頂端的電池管理晶片(如圖4所示為電池管理晶片410-3)的晶片編號。在一個實施例中，主機處理器440接收到回應信號後，可以確定與主機處理器440相耦接的電池管理晶片的總數量，例如，根據最頂端的電池管理晶片的晶片編號來確定。

圖5A所示為根據本發明的一個實施例中示於圖4中之電池管理晶片410-i中縱向匯流排電路412-i的內部結構圖500。圖5A將結合圖4來進行描述。

在一個實施例中，縱向匯流排電路412-i包括一下行資料路徑，一上行資料路徑和一警報資料路徑。上行的資料路徑中包括一個接收機532-i、一個數位相位鎖定迴路517-i、一個指令處理器510-i和一個傳輸器533-i。指令處理器510-i還可以包括計數電路516-i。下行的資料路徑包括一個接收機531-i、一個數位相位鎖定迴路505-i、一個回應產生器507-i和一個傳輸器534-i。警報資料路徑包括一個接收機521-i、一個警報邏輯522-i和一個調變器523-i。

接收機532-i中包括一對比較器512-i和514-i，透過引腳IN(i-1)’+和IN(i-1)’-接收第一對差分輸入資料信號 INPUT+和INPUT-。例如，引腳IN(i-1)’+從第一對差分信號中接收正差分信號INPUT+，引腳IN(i-1)’-接收負差分信號INPUT-。電壓源566-i為節點562提供共模電壓VCM1，為信號IN+和IN-提供一定電壓(圖5A中未示出)，接收機532-i透過電容C4和C3分別接收信號IN+和IN-。

在一個實施例中，向接收機532-i的輸出信號DOUT提供補償電壓V_offset 以確定滯後區域，進一步地抑制雜訊和高頻信號。比較器512-i中的正向輸入端透過嵌入的補償電壓產生器(例如，電壓為V_offset 的電壓源543-i)與514-i的負向輸入端相耦接。如圖5A所示，比較器514-i中的正向輸入端透過嵌入的補償電壓產生器(例如，電壓為V_offset 的電壓源544-i)與512-i的負向輸入端相耦接。電壓源544-i的負極與比較器512-i的負向輸入端相耦接。在另一個實施例中，電壓源543-i的正極也可以與比較器512-i的正向輸入端相耦接。電壓源544-i的正極可以與比較器514-i的正向輸入端相耦接。

在一個實施例中，嵌入的補償電壓產生器可以用電壓源來替代。在另一個實施例中，嵌入的補償電壓產生器也可以用有電流流經的電阻來代替。

比較器512-i和514-i的輸出端與一反及閘相耦接，例如，比較器512-i和514-i的輸出端分別與反及閘542-i和反及閘541-i相耦接。反及閘541-i的輸出端與數位鎖相環路517-i相耦接，為數位相位鎖定迴路517-i提供輸出資料信號DOUT，輸出資料信號DOUT透過引腳IN(i-1)’+接收到的正向差分資料信號INPUT+用於同步，並被發送至數位相位 鎖定迴路517-i。在另一個實施例中，反及閘542-i的輸出端與數位相位鎖定迴路517-i相耦接，為數位相位鎖定迴路517-i提供輸出資料信號，該輸出資料信號透過引腳IN(i-1)’-接收負向差分資料信號INPUT-並被發送至數位相位鎖定迴路517-i。在一個實施例中，比較器512-i和514-i可以整合在一個差分輸入比較器中。

在一個實施例中，如圖5A所示比較器512-i、514-i，補償電壓產生器544-i、543-i和反及閘541-i、542-i組成一個磁滯單元，為接收機532-i提供輸出信號DOUT。如果信號IN+和IN-的差值高於補償電壓V_offset ，輸出信號DOUT可以為高位準或低位準。具體而言，當V_IN +大於V_IN -，且兩者之間之差值大於正的補償電壓V_offset 時，輸出信號DOUT為高位準。當V_IN +大於V_IN -，且兩者之間之差值小於負的補償電壓V_offset 時，輸出信號DOUT為低位準。如果信號IN+和IN-的差值低於補償電壓V_offset ，即| V_IN +-V_IN - |<V_offset 時，輸出信號DOUT保持之前的狀態不變。

圖5B所示為根據本發明一個實施例的縱向匯流排電路412-i中接收機532-i的信號波形圖，圖5B將結合圖5A進行描述。差分輸入信號INPUT+和INPUT-由下一級的電池管理晶片410-(i-1)分別發送至電容C4和C3。在另一個實施例中，如果電池管理晶片為最底端的電池管理晶片410-1，則差分輸入信號INPUT+和INPUT-由轉換器413發送。接收機532-i分別透過引腳C4和C3接收信號IN+和IN-。反及閘541-i輸出信號DOUT，即接收機532-i的輸出信號為DOUT。在一個實施例中，DOUT為由電容C4接收的正向差分資料信 號INPUT+。如圖5B所示，在Tn時刻，引腳IN(i-1)’+和IN(i-1)’-處有雜訊，如果差分信號IN+和IN-的差值在滯後區間內時，雜訊可以在信號DOUT中抵消。

再如圖5A所示，數位相位鎖定迴路517-i將接收的資料信號與電池管理晶片410-i的時脈同步，並將同步後的資料發送至指令處理器510-i，處理同步後的資料。在一個實施例中，若同步後的資料為主機處理器440發出的指令，指示電池管理晶片410-i採樣相對應電池模組402-i中的電池電壓，指令處理器510-i將同步後的資料中的位址與對應聯的電池管理晶片410-i的位址做比較。在一個實施例中，在計算過程中時，該位址可以是指定給每一個電池管理晶片的一個唯一的晶片編號。如果位址匹配，指令處理器510-i將資料發送至回應產生器507-i。在一個實施例中，回應產生器507-i指示電池管理單元411-i執行指令，例如指示電池管理單元411-i採樣相對應電池模組402-i的電池電壓，然後產生回應信號至主機處理器440。如果位址不匹配，指令處理器510-i發送同步後的信號至傳輸器533-i。如圖5A所示，傳輸器533-i中包括複數個反相器。反相器511-i和515-i驅動輸出正向差分信號，反相器513-i驅動輸出反向差分信號。傳輸器533-i透過引腳OUTi+和OUTi-輸出一對差分輸出資料信號至電池管理晶片410-(i+1)中的縱向匯流排電路412-(i+1)，該差分輸出資料信號為同步後的資料。

下行資料路徑中接收機531-i中的元件和組態與接收機532-i一致，接收機531-i和接收機532-i中各元件的功能相似。

圖5C所示為根據本發明一個實施例的縱向匯流排電路412-i中接收機531-i的信號示意圖，圖5C將結合圖5A來進行描述。信號INPUT’+和INPUT’-表示的差分輸入資料信號從上一級電池管理晶片410-(i+1)分別發送至電容C6和C7。接收機531-i分別透過電容C6和C7接收信號IN’+和IN’-。反及閘552-i輸出信號DOUT’，即接收機531-i的輸出。在一個實施例中，信號DOUT’是透過電容C6接收到正向差分資料信號INPUT’+。如圖5C所示，在Tn’時刻，引腳INi+和INi-處有雜訊，如果差分信號IN’+和IN’-的差值在滯後區間(由補償電壓源V_offset 確定)內時，雜訊可以在信號DOUT’中抵消。

再如圖5A所示，接收機531-i的輸出資料信號發送至數位相位鎖定迴路505-i。數位相位鎖定迴路505-i將接收的資料信號與電池管理晶片410-i中的時脈同步，並將同步後的資料發送至回應產生器507-i。在一個實施例中，回應產生器507-i接收同步後的信號，並將同步後的信號發送至傳輸器534-i。在另一個實施例中，回應產生器507-i生成一個回應信號以回應主機處理器440的指令，並透過傳輸器534-i發送至主機處理器440。如圖5A所示，傳輸器534-i包括複數個反相器504-i、506-i和508-i。反相器504-i和506-i驅動輸出一個正向差分信號，反相器508-i驅動輸出一個反向差分信號。傳輸器534-i透過引腳OUT(i-1)’+和OUT(i-1)’-輸出一對差分輸出資料信號至電池管理晶片410-(i-1)中的縱向匯流排電路412-(i-1)，該差分資料輸出信號為從回應產生器507-i中接收的資料。如果電池管理 晶片410-i為最底端的電池管理晶片410-1，傳輸器534-1透過引腳OUT0’+和OUT0’-輸出一對差分輸出信號至轉換器413。轉換器413將接收的一對差分資料信號轉換成適用於第一類型協定(例如，SPI匯流排協定)的資料，然後將轉換後的資料發送至主機處理器440。

圖5A中所示的接收機531-i和532-i電能消耗相對較低並且電路簡單。具體而言，如果接收機532-i/531-i的差分輸入信號的差值在滯後區間(由補償電壓源V_offset 確定)以內時，可以消除引腳(例如，引腳IN(i-1)’+、IN(i-1)’-、INi+和INi-)處的雜訊。

在一個實施例中，縱向匯流排電路412-i中的警報邏輯可以提供一個警報信號告知主機處理器440對應電池管理晶片410-i的狀態(例如，電池管理晶片410-i自我測試是否完成，向主機處理器440請求服務)。警報信號發送至調變器523-i進行編碼，編碼後的警報信號透過引腳ALT(i-1)’發送至電池管理晶片410-(i-1)中的縱向匯流排電路412-(i-1)。在一個實施例中，當縱向匯流排電路412-(i-1)中的接收機521-(i-1)接收到編碼後的警報信號，接收機521-(i-1)將編碼後的警報信號發送至警報邏輯522-(i-1)。警報邏輯522-(i-1)將接收的編碼後警報信號進行解碼，並將解碼後的警報信號發送至調變器523-(i-1)進行編碼。編碼後，一個新的編碼後的警報信號透過引腳ALT(i-2)’發送至縱向匯流排電路412-(i-2)，然後再發送至主機處理器440。在另一個實施例中，如果調變器523-1是最底端電池管理晶片410-1，調變器523-1透過引腳ALT0’ 將編碼後的警報信號發送至轉換器413。轉換器413將接收的適用於第二類型協定通訊的編碼警報信號轉換成適用於第一類型協定通訊的資料，適用於第一類型協定通訊的資料可以透過引腳IRQ傳輸至主機處理器440。

如圖6所示為根據本發明的一個實施例中示於圖4中之電池管理系統400的時序圖600，圖6將結合圖4進行描述。在t0時刻，主機處理器440發送一個指令(例如，一個計數指令)，計數指令用於確定與主機處理器440相耦接的電池管理晶片的總數量並指示每一個電池管理晶片確定其位址。在t1時刻，最底端的電池管理晶片410-1中的縱向匯流排電路412-1透過轉換器413接收一個枚舉包，該枚舉包包括計數指令、初始的晶片編號和檢查資料。在t2時刻，電池管理晶片410-1中的縱向匯流排電路412-1產生一個枚舉包並發送給電池管理晶片410-2，該枚舉包包括計數指令，計數電路416-1產生的新的晶片編號和對應的檢查資料。在t3時刻，電池管理晶片410-2接收電池管理晶片410-1發送枚舉包。在t4時刻，電池管理晶片410-2產生一個枚舉包並發送給電池管理晶片410-3，該枚舉包包括計數指令，計數電路416-2產生的新的晶片編號和對應的檢查資料。在t5時刻，電池管理晶片410-3接收電池管理晶片410-2發送的枚舉包。

如圖4所示的實施例中，從電池管理晶片410-2接收到枚舉包後，在t6時刻，最頂端的電池管理晶片410-3發送一個回應信號給電池管理晶片410-1和410-2以及主機處理器，回應信號包括計數指令和電池管理晶片410-3的晶片編 號。在t7時刻，電池管理晶片410-2接收回應信號，並發送給電池管理晶片410-1。在t8時刻，電池管理晶片410-1接收回應信號。在t9時刻，主機處理器接收回應信號。當接收到回應信號，主機處理器440可以根據最頂端的電池管理晶片的晶片編號來確定與主機處理器440相耦接的電池管理晶片的總數量。

具體而言，在一個實施例中，在t2時刻，電池管理晶片410-1發送一個枚舉包給電池管理晶片410-2，一個計時器TIMER1(例如，電池管理晶片410-1內的計時器)開始計時，直到在t8時刻電池管理晶片410-1從最頂端的電池管理晶片410-3接收到回應信號為止。進而時間段T1(T1=t8-t2)就可以計算出來。在t4時刻，電池管理晶片410-2發送一個枚舉包給電池管理晶片410-3，一個計時器TIMER2(例如，電池管理晶片410-2內的計時器)開始計時，直到在t7時刻電池管理晶片410-2從最頂端的電池管理晶片410-3接收到回應信號為止。進而時間段T2(T2=t7-t4)就可以計算出來。

時間段T1和T2用於補償電池管理晶片之間通訊產生的延時。在一個實施例中，主機處理器440發送一個放送指令給電池管理晶片，指示電池管理晶片對電池模組中每一個電池單元的狀態進行採樣。例如，在t10時刻，主機處理器440發送一個放送指令(例如，電壓的採樣指令)，指示每一個電池管理晶片410-i分別對相對應的電池模組402-i中每一個電池單元的電壓進行採樣。在t11時刻，電池管理晶片410-1接收到採樣指令，一個補償計時器(例如，電池管理晶片410-1內的計時器)開始計時以獲取時間段TD1。在一 個實施例中，TD1為T1的一半。進而在t13時刻，電池管理晶片410-1對電池模組402-1中的電池電壓進行採樣，即t11時刻向後延遲時間段TD1。同樣地，在t12時刻，電池管理晶片410-2接收到採樣指令，一個補償計時器(例如，電池管理晶片410-2內的計時器)開始計時以獲取時間段TD2。在一個實施例中，TD2為T2的一半。進而在t13時刻，電池管理晶片410-2對電池模組402-2中的電池電壓進行採樣，即t12時刻向後延遲時間段TD2。在t13時刻，最頂端的電池管理晶片410-3接收到採樣指令並對電池模組402-3中的電池電壓進行採樣。有利之處在於，所有的電池管理晶片410-1~410-3都在同一時刻即t13，對電池狀態進行採樣。

透過計算電池管理晶片發送枚舉包和接收回應信號之間的時間延時(如圖6中所示的T1和T2)，對應的時間補償參數(如圖6中所示的TD1和TD2)可以被確定。在補償延時後，當收到主機處理器440發送的放送指令，電池管理晶片410-i可以執行指令(例如，採樣電池電壓)。有利之處在於，每一個電池管理晶片410-i都可以同時執行放送指令。

圖7所示為根據本發明的一個實施例中示於圖4中之電池管理系統400的工作流程圖700，圖7將結合圖4進行描述。儘管圖7描述了具體的步驟，這些步驟只是一個例子，並不以此為限。

在步驟702中，一個主機處理器(例如圖4中所示的主機處理器440)產生並發送一個計數指令給複數個晶片(例如電池管理晶片410-1~410-3)，來確定電池管理晶片的總數量，並指示每一個電池管理晶片410-i確定其位址。

在步驟704中，電池管理晶片將對應的枚舉包在複數個電池管理晶片之間傳輸，該枚舉包包括一計數指令。具體而言，第一枚舉包可以由轉換器413生成。在一個實施例中，第一枚舉包可以包括計數指令、第一晶片編號和第一檢查資料，第一檢查資料檢查第一晶片編號的誤差。第一電池管理晶片410-1接收第一計數指令，產生一個包括第二晶片編號和第二檢查資料的第二枚舉包，然後將該第二枚舉包發送給上一級的電池管理晶片410-2。電池管理晶片410-2接收第二枚舉包，產生一個包括計數指令、一個晶片編號和第三檢查資料的第三枚舉包，然後將該第三枚舉包發送給上一級電池管理晶片410-3。如圖4所示的實施例中，電池管理晶片410-3為最頂端的晶片，進而電池管理晶片410-3接收第三枚舉包，但不會發送對應的枚舉包。

在步驟706中，每一個電池管理晶片都可以透過接收的枚舉包中的資訊確定其位址。具體而言，在一個實施例中，相對應的電池管理晶片410-i接收到的晶片編號表示電池管理晶片410-i的位址。如圖4所示的實施例中，電池管理晶片410-3為最頂端的晶片，進而不會產生一個新的晶片編號。另一個實施例中，電池管理晶片410-i產生的晶片編號可表示其唯一的位址，即最頂端電池管理晶片410-3產生的一個新的晶片編號表示電池管理晶片410-3的位址。

在一個實施例中，最頂端電池管理晶片410-3發送一個回應信號給其他的電池管理晶片410-1和410-2以及主機處理器440。回應信號包括計數指令及表示電池管理晶片410-3位址的晶片編號。主機處理器440接收回應信號後， 可以確定與主機處理器440相耦接的電池管理晶片的總數量，例如，根據電池管理晶片410-3的晶片編號來確定。

上文具體實施方式和附圖僅為本發明之常用實施例。顯然，在不脫離權利要求書所界定的本發明精神和發明範圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、結構、佈局、比例、材料、元素、元件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由後附權利要求及其合法等同物界定，而不限於此前之描述。

100‧‧‧電池管理系統

102-i‧‧‧電池模組

110-i‧‧‧電池管理晶片

111-i‧‧‧電池管理單元

112-i‧‧‧匯流排電路

116-i‧‧‧計數電路

120‧‧‧主機處理器

210‧‧‧檢查電路

211、216、221‧‧‧互斥或閘

212‧‧‧反相器

213、223‧‧‧及閘

214、222‧‧‧或閘

215、224‧‧‧正反器

220‧‧‧晶片編號產生器

230‧‧‧多工器

400‧‧‧電池管理系統

402-i‧‧‧電池模組

410-i‧‧‧電池管理晶片

411-i‧‧‧電池管理單元

412-i‧‧‧縱向匯流排電路

413‧‧‧轉換器

416-i‧‧‧計數電路

500‧‧‧內部結構圖

504-i、506-i、508-i、511-i、513-i、515-i‧‧‧反相器

505-i、517-i‧‧‧數位相位鎖定迴路

507-i‧‧‧回應產生器

510-i‧‧‧指令處理器

512-i、514-i‧‧‧比較器

516-i‧‧‧計數電路

521-i、531-i、532-i‧‧‧接收機

522-i‧‧‧警報邏輯

523-i‧‧‧調變器

533-i、534-i‧‧‧傳輸器

541-i、542-i、552-i‧‧‧反及閘

543-i、544-i‧‧‧電壓源

562‧‧‧節點

566-i‧‧‧電壓源

600‧‧‧時序圖

700‧‧‧工作流程圖

702~706‧‧‧步驟

以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：

圖1所示為根據本發明的一實施例具有計數電路的電池管理系統的模組圖。

圖2所示為根據本發明的一實施例的計數電路的電路圖。

圖3所示為根據本發明的一實施例的計數電路的時序圖。

圖4所示為根據本發明的一實施例具有計數電路的電池管理系統的模組圖。

圖5A所示為根據本發明的一實施例電池管理晶片中縱向匯流排電路的電路圖。

圖5B所示為根據本發明的一實施例的縱向匯流排電路中接收機的時序圖。

圖5C所示為根據本發明的一實施例的縱向匯流排電路中接收機的時序圖。

圖6所示為根據本發明的一實施例電池管理系統工作的時序圖。

圖7所示為根據本發明的一實施例電池管理系統工作的流程圖。

400‧‧‧電池管理系統

402-i‧‧‧電池模組

410-i‧‧‧電池管理晶片

411-i‧‧‧電池管理單元

412-i‧‧‧縱向匯流排電路

413‧‧‧轉換器

416-i‧‧‧計數電路

Claims (26)

1. 一種電池管理系統，包括：複數個晶片；以及一主機處理器，與該複數個晶片相耦接，發送一計數指令，透過一枚舉包將該計數指令在該複數個晶片之間傳輸，其中，該枚舉包包括該計數指令，每一該晶片透過該枚舉包中的一資訊確定一位址。
2. 如申請專利範圍第1項的電池管理系統，其中，該複數個晶片中的一第一晶片接收到一第一枚舉包，該第一枚舉包包括該計數指令，一第一晶片編號和檢查該第一晶片編號中一誤差的一第一檢查資料，並發送一第二枚舉包至該複數個晶片中的一第二晶片，該第二枚舉包包括該計數指令，一第二晶片編號和檢查該第二晶片編號中一誤差的一第二檢查資料。
3. 如申請專利範圍第2項的電池管理系統，其中，該第二晶片接收該第二枚舉包，並發送一回應信號至該第一晶片，該主機處理器接收該回應信號，並根據該回應信號確定該電池管理系統中晶片的總數量。
4. 如申請專利範圍第3項的電池管理系統，其中，該第一晶片計算該第二資料包發送至該第二晶片與該第一晶片接收該回應信號之間的一第一延時。
5. 如申請專利範圍第4項的電池管理系統，其中，該主機處理器發送一放送指令至該複數個晶片，在一第二延時接收該放送指令後，該第一晶片執行該放送指令，其中該第二延時由該第一延時確定。
6. 如申請專利範圍第5項的電池管理系統，其中，該第二延時為該第一延時的一半。
7. 如申請專利範圍第2項的電池管理系統，其中，該第一晶片根據該第一晶片編號產生該第二晶片編號。
8. 如申請專利範圍第2項的電池管理系統，其中，該第一晶片產生該第二檢查資料，該第二檢查資料是該第二晶片編號的倒置。
9. 如申請專利範圍第2項的電池管理系統，其中，該第一檢查資料是該第一晶片編號的倒置。
10. 如申請專利範圍第2項的電池管理系統，其中，該第一晶片編號表示為該第一晶片的一位址，該第二晶片編號表示為該第二晶片的一位址。
11. 如申請專利範圍第2項的電池管理系統，其中，該第二晶片編號表示為該第一晶片的一位址。
12. 一種電池管理晶片，包括：一電池管理單元，監測和採樣與該電池管理晶片相耦接的一電池模組中複數個電池狀態；以及一計數電路，與該電池管理單元相耦接，接收一枚舉包，其中，該枚舉包包括：一計數指令和一第一編號，其中該計數電路根據該第一編號產生一第二編號以回應該計數指令。
13. 如申請專利範圍第12項的電池管理晶片，其中，該枚舉包進一步包括一第一檢查資料，檢查該第一編號中的一誤差。
14. 如申請專利範圍第13項的電池管理晶片，其中，該計數電路進一步包括：一晶片編號產生器，產生該第二編號；以及一檢查電路，根據該第一檢查資料檢查該第一編號中的該誤差，同時產生一第二檢查資料檢查該第二編號中的該誤差，其中該檢查電路根據該第二編號產生該第二檢查資料。
15. 如申請專利範圍第14項的電池管理晶片，其中，該第一檢查資料是該第一編號的倒置，該第二檢查資料是該第二編號的倒置。
16. 如申請專利範圍第14項的電池管理晶片，其中，該計數電路進一步包括一多工器，該多工器與該晶片編號產生器和該檢查電路相耦接，其中，當在產生過程中時，該多工器輸出該第二編號，當在檢查過程中時，該多工器輸出該第二檢查資料。
17. 如申請專利範圍第14項的電池管理晶片，其中，該晶片編號產生器包括一第一埠，接收該第一編號，該晶片編號產生器在該第一編號上增加一來產生該第二編號。
18. 如申請專利範圍第14項的電池管理晶片，其中，該檢查電路包括一第一埠，接收該第二編號，並根據該第二編號產生該第二檢查資料。
19. 如申請專利範圍第12項的電池管理晶片，其中，該第一編號表示為該電池管理晶片的一位址。
20. 如申請專利範圍第12項的電池管理晶片，其中，該第二編號表示為該電池管理晶片的一位址。
21. 如申請專利範圍第12項的電池管理晶片，其中，該電池管理單元從一主機處理器接收到一指令，若該指令中的一位址與該電池管理晶片的一位址相匹配，則執行該指令。
22. 一種電池管理方法，包括：利用一主機處理器產生一計數指令；將一對應枚舉包內之該計數指令在複數個晶片之間傳輸，其中，該複數個晶片與該主機處理器相耦接；以及根據該枚舉包中的一資訊確定每一晶片的一位址。
23. 如申請專利範圍第22項的方法，進一步包括：利用該複數個晶片中的一第一晶片接收一第一枚舉包，其中該第一枚舉包包括該計數指令，一第一晶片編號和檢查該第一晶片編號中一誤差的一第一檢查資料；以及利用該第一晶片發送一第二枚舉包至該複數個晶片中的一第二晶片，其中該第二枚舉包包括該計數指令，一第二晶片編號和檢查該第二晶片編號中一誤差的一第二檢查資料。
24. 如申請專利範圍第23項的方法，進一步包括：該第二晶片發送一回應信號至該複數個晶片和該主機處理器；以及該主機處理器根據該回應信號確定晶片的總數量。
25. 如申請專利範圍第23項的方法，其中，該第一晶片編號表示為該第一晶片的一位址，以及該第二晶片編號表示為該第二晶片的一位址。
26. 如申請專利範圍第23項的方法，其中，該第二晶片編號表示該第一晶片的一位址。