TWI434351B

TWI434351B - 半導體裝置的製造方法以及半導體裝置

Info

Publication number: TWI434351B
Application number: TW098141935A
Authority: TW
Inventors: 林裕美; 坂田敦子; 渡邊桂; 松永範昭; 中尾慎一; 和田真; 豊田啟
Original assignee: 東芝股份有限公司
Priority date: 2009-01-19
Filing date: 2009-12-08
Publication date: 2014-04-11
Also published as: US8344509B2; US8536706B2; US20130093090A1; JP2010186977A; US20100181673A1; KR20100084995A; JP5582727B2; TW201030851A

Description

半導體裝置的製造方法以及半導體裝置

本發明是關於一種半導體裝置的製造方法以及半導體裝置。

近年來，隨著半導體積體電路(Large Scale Integration，LSI)的高集成化以及高性能化，而開發出新的微細加工技術(microfabrication technique)。特別是，近來為了達成LSI高速性能化，而不斷發展將配線材料由先前的鋁(Al)合金替換成低電阻的銅(Cu)或Cu合金(以下，總稱為Cu)。由於Cu難以藉由Al合金配線形成中頻繁利用的乾式蝕刻法(dry etching method)來進行微細加工，因此主要採用所謂鑲嵌製程(damascene)法，即，於經實施槽加工的絕緣膜上沈積Cu膜，並藉由化學機械研磨(Chemical Mechanical Polishing，CMP)來將填充於槽內部分以外的Cu膜去除，形成填充配線。一般而言，Cu膜是藉由濺鍍法(sputter method)等形成較薄的晶種層(seed layer)之後，藉由電解電鍍法(Electrolytic plating)形成厚度為數100nm左右的積層膜。

此處，於半導體積體電路(LSI)中藉由上述鑲嵌製程法等形成多層配線時，有時為了防止作為配線材料的Cu擴散到上層低介電常數(low-k)膜中，並且，為了提高與low-k膜的密著性，而於Cu配線上選擇性地形成金屬覆蓋膜(metal cap film)。可以設想在多層配線的高性能化發展方向下，今後如此的金屬覆蓋技術將成為必然趨勢。作為金屬覆蓋膜材料的主要候選之一，可列舉成為Cu、矽(Si)及氮(N)的化合物膜的CuSiN膜，或者成為Cu的矽化物膜的CuSix膜(例如，參照日本專利特開2008-192739號公報)。該些CuSiN膜或者CuSix膜具有如下之效果，即，提高Cu配線與上層層間絕緣膜界面的密著性，抑制Cu配線與層間絕緣膜界面中的Cu原子輸送。藉此，改善電遷移(electromigration，EM)特性。然而，當使用普通的鉭(Ta)作為Cu配線的阻障金屬(barrier metal，BM)時，電遷移特性的改善效果以平均失效時間(Mean-time-to failure，MTF)計小於不存在CuSiN膜或CuSix膜的情況達到2倍～3倍左右，故必需進一步改善。

為了改善該些特性，而進行有各種研究，例如日本專利特開2003-347302號公報所揭示，建議如若需要利用此界面化合物形成以及Si擴散而獲得EM特性改善的效果，則作為CuSiN的製程(中所使用的)溫度為大於等於300℃且300℃～400℃中的製程。

作為其他的EM特性改善方法，研究有將鈦(Ti)應用為阻障金屬的方法(例如，參照日本專利特開2006-229207號公報)。

本發明一態樣的半導體裝置的製造方法之特徵在於：於基體上形成絕緣膜，於上述絕緣膜形成開口部，於上述開口部內，形成包含矽化物形成能量小於銅矽化物形成能量的金屬的第1膜，於形成有包含上述金屬的膜的上述開口部內，形成包含銅(Cu)的導電性第2膜，且於上述第2膜上，於基板溫度未達300℃的氣體環境中，選擇性地形成包含Cu與Si的化合物膜。

而且，本發明其他態樣的半導體裝置的製造方法之特徵在於：於基體上形成絕緣膜，於上述絕緣膜形成開口部，於上述開口部內，形成包含矽化物形成能量小於銅矽化物形成能量的金屬的第1膜，於形成有包含上述金屬的膜的上述開口部內，填充包含銅(Cu)的導電性第2膜，於上述第2膜表面的至少一部分中，形成與上述第1膜為不同材料且防止Si擴散到上述第2膜內的Si擴散阻障物，且於形成有上述Si擴散阻障物的狀態下，於上述第2膜上選擇性地形成包含Cu與Si的化合物膜。

而且，本發明一態樣的半導體裝置，其特徵在於包括：配線，其含有銅(Cu)；含金屬體，其形成於上述配線的晶粒界面(grain boundary)上，且含有矽化物形成能量小於銅矽化物形成能量的金屬；Si擴散阻障物，其形成於上述配線表面的至少一部分上，且與上述含金屬體中的金屬原子為不同的材料，防止Si擴散到上述配線內；絕緣膜，其形成於上述配線的側面側；及，化合物膜，其選擇性地形成於上述配線上，且含有Cu與Si。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

然而，於該CuSiNx膜的形成製程中，雖然可改善EM，但將產生形成CuSiN膜或CuSix膜時，會導致配線電阻上升之問題。形成CuSiN或CuSix時的剩餘Si、或者未形成銅矽化物的Si，會自Cu配線表面上所存在的晶粒界面進入擴散到Cu配線內。並且，經由晶粒界面擴散的Si可自Cu的晶粒界面上進而擴散到Cu粒子內。而且，不僅經由晶界路徑進入，當然亦自進行Si供給的Cu表面擴散進行。其結果，與未形成CuSiN膜或CuSix膜的Cu配線相比，導致配線電阻上升。由此，需要不會使配線電阻上升的同時改善EM特性的技術。

當將Ti用作阻障金屬時，Ti導入到Cu粒子內時，將增加1.6μΩcm/at%電阻，故Ti是最能引起電阻上升的元素。Ti於實際的配線步驟中所使用的溫度區域中擴散到晶界中，不會引起更多的電阻上升，並藉由其擴散而改善EM。然而，由於微細化，開始呈現Ti擴散所引起的電阻上升，故問題在於如何與藉由此Ti擴散控制來抑制電阻上升兼顧地確保EM改善率。以下，於各實施形態中，對抑制配線電阻上升的狀態下改善EM特性的半導體裝置或其製造方法進行說明。

實施形態1.

圖1是表示實施形態1中的半導體裝置的製造方法的主要部分的流程圖。於圖1中，本實施形態中的半導體裝置的製造方法實施如下一系列步驟：蝕刻終止膜(Etch stop film)形成步驟(S102)、層間絕緣膜形成步驟(S104)、開口部形成步驟(S106)、阻障金屬(BM)膜形成步驟(S108)、晶種膜形成步驟(S110)、電鍍以及退火步驟(S112)、研磨步驟(S114)、以及覆蓋膜形成步驟(S120)。另外，亦可不實施蝕刻終止膜形成步驟(S102)。於一系列實施例中，對存在蝕刻終止膜形成步驟(S102)的情況進行敍述，但並不限定於此。

圖2A～圖3D是表示對應著圖1的流程圖而實施的步驟的步驟剖面圖。於圖2A至圖2D中，表示自圖1的蝕刻終止膜形成步驟(S102)起直至阻障金屬膜(barrier medal film)形成步驟(S108)為止。此後的步驟將於下文中敍述。

於圖2A中，作為蝕刻終止膜形成步驟(S102)是在基板200的表面上，利用化學氣相沈積(Chemical Vapor Deposition，CVD)法形成例如膜厚為50nm的蝕刻終止膜210。作為蝕刻終止膜210的材料，較好的是使用氮化矽(SiN)、碳氮化矽(SiCN)、碳化矽(SiC)、或碳氧化矽(SiOC)等。而且，作為基板200，使用例如直徑為300毫米的矽晶圓(silicon wafer)。此處，省略器件部分的圖示。而且，於基板200上，亦可進而形成配線或其他電路。

於圖2B中，作為層間絕緣膜形成步驟(S104)是在形成於基板200上的蝕刻終止膜210上，例如以150nm的厚度形成配線層的層間絕緣膜220。作為層間絕緣膜220，較好的是使用SiO₂ 膜或low-k膜。特別是，若層間絕緣膜220中採用使用有多孔質的低介電常數絕緣性材料的low-k膜，則可獲得相對介電常數k低於3.5的層間絕緣膜。例如，作為一例，使用以作為相對介電常數未達2.5的低介電常數絕緣材料的聚甲基矽氧烷(polymethyl siloxane)為成分的膜，形成low-k膜。作為low-k膜的材料，除了聚甲基矽氧烷以外，亦可使用例如選自由具有聚矽氧烷、氫化倍半矽氧烷、甲基倍半矽氧烷等的矽氧烷骨架的膜，以聚伸芳香醚、聚苯幷噁唑、聚苯幷環丁烯等有機樹脂為主成分的膜，以及多孔質二氧化矽膜等的多孔膜所組成族群中的至少一種而形成。如此的low-k膜的材料，可獲得相對介電常數未達2.5的低介電常數。作為形成方法，可利用例如對溶液進行旋塗(spin coat)後實施熱處理而形成薄膜的旋轉介電質鍍膜(spin on dielectric coating，SOD)法。例如可藉由如下方式形成，即，利用旋轉塗佈機(spinner)進行成膜，並於加熱板(hot plate)上，對此晶圓進行氮氣環境中的烘烤(bake)之後，最終於加熱板上，於高於氮氣環境中的烘烤溫度的高溫中進行固化(cure)。藉由適當調節low-k材料或形成條件等，便可獲得具有特定物性值的多孔質絕緣膜。或者，亦可利用CVD法形成low-k膜。當形成SiO₂ 膜作為層間絕緣膜220時，較好的是利用CVD法來形成。

而且，當形成low-k膜作為層間絕緣膜220時，較好的是形成未圖示的覆蓋絕緣膜，並製成2層結構。例如，利用CVD法形成覆蓋絕緣膜即可。可藉由形成覆蓋絕緣膜，來保護機械性強度弱的low-k膜。作為覆蓋絕緣膜的材料，較好的是使用選自由碳氧化矽(SiOC)、四乙氧基矽烷(tetraethoxysilane，TEOS)、SiC、氫化碳化矽(SiCH)、碳氮化矽(SiCN)、SiOCH所組成族群中的至少一種相對介電常數大於等於2.5的絕緣材料來形成。作為形成方法，亦可利用除CVD法以外的方法。

於圖2C中，作為開口部形成步驟(S106)，使如下開口部150形成於層間絕緣膜220內，該開口部150成為用以利用微影(lithography)步驟以及乾式蝕刻步驟製作鑲嵌製程配線的配線槽(溝槽(trench))或通孔(via hole)。對於經由未圖示的光阻塗佈步驟、曝光步驟等的微影步驟而於層間絕緣膜220上形成光阻膜的基板200，以蝕刻終止膜210為蝕刻終止膜利用各向異性蝕刻(anisotropic etching)法去除所露出的層間絕緣膜220而形成開口部150即可。可藉由使用各向異性蝕刻法，而形成相對基板200的表面大致垂直的開口部150。例如，作為一例，利用反應性離子蝕刻(reactive ion etching)法形成開口部150即可。

於圖2D中，作為阻障金屬(BM)膜形成步驟(S108)，於藉由開口部形成步驟而形成的開口部150以及層間絕緣膜220的表面上，形成使用阻障金屬材料的阻障金屬(BM)膜240。於利用作為物理氣相沈積(physical vapor deposition：PVD)法之一的濺鍍法的濺鍍(sputtering)裝置內，使鈦(Ti)膜沈積為例如膜厚10nm，形成阻障金屬膜240。作為阻障金屬材料的沈積方法，並不限於PVD法，可利用原子層氣相沈積(原子層沈積(atomic layer deposition：ALD)或者原子層化學氣相沈積(atomic layer chemical vapor deposition：ALCVD))法或CVD法等。與利用PVD法相比，可使覆蓋率更好。於實施形態1中，阻障金屬膜240的材料中，使用包含至少1種或1種以上的矽化物形成能量小於銅矽化物形成能量的金屬的膜。由此，於實施形態1中，阻障金屬膜240成為上述包含至少1種或1種以上的矽化物形成能量小於銅矽化物形成能量的金屬的膜之一例。而且，作為實施形態1中的第1材料，除了Ti以外，可列舉鈷(Co)、鎳(Ni)、錳(Mn)、鉬(Mo)、或鉿(Hf)等，較好的是使用其中的至少1種。

作為實施形態1中的第1金屬的一部分元素的矽化物形成能量示於表1。

如表1所示，Ti、Co以及Ni之類元素與Cu相比，其矽化物(silicide)形成時的反應能量(-△H)的絕對值大於Cu，故認為能夠製作比Cu更穩定的反應物。

另外，於形成阻障金屬膜240時，較好的是於事先形成有開口部150的狀態下，且於例如大於等於200℃且小於等於350℃的溫度下，於真空中或者氫(H₂ )氣等還原氣體環境中進行退火。藉由此退火，而將層間絕緣膜220中所含的H₂ O、或者形成開口部150時因鍵斷開而殘留於層間絕緣膜220中的碳系殘留物等的氧化物種(oxidizing species)去除。

圖3A至圖3D中，表示圖1的晶種膜形成步驟(S110)至覆蓋膜形成步驟(S120)為止。

於圖3A中，作為晶種膜形成步驟(S110)，利用濺鍍等物理氣相沈積(PVD)法，使作為下一步驟即電鍍步驟的陰極的Cu薄膜，沈積(形成)於形成有阻障金屬膜240的開口部150的內壁與底面、及基板200的表面上，而成為晶種膜250。此處，使晶種膜250沈積例如膜厚50nm。

此處，於上述例中，既可將上述金屬的單層膜應用於阻障金屬膜240，亦可將包含1種或1種以上的上述金屬的膜應用於阻障金屬膜240。而且，亦可應用各元素形成氮化物的膜，例如可列舉TiN、CoN等。進而，當應用合金的阻障金屬時，亦可應用TiWx、TiTaX、TiRux、TiCox、TaCox等，選擇所期望的金屬可擴散到Cu膜中的組成．結構即可。進而，亦可為於氮化鉭或Ta膜上積層有Ti膜的積層膜。此處，於上述例子中，對於阻障金屬膜240中至少包含矽化物形成能量小於銅矽化物形成能量的金屬的情況進行了說明，但並不限定於此，亦可使晶種膜250中包含上述金屬。並且，於如此情況下，可在阻障金屬膜240的材料中，使用Ta、TaN、W或WN等。或者，於如上所述的情況下，晶種膜250成為包含矽化物形成能量小於銅矽化物形成能量的金屬的膜之一例。或者，亦可使阻障金屬膜240以及晶種膜250兩者包含上述矽化物形成能量小於銅矽化物形成能量的金屬。例如，亦可將包含上述金屬的阻障金屬，例如TiN與CuMn併用。此時，與上述金屬應用於阻障金屬膜的情況不同，可不必選擇自阻障金屬膜中使上述金屬擴散的條件。

於圖3B中，作為電鍍以及退火步驟(S112)是以晶種膜250為陰極，利用電解電鍍等電化學沈積法而使Cu膜260沈積於開口部150以及基板200的表面。此處，以將開口部150全部填充的方式，填充Cu膜260。例如，較好的是形成膜厚為開口部150的深度的2倍的Cu膜260。於電鍍後，例如於250℃下進行退火處理(熱處理)。藉由如此的退火處理，而可使作為上述阻障金屬膜240的材料的Ti擴散到Cu膜260內的晶粒界面上。

於圖3C中，作為研磨步驟(S114)，利用CMP法，對自基板200的開口部150突出的多餘的Cu膜260以及多餘的阻障金屬膜240進行研磨，使之平坦化。藉此，可形成圖3C所示的Cu配線。

在圖3D中，作為覆蓋膜形成步驟(S120)，是在Cu所露出的部分選擇性地形成覆蓋膜270。作為覆蓋膜270，較好的是形成例如成為Cu、矽(Si)及氮(N)的化合物膜的CuSiN膜，或者成為銅矽化物(silicide)膜的CuSix(當然可視需要而改變CuSiN或CuSix的組成比)。如下所述，可形成CuSiN或CuSix。將矽烷(SiH₄ )氣體與氫(H₂ )氣或氨(NH₃ )氣供給至配置有基板200的壓力可控制且具備射頻(radio frequency，RF)電源以及電極從而可使供給的氣體放電的反應容器內，藉此，便可對Cu膜260露出的表面進行選擇性地改質處理，由此便可形成CuSiN或CuSix。具體而言，於形成Cu配線之後，將基板200配置於上述反應容器內的可控制溫度的平台(stage)上，並藉由使用有H₂ 或NH₃ 電漿(plasma)、或者H₂ 或NH₃ 的熱反應，來對Cu膜260露出的表面上的含C保護膜或氧化膜(Cu-O)進行熱分解及還原，從而將其去除。其後，使Cu膜260露出的表面曝露於包含SiH₄ 氣體等含Si氣體的氣體環境下，使Si擴散到Cu中。藉此，便可形成CuSix。並且，藉由自如此狀態進而曝露於NH₃ 氣體或NH₃ 電漿中，而使Si-N鍵形成於Cu膜260露出的表面，藉此便可形成CuSiN。例如以5nm膜厚形成。可藉由形成CuSiN或CuSix，而抑制Cu擴散到絕緣膜中。此處，較好的是，於形成覆蓋膜270時，將基板溫度設定為未達300℃。更好的是設定為250℃～275℃。

圖4是表示實施形態1中的覆蓋膜的形成溫度與配線電阻上升率之關係的圖表。如圖4所示，可知若覆蓋膜270的形成溫度較高，則將導致形成後的配線電阻上升率變大。可藉由將基板溫度設定為未達300℃，而將配線電阻上升率抑制為小於等於5%左右。而且，可藉由將基板溫度設定為250℃～275℃，來消除配線電阻的上升。圖4的測定溫度是基板溫度為250℃、275℃、300℃、325℃、350℃。

而且，表2表示實施形態1中的EM特性的改善效果。

當利用先前的方法形成CuSiN或CuSix時，EM特性的改善與配線電阻的上升抑制處於取捨(trade off)關係，例如，當將Ta用作BM膜240時，為了獲得EM特性的改善效果，而必需於大於等於300℃的溫度中形成覆蓋膜。然而，如圖4所示，若於大於等於300℃的溫度中形成覆蓋膜，則將導致配線電阻上升率加速上升。然而，於實施形態1中，因將Ti用作BM膜240，故即便基板溫度未達300℃而形成覆蓋膜，亦可改善EM特性。於表2中，表示就基板溫度為275℃下形成覆蓋膜270的情況與未形成覆蓋膜270的情況，使BM膜240為Ta與Ti時的MTF之結果。當於275℃下形成覆蓋膜270時，因將Ti用作BM膜240，故MTF達到310小時，與將Ta用作BM膜240相比，可以近100倍地改善EM特性。而且，即便未形成覆蓋膜270，亦可將Ti用作BM膜240，使MTF達到31小時，與將Ta用作BM膜240相比，可近10倍地改善EM特性。相反可知如下情況，即，若將Ta用作BM膜240，則即便於未達300℃的溫度中形成覆蓋膜，與不存在覆蓋膜的情況相比，亦無法改善EM特性。換言之，可知如下情況：當將Ta用作BM膜240時，若不以大於等於300℃的溫度形成覆蓋膜，則僅藉由先前的方法將無法改善EM特性。

如上所述，可藉由Ti與基板溫度未達300℃下所形成的覆蓋膜270的組合，而在抑制配線電阻的上升的同時，大幅度改善EM特性。

圖5A與圖5B是表示實施形態1中的Cu配線表面上的Ti的擴散狀態之一例的概念圖。當未形成覆蓋膜270時，如圖5A所示，BM膜240的Ti14將於Cu膜10表面的晶粒界面12上較大成塊而產生偏析(segregation)。相對於此，當形成覆蓋膜270時，如圖5B所示，BM膜240的Ti24實質上均一地分佈於Cu膜20表面的晶粒界面22上。

圖6A至圖6F是表示未形成覆蓋膜時Cu膜表面上的Ti的擴散狀態之一例的照片。圖6A~圖6C是掃描穿透式電子顯微鏡(Scanning transmission electron microscope，STEM)照片，圖6D是與圖6A相對應的高角度環狀暗場掃描穿透式電子顯微鏡(high-angle annular dark field-scanning transmission electron microscope，HAADF-STEM)照片，圖6E是與圖6B相對應的HAADF-STEM照片，圖6F是與圖6C相對應的HAADF-STEM照片。HAADF-STEM影像是以元素的原子量與密度的函數來觀察散射電子束的強度差的對比度者。該些觀察以及分析是隔著於上層配線層形成於Cu膜上時所形成的SiC等防Cu擴散膜而進行的。可知如下情況，即，於該些STEM影像的圖6A的編號2、圖6B的編號7的點附近，HAADF-STEM照片的晶界部的對比度變濃。由能量色散X射線光譜儀(energy dispersive X-ray spectrometry，EDX)分析所得之結果示於圖7，可確認到Ti析出的情況。可知如下情況，即，當未形成覆蓋膜時，Ti於Cu膜表面的晶粒界面上產生局部偏析。

圖7A與圖7B是表示對圖6A~圖6F中所示的Cu膜表面上的Si量與Ti量進行分析所得之結果的圖表。對圖6A~圖6C中所示的Cu膜表面上的晶粒內、晶粒界面、以及晶粒界面中特別暗的對比度部分中的Si量與Ti量進行了分析。於圖7A中，以柱狀圖(bar graph)並列表示Si量與Ti量。於圖7B中，將Si量與Ti量分開各自進行表示。經檢測的Si量的一部分包含上層絕緣膜的Si，且以假設的上層絕緣膜的Si量為底色(background)由虛線進行記載。根據該些結果，亦可知於晶粒界面中特別暗的對比度部分，Ti產生偏析。而且，可知於Ti較多處，Si亦大量存在。未形成覆蓋膜時所檢測的Si，表示不具有於上層配線層形成於Cu膜上時所形成的SiC等Cu防擴散膜形成時的一部分鍵結的剩餘Si。

圖8A至圖8D是表示形成覆蓋膜時Cu膜表面上的Ti的擴散狀態之一例的照片。圖8A~圖8B是STEM照片，圖8C是與圖8A相對應的HAADF-STEM照片，圖8D是與圖8B相對應的HAADF-STEM照片。與圖6進行比較，則未觀察到較濃的Ti的對比度局部析出的情況。根據該些STEM照片，亦可知如下情況，即，當形成覆蓋膜時，Ti廣泛分佈在Cu膜表面的晶粒界面上。

圖9A與圖9B是表示對圖8A至圖8D中所示的Cu膜表面上的Si量與Ti量進行分析所得之結果的圖表。由於圖8A~圖8B中所示的Cu膜表面上不存在晶粒界面中特別暗的對比度部分，因此對晶粒內以及晶粒界面上的Si量與Ti量進行了分析。於圖9A中，以柱狀圖並列表示Si量與Ti量。經檢測的Si量的一部分包含上層絕緣膜的Si，且以假設的上層絕緣膜的Si量為底色由虛線進行記載。於圖9B中，將Si量與Ti量分開各自加以表示。根據該些結果，亦可知Ti實質上均一地分佈於晶粒界面上。而且，可知於Ti較多處，亦大量存在有Si。形成覆蓋膜時所檢測的Si，表示形成覆蓋膜270時被供給的Si。

對於此現象，以下進行敍述。於形成覆蓋膜270的步驟中形成CuSix時，將Si相對均質地供給至Cu表面上。此Si是以具有與Cu鍵結的狀態或者不具有鍵結的Si的狀態存在。另一方面，於電鍍後退火或者形成覆蓋Si的溫度中，Ti亦在Cu中進行晶界擴散(grain boundary diffusion)。眾所周知如下情況：Ti矽化物於大於等於550℃的溫度中形成化合物，但亦可於低於550℃的溫度中，於與Si接觸的部分中形成相互擴散的微晶區域。通常，Ti的反應初始層會自穩定的矽化物形成溫度的約200℃~250℃以下附近開始進行相互擴散反應。另一方面，如表1所示，因與 CuSix相比TiSix更穩定，故均一地形成於Cu表面上的Si區域、以及Si所存在之處，主要形成有TiSix。當不經由覆蓋製程而形成Cu配線上所形成的絕緣膜(蝕刻終止膜)即SiC時，覆蓋成膜製程中不具有鍵的Si並不充分，故Cu表面上不存在可反應的均一的Si。因此，認為Ti產生局部析出，於此Ti濃度較高的部分形成SiC時，藉由此後的熱步驟而使Si集中，形成有Ti、Si濃度均較高的區域。亦即，可知為了使Ti形成均一分佈，而需要可與Ti反應的充分的Si的供給製程。

圖10A與圖10B是表示實施形態1中的Cu膜剖面上的Ti的擴散狀態之一例的概念圖。圖10A表示未形成覆蓋膜270的情況，圖10B表示形成有覆蓋膜270的情況。如此前所述，當未形成覆蓋膜270時，因晶界上產生局部偏析，故若使偏析部以及非偏析部的部位進行平均化，則將沿著深度方向平坦分佈。然而，可知如下情況：當形成覆蓋膜270時，如圖10B所示，因Cu配線上的Si區域中Ti24分佈穩定化，故BM膜240的Ti24相對較多地集中於Cu膜260的上部的晶粒界面22上。藉此，EM改善得以有效進行。當將Ti應用作BM時，即便以低電阻化為目標，而例如於應用富含鈦(Ti-rich)的TiN等，抑制配線內的Ti的供給量時，Ti亦集中於Si區域，由此可有效地利用EM改善所需的Ti。另外，顯示有如下情況：擴散到Cu膜260的下部或中央部的晶粒界面22上的Ti24並非不存在，而是相對較多地集中於Cu膜260的上部的晶粒界面22上。

其次，表示對本實施形態的深度方向的擴散元素分佈進行觀察所得之結果。圖11A至圖11D是表示未形成覆蓋膜時的Cu膜剖面上的Ti的擴散狀態之一例的照片。圖11A～圖11B表示STEM照片。圖11C表示與圖11A相對應的分析點的部分，圖11D表示與圖11B相對應的HAADF-STEM照片。

圖12A與圖12B是表示對圖11A至圖11D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。於圖12A中，以柱狀圖並列表示分析點上的Ti量。於圖12B中，以柱狀圖並列表示Cu膜表面粒上、Cu膜表面的晶粒界面、Cu膜內部的晶粒界面以及Cu膜內部的結晶粒內所有分析點上的Ti量的綜合量。Cu膜表面的晶粒界面以及Cu膜內部的晶粒界面的分析點，位於Ti於表面上產生偏析的位置。根據如此結果，可知如下情況：自BM膜240擴散到Cu膜260的Ti幾乎均集中於Cu膜表面的晶粒界面的位置。

圖13A至圖13D是表示形成覆蓋膜時的Cu膜剖面上的Ti的擴散狀態之一例的照片。圖13A～圖13B表示STEM照片。圖13C表示與圖13A相對應的分析點的部分，圖13D表示與圖13A相對應的HAADF-STEM照片。

圖14A與圖14B是表示對圖13A至圖13D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。於圖14A中，以柱狀圖並列表示分析點上的Ti量。於圖14B中，以柱狀圖並列表示Cu膜表面粒上、Cu膜表面的晶粒界面、Cu膜內部的晶粒界面以及Cu膜內部的結晶粒內所有分析點上的Ti量的綜合量。根據如此結果，可知如下情況：自BM膜240擴散到Cu膜260的Ti幾乎均集中於Cu膜表面的晶粒界面的位置上。亦根據形成覆蓋膜時的分析點上的Ti量少於Ti產生偏析的圖12A以及圖12B的示例的情況，而認為當形成覆蓋膜時，Ti實質上均一地分佈於Cu膜表面的晶粒界面上。

圖15是匯總表示對圖13A至圖13D中所示的Cu膜剖面上的Ti與Si進行分析所得之結果的圖表。圖15中的Si量包含部分分析的底色，故以虛線表示假設的底色量。如圖15所示，可知如下情況：Si形成於配線上，且沿著配線深度相對深的方向亦分佈於Cu晶界上。另一方面，可觀察到Ti作為阻障金屬無論是否自所存在的配線下方被供給，配線上部的Si區域最多，並相對於深度方向逐步減少。

以下，就較好的是使覆蓋膜270的形成溫度未達300℃的情形進行進一步說明。

圖16A與圖16B是表示藉由二次離子質譜分析(Secondary Ion Mass Spectrometry，SIMS分析)來檢測Cu中的Si量所得之結果的圖。測定中所用的樣品是於如圖16A所示的無圖案的Cu膜表面上形成覆蓋膜，且如圖16A中的箭頭所示自Si基板的背面側進行分析者。於圖16A中，表示於基板上依序形成SiO₂ 膜、阻障金屬膜240、Cu膜260、覆蓋膜270而成的樣品。而且，此處，作為阻障金屬膜240，使用Ti-rich TiN膜(以下，有時亦記為Ti(N))。Ti-rich TiN膜首先於形成Ti之後，對同一腔室(chamber)中以50sccm至200sccm的流量導入N₂ 氣體，藉此於Ti膜表面上形成TiN。例如，較好的是Ti形成80%左右且TiN形成20%左右。

於圖16B中，橫軸是以圖16A中所示的樣品的Cu最外表面為零，表示深度方向的距離。縱軸表示各位置上的Si濃度。並且，圖16B所示的各曲線溫度表示覆蓋膜的形成溫度。關於覆蓋膜的形成方法，除了溫度以外均於同一條件下形成，且自表面側供給至Cu的Si供給量為恆定的。

如圖16B所示，若提高覆蓋膜的成膜溫度，則Cu中的Si量將增加。如此，擴散到Cu中的Si會導致配線電阻上升。可認為其原因在於：若覆蓋膜的成膜溫度較高，則存在於Cu的晶界中的Si容易進入Cu粒子內，而存在於Cu粒子內的Si將導致配線電阻上升。由此，如圖16B所示，若以基板溫度計，使覆蓋膜的成膜溫度降低至300℃為止，則Cu中的Si量將減少，若降低至275℃為止，則Si的擴散將進一步降低。可認為其原因在於：若以基板溫度計，使覆蓋膜的成膜溫度為未達300℃，則存在於Cu的晶界中的Si，與覆蓋膜的成膜溫度大於等於300℃相比，將更難以侵入Cu粒子內。如此，可藉由使覆蓋膜的形成溫度未達300℃，來抑制覆蓋膜形成所引起的配線電阻的上升(電阻值參照圖4)。

而且，如圖16B所示，Si量於阻障金屬膜與Cu膜的界面部附近具有峰值。Cu膜與阻障金屬的界面部的Si的峰值存在於Cu配線的晶界，此情況可根據下述其他分析結果(圖28)進行說明。Cu膜與阻障金屬的界面部的Si的峰值，亦存在於未達300℃中形成覆蓋膜的情況中。此處，即便Si等其他元素存在於Cu內的晶界中，亦不會影響配線電阻的上升，或者，此影響較少，但Si等其他元素進入Cu粒子內時，則會使配線電阻上升。如圖4所示，當未達300℃中形成覆蓋膜270時，未觀察到覆蓋膜形成所引起的配線電阻的上升。亦即，Si並未進入Cu粒子內。圖16B所示的Cu膜與阻障金屬的界面部的Si會經由Cu配線中的晶界而移動到Cu膜與阻障金屬的界面部，故不會影響配線電阻值。亦即，如圖16B所示，於Cu膜260中的與阻障金屬膜240的界面部，存在由作為阻障金屬膜240的Ti吸引的Si的積蓄區域(高濃度區域)，Si作為Ti的矽化物，以與Cu膜的中央部相比更高的濃度地存在於此積蓄區域。直至Si的積蓄區域被充滿為止，Si向Cu粒子內的擴散被抑制。另一方面，若使阻障金屬膜240為Ta，則於Cu膜與覆蓋膜的界面部觀察不到如圖16B所示的峰值。換言之，若使阻障金屬膜240為Ta，則進入Cu中的晶界的Si不會被Ta吸引。因此，將導致Si進入Cu粒子內從而引起配線電阻的上升。於實際的Cu配線中，阻障金屬膜240接觸存在於側面以及底面，因此於側面以及底面中的Cu膜260與阻障金屬膜240的界面附近存在此Si的積蓄區域，並成為與Cu膜260的中央部相比，Si濃度更高的區域。並且，與底面情況相同，於側面中，Si亦作為Ti的矽化物以與Cu膜的中央部相比更高的濃度存在於如此的積蓄區域。

可認為藉由使覆蓋膜的形成溫度未達300℃，而使Si難以自Cu的晶界侵入到粒子內，故Si經由粒子內而積蓄於Cu膜260與阻障金屬膜240的界面附近。

圖17A與圖17B是藉由二次離子質譜分析(SIMS分析)來檢測Cu中的Si量所得的另一結果。如圖17A所示，測定中所用的樣品與圖16A中所示的樣品相同。於圖16A與圖16B中，表示自背面(基板)側分析所得之結果，而於圖17A與圖17B中，表示自表面(覆蓋膜)側分析所得之結果。於圖17B中，橫軸以Cu最外表面為零，表示深度方向的距離。縱軸表示各位置上的Si濃度。並且，圖17B所示的各曲線溫度錶示覆蓋膜的形成溫度。關於覆蓋膜的形成方法，除了溫度以外均於同一條件下形成，自表面側供給至Cu的Si供給量為恆定的。而且，如上所述，作為阻障金屬膜240，使用Ti-rich TiN。於圖16B所示自背面進行分析時，為了降低最外表面的檢測靈敏度，而於圖17B中，著眼於最外表面再次進行分析。

而且，於圖17B中，於左側表示Cu膜在深度0nm～30nm區域中之結果的放大圖。可知如下情況：於最外表面至例如深度5nm左右為止的區域，對各溫度下的Si濃度進行比較，則於300℃下，最外表面的Si量最多。於350℃下，Si沿著Cu中的深度方向進行擴散，使得Cu中的Si量增加，故最外表面的Si量少於300℃時。而且，275℃的樣品以及300℃的樣品中，Si量直至深度15nm附近為止均為穩定(成為與Cu中相同的恆定值)，亦即相對於表面部的高濃度Si層的厚度小於等於15nm，若使覆蓋膜的形成溫度提高至350℃為止，則高濃度Si層的厚度將增厚至20nm左右。根據SIMS分析的特性，圖17B所示的高濃度Si層的厚度並非直接與覆蓋膜的厚度一致，但當覆蓋膜的形成溫度為350℃時，與275℃或300℃時相比，覆蓋膜的厚度將增加30%左右。而且，亦根據下述理由，較好的是高濃度Si層的厚度(亦即，覆蓋膜的厚度)薄，最外表面上Si量多。首先，若覆蓋膜較厚，則利於傳導的Cu膜厚將減少相當於覆蓋膜厚的程度，因此較好的是可使覆蓋膜較薄地形成於最外表面上。而且，根據EM壽命的觀點而言，Si濃度越高，利於形成銅或鈦等矽化物的Si量越多，故越能提高EM測試中的Cu原子輸送的抑制效果。

圖18是表示對與圖17A相同的樣品，基於根據X射線光電子光譜(X-ray photoelectron spectrum，XPS)分析所得之結果，計算Cu表面上的Si峰值量、亦即Cu表面部上的Si量所得之結果的圖。根據圖18，可知Cu表面的Si量於300℃左右具有峰值。該結果與圖17B所示之結果一致。

亦根據上述結果，可知較好的是將覆蓋膜270的形成溫度設定為未達300℃且接近300℃的溫度例如275℃左右。

於圖19A與圖19B中，表示實施形態1中的形成有覆蓋膜的Cu膜剖面上的Ti與Si的擴散狀態之一例的概念圖。將高溫下求得的擴散係數外插到後段(Back End Of Line，BEOL)製程中所用的450℃附近以下的溫度區域進行研究的結果，Cu中的Si的擴散係數快於Ti。因此，若實施覆蓋製程，則雖然於Cu表面上存在大量Si，但Si將沿Cu配線內部方向進行擴散。如先前方法般，當於大於等於300℃中形成覆蓋膜270時，如圖19A所示，形成擴散能量增大的覆蓋膜270時的剩餘的Si26不僅經由晶界擴散，而且Si亦自Cu膜260表面進入到結晶內(粒子內)。其結果，導致配線電阻上升。而且，由於電鍍後的Cu膜退火或者覆蓋成膜的熱步驟，亦產生Ti24的擴散，從而促進與Si26的反應，導致電阻上升。因此，首先必需抑制Si26擴散到Cu粒子內，以形成不產生電阻上升程度的分佈的方式，於Cu配線表面附近預先形成Si的高濃度區域。如實施形態1所示，當於未達300℃中形成覆蓋膜270時，如圖19B所示，使Si不令電阻上升的擴散分佈形成於Cu配線表面，藉此，藉由Cu晶界上的Ti24而在Cu表面上捕獲大量的Si26，從而於Cu原子輸送快的Cu配線表面上實現Ti的分散‧穩定化，亦同時實現剩餘Si的穩定化。其結果，亦可實現多層配線形成步驟中的電阻穩定化，使得EM亦得以改善。而且，如圖19B所示，進入到Cu晶界中的Si26會被Cu底面或未圖示的Cu膜的側面中作為阻障金屬膜240的材料的Ti吸引，故可抑制其自Cu晶界進入到Cu粒子內。

如上所述，當於未達300℃中形成覆蓋膜270時，可抑制配線電阻上升的同時改善EM特性。

如上所述，藉由實施形態1的製造方法所製造的半導體裝置包括：含金屬膜，其於銅(Cu)配線內，包含至少1種或1種以上的矽化物形成能量小於銅矽化物形成能量的金屬；層間絕緣膜220，其形成於Cu配線的側面側；以及，覆蓋膜270(包含Cu與Si的化合物膜)，其於未達300℃中選擇性地形成於Cu配線上。

此處，可藉由於150℃～450℃下進行熱處理，而使Ti等的矽化物形成能量小於銅矽化物形成能量的金屬擴散到Cu膜中。於上述例中，藉由Cu電鍍後的退火處理或者形成覆蓋膜270時的加熱來使Ti擴散，但並不限於此。

而且，Si與Ti的矽化反應(silicide reaction)並不限定於覆蓋膜270形成時的反應。亦可為隨後的熱處理下的反應。藉此，亦可於覆蓋膜270形成之後，進行熱處理。

於本實施例中，作為矽化物形成能量小於銅矽化物形成能量的金屬，主要對Ti進行了敍述，但Co、Ni、Mn、Mo、Hf亦可作為上述金屬。如此金屬選擇於BEOL步驟中小於等於約450℃的溫度區域內擴散到Cu膜中，且於此溫度區域中形成矽化反應的初始層者。而且，一般而言，與矽化物的穩定化合物層的形成溫度相比約為200℃～250℃以下，但小於等於約450℃的溫度區域範圍內即可，作為該指標，選擇矽化物的穩定化合物的形成溫度小於等於600℃的金屬。

而且，本實施例的本質在於：於覆蓋膜形成溫度未達300℃的溫度中形成覆蓋膜，較理想的是於約250℃至280℃附近形成覆蓋膜。藉由於此溫度下進行成膜，而於Cu配線表面上形成均一的Si，並最小限度地抑制Si對配線內的擴散。實現此Si的形成區域．擴散的過程中，與CuSix形成反應相比，將形成更穩定的化合物，並使令Si穩定化且可提高Cu配線上的與防擴散層的密著性的元素，自阻障金屬或Cu晶種膜中擴散．分佈。藉此，與僅使該些元素擴散到Cu配線中相比，可更有效率地使該些元素分散至Cu配線與防擴散層的界面上。

另外，於第1實施例中，因矽化物形成能量小於銅矽化物形成能量的金屬可有效達成目的，而對此元素進行了特別說明，但作為其他較理想的實施樣態，例如與Si形成共晶(eutectic crystal)的元素等亦可發揮效果。其原因在於：該些元素亦具有於Si中擴散析出的性質。例如，作為配線材料，可列舉普遍性的Al、Ag、Au等。

實施形態2

於實施形態1中，作為用以使Si分佈達到所期望分佈的方法，對於未達300℃的溫度中形成覆蓋膜270的情況進行了說明，但並不限定於此。於實施形態2中，將就以大於等於300℃的溫度形成覆蓋膜270時，可抑制配線電阻的上升的同時改善EM特性的半導體裝置以及其製造方法進行說明。

圖20是表示實施形態2中的半導體裝置的製造方法的主要部分的流程圖。於圖20中，實施形態2中的半導體裝置的製造方法，除了在研磨步驟(S114)與覆蓋膜形成步驟(S120)之間追加Si擴散阻障物形成步驟(S118)以外，其餘均與圖1相同。自蝕刻終止膜形成步驟(S102)至研磨步驟(S114)為止的各步驟的內容均與實施形態1相同。另外，與實施形態1相同，有無蝕刻終止膜形成步驟(S102)均可。

作為Si擴散阻障物形成步驟(S118)是於Cu膜260的表面的至少一部分形成Si擴散阻障物，此Si擴散阻障物為與上述Ti等的矽化物形成能量小於銅矽化物形成能量的金屬不同的材料，用以防止Si擴散到膜260內。

圖21A與圖21B以及圖22A與圖22B是表示實施形態2中的Cu膜剖面上的Ti與不同於Ti的Si擴散阻障物的分佈狀態之一例的概念圖。圖21A與圖21B是使用氧(O)作為Si擴散阻障物28的材料時Cu膜剖面上的概念圖，圖21A是在Si原子供給之前，供給作為Si擴散阻障物28的材料的氧(O)之後的概念圖，圖21B是於圖21A之後，供給Si原子時的概念圖。

圖22A與圖22B是使用碳(C)作為Si擴散阻障物29的材料時Cu膜剖面上的概念圖，圖22A是在Si原子供給之前，供給作為Si擴散阻障物29的材料的碳(C)之後的概念圖，圖22B是在圖22A之後，供給Si原子時的概念圖。BM膜240的Ti24相對較多地集中於Cu膜260的上部的晶粒界面22上，此方面與實施形態1相同。此處，於Cu膜260的表面上形成Si擴散阻障物28(圖21A與圖21B)以及Si擴散阻障物29(圖22A與圖22B)。Si擴散阻障物28以及Si擴散阻障物29至少形成於Cu膜260的表面或者表面下方附近的晶粒界面22上即可。作為Si擴散阻障物28的材料，較好的是氧(O)，而且，作為Si擴散阻障物29的材料，較好的是碳(C)。

如圖21A與圖21B所示，當使用O作為Si擴散阻障物28的材料時，如下所述可形成Si擴散阻障物28。於實施形態1中，在形成覆蓋膜270時，首先，將Cu膜260上的含C保護膜或氧化物(例如，自然氧化膜)進行熱分解以及還原去除，而於實施形態2中，如圖21A所示，可藉由例如取消如此的還原處理，或者在不完全的狀態下結束還原處理，使O(例如，自然氧化膜的O)殘留，而於Cu膜260的表面或者表面下方附近的至少一部分中將O形成為Si擴散阻障物28。或者，可藉由使Cu膜260上的含C保護膜或氧化物於還原之後，曝露於含O氣體中，而在Cu膜260表面的至少一部分中將O形成為Si擴散阻障物28，然後再形成覆蓋膜270。或者，可藉由使O混合於形成覆蓋膜270的氣體中，來將O形成為Si擴散阻障物28。

並且，如圖21B所示，於形成Si擴散阻障物28之後或同時，實施覆蓋膜形成步驟(S120)。

於實施形態2中，因於表面附近的晶粒界面上所存在的Ti24的上部，進而存在由O形成之Si擴散阻障物28，故Si26更難以進入Cu膜260內。因此，即便以大於等於300℃實施覆蓋膜形成步驟，亦可形成最佳的Si分佈，並可使Ti分佈於此Si區域內。

如圖22A與圖22B所示，當使用C作為Si擴散阻障物29的材料時，如下所述可形成Si擴散阻障物29。於實施形態1中，在形成覆蓋膜270時，首先，對Cu膜260上的含C保護膜或氧化物進行熱分解以及還原，而於實施形態2中，可藉由例如取消如此的熱分解以及還原處理，或者在不完全的狀態下結束熱分解處理使C殘留，而於Cu膜260的表面或者表面下方附近的至少一部分，將C形成為Si擴散阻障物29。或者，可藉由使C混合於如此的還原處理用的氣體中，而將C形成為Si擴散阻障物29。例如，使例如乙烯(C₂ H₄ )等含烴基氣體混合供給至具有還原性的NH₃ 氣或H₂ 中。藉此，於Cu膜260表面上，一方面進行含C保護膜的熱分解以及氧化物去除，一面吸附烴基，使得形成覆蓋膜270時，Si更難以進入Cu膜260內。而且，作為含有上述烴基的氣體，亦可混合含Si氣體後進行供給。例如，將SiH₃ CH₃ 氣體、H₂ (CH₃ )₂ 氣體、或SiH(CH₃ )₃ 氣體進行混合。藉此，使Cu膜260的表面上吸附有所謂Si-CH₃ 鍵的大分子量分子，使得形成覆蓋膜270時，Si更難以進入Cu膜260內。或者，亦可藉由使C混合於用於形成覆蓋膜270的氣體中，而將C形成為Si擴散阻障物29。例如，混合SiH₃ CH₃ 氣體、SiH₂ (CH₃ )₂ 氣體、或SiH(CH₃ )₃ 氣體。藉此，同樣地，使Cu膜260的表面上吸附所謂Si-CH₃ 鍵的大分子量分子，使得Si更難以進入Cu膜260內。

並且，於形成如此的Si擴散阻障物28或Si擴散阻障物29的至少一個之後或者同時，實施覆蓋膜形成步驟(S120)。於前者的情況下，覆蓋膜270的形成方法與實施形態1相同，而後者同時進行的情況下，含甲基Si氣體的一部分亦因熱分解而能夠形成銅矽化物，故可代替SiH₄ 氣體，而使用含甲基Si氣體，或者亦可混合SiH₄ 氣體與含甲基Si氣體。

如上所述，藉由實施形態2的製造方法所製造的半導體裝置包括：Cu配線；含金屬體，其形成於Cu配線的晶粒界面上，且矽化物形成能量小於銅矽化物形成能量；Si擴散阻障物，其形成於Cu配線表面的至少一部分上，且與上述含金屬膜為不同材料，用以防止Si對Cu配線內擴散；層間絕緣膜220，其形成於Cu配線的側面側；以及覆蓋膜270(含有Cu與Si的化合物膜)，其選擇性地形成於Cu配線上。

如圖22B所示，於形成Si擴散阻障物29之後或者同時，實施覆蓋膜形成步驟(S120)。於實施形態2中，因於表面附近的晶粒界面上所存在的Ti24的上部，進而存在由C形成的Si擴散阻障物29，故Si26更難以進入Cu膜 260內。因此，即便以大於等於300℃進行覆蓋膜形成步驟，亦可形成最佳的Si分佈，從而可使Ti分佈於該Si區域。

另外，作為Si擴散阻障物的構成材料，於圖21A與圖21B中僅示意性地表示氧，而於圖22A與圖22B中僅示意性地表示碳，但作為Si擴散阻障物的構成材料，亦可包含氧與碳。

圖23是表示實施形態2中的覆蓋膜的形成溫度與配線電阻上升率的關係的圖表。於實施形態2中，因由O形成的Si擴散阻障物28或者由C形成的Si擴散阻障物29(或者，Si擴散阻障物28以及Si擴散阻障物29)存在於Cu膜260的表面的晶粒界面上，故即便高於實施形態1中的形成溫度，亦可抑制Si的進入。於圖23中，表示即便於350℃下形成覆蓋膜，亦不會使配線電阻上升。

表3是對實施形態2中的EM壽命進行比較。所用的阻障金屬膜240為上述Ti-rich TiN，且對氧的Si擴散阻障物28上形成覆蓋膜270的情況、與利用公知方法形成覆蓋膜的情況下的EM壽命進行比較。

如表3所示，若於Si擴散阻障物28上形成覆蓋膜270，則與不存在Si擴散阻障物的情況相比，觀察不到EM的劣化。若CMP後的還原處理不充分，亦即於CMP後的Cu表面上殘留有氧，則會導致EM壽命劣化，但如表3所示，於CMP後的Cu表面上存在由氧形成的Si擴散阻障物28，故若形成覆蓋膜270，則可以較高地保持EM壽命。

藉此，綜合考慮圖23所示的配線電阻上升率與表3所示的EM壽命，則如下所述。若於CMP後的Cu表面上形成Si擴散阻障物28之後形成覆蓋膜270，則可抑制覆蓋膜形成所引起的配線電阻上升，同時保持EM改善效果。

其次，就Ti-rich TiN-BM的情況下，即便存在由氧形成的Si擴散阻障物28，亦可保持EM壽命的機制(mechanism)進行說明。

圖24A至圖24D是於Cu表面上未形成Si擴散阻障物，並以350℃形成覆蓋膜時的Cu膜剖面照片。圖24A～圖24B表示STEM照片。圖24C表示與圖24A相應的HAADF-STEM照片，於圖24D中，表示與圖24B相應的HAADF-STEM照片。

圖25A與圖25B是表示對圖24A至圖24D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。於圖25A中，以柱狀圖並列表示圖24A與圖24B的圖中所示的分析點上的Ti量。於圖25B中，將配線中的區域分為Cu膜表面粒上、Cu膜表面的晶粒界面、Cu膜內部的晶粒界面以及Cu膜內部的結晶粒內4個區域，並將各區域的分析點上的Ti量綜合繪製盒狀圖(Box plot)。此處，因於Cu配線與阻障金屬的界面上可能存在如圖16A與圖16B所示的Si積蓄層，故Cu中最下部的點63與點72自圖25A、圖25B中的Cu配線中的晶界點中排除。根據圖25A與圖25B，若於高溫(350℃)下形成覆蓋膜，則於Cu膜表面的晶界上存在大量檢測到Ti的點與Ti幾乎未被檢測到的點，故認為Ti產生偏析。Cu膜表面晶界上的Ti的偏析，雖然與圖12A與圖12B中所示的不存在覆蓋膜的情況相比並非如此明顯，但與圖14A與圖14B所示的低溫(275℃)下形成覆蓋膜的情況相比，則更為明顯。

藉此，如實施形態1所示，因Cu膜表面上Ti產生偏析，故存在即便形成覆蓋膜亦無法充分獲得EM壽命改善效果的可能性。

圖26A至圖26D是於Cu表面上形成氧的Si擴散阻障物之後形成覆蓋膜時的Cu膜剖面照片。此處的覆蓋膜是於350℃下形成。圖26A～圖26B表示STEM照片。圖26C表示與圖26A相應的HAADF-STEM照片，圖26D表示與圖26B相應的HAADF-STEM照片。

圖27A與圖27B是表示對圖26A至圖26D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。於圖27A中，以柱狀圖並列表示圖26A與圖26B的圖中所示的分析點上的Ti量。於圖27B中，將配線中的區域分為Cu膜表面粒上、Cu膜表面的晶粒界面、Cu膜內部的晶粒界面以及Cu膜內部的結晶粒內4個區域，並將各區域的分析點上的Ti量綜合繪製Box。此處，因於Cu配線與阻障金屬的界面上可能存在圖16A與圖16B中所示的Si積蓄層，故Cu中最下部的點17、點25以及點34自圖27A、圖27B中的Cu配線中的晶界點中排除。根據圖27A與圖27B，可知Ti大致均一地分佈於Cu膜表面的晶界上，Cu膜表面晶界部中的Ti檢測量不均亦較小。此情況表示與圖14A與圖14B所示在低溫(275℃)下形成覆蓋膜的情況大致相同的傾向，故可期待與亦不包含Si擴散阻障物的情況相比更高的EM壽命改善效果。

接著，於圖28中，對圖24A至圖24D以及圖26A至圖26D中所示的Cu膜表面上形成有覆蓋膜的樣品，將Cu配線中晶界部的Si檢測量分為配線底部的晶界(圖24A至圖24D的點63與點72，圖26A至圖26D的點17、點25以及點34)與配線中的晶界，進行Box繪製。根據圖28所示的圖表，可知如下情況：Cu配線中的晶界上的Si量不論有無Si擴散阻障物，均為檢測極限程度，而Cu配線底部的晶界上不存在Si擴散阻障物時的Si檢測量較多，因具有Si擴散阻障物，而使積蓄於配線底部的Si量減少，亦即Cu配線中擴散的Si量減少。根據此結果，即便具有Si擴散阻障物，配線底部的Si量亦不會減少到檢測極限程度為止，但如圖23所示，未能觀察到覆蓋膜形成所引起的配線電阻上升。

亦即，當包含Si擴散阻障物時，於形成覆蓋膜時供給至Cu膜表面上的Si，原本便因Si擴散阻障物而被抑制進入Cu晶界。因此，不會擴散到Cu粒內引起電阻上升。進而，認為避開Si擴散阻障物而進入Cu晶界的Si會經由晶界而積蓄於配線底部。根據上述情況，可認為如圖21A與圖21B、圖22A與圖22B中概念性所示，當包含Si擴散阻障物時，剩餘的Si被Cu膜表面遮斷或者作為Ti等的矽化物而積蓄於配線底部，故不會擴散到Cu粒子內，從而不會使配線電阻上升。

進而，於實施形態2中，作為BM膜240的材料，除了Ti、Ni、Co、Mo、Hf以及Mn以外，還可使用Ta或鋯(Zr)、W、以及該些金屬的氮化物。即便選擇如富金屬(metal rich)的組成般容易使金屬元素擴散的組成，各氮化物亦較為有效。可藉由使O的Si擴散阻障物28或C的Si擴散阻障物29(或者，Si擴散阻障物28以及Si擴散阻障物29)形成於Cu膜260表面的晶粒界面上，而於大於等於300℃之中形成覆蓋膜，故即便使用Ta或Zr，亦可一面抑制Si進入，一面改善EM特性。換言之，可抑制配線電阻的上升的同時改善EM特性。

而且，第1實施例中亦有敍述，不僅可選擇能夠形成矽化物的金屬，而且作為其他較理想的形態，亦可選擇與能夠擴散到Si分佈區域的Si形成共晶的金屬、例如Al、Ag、Au。第2實施例的特徵在於：形成擴散阻障物，以形成較理想的Si分佈。

以上，參照具體例，對實施形態進行了說明。然而，本發明並不限定於該些具體例。

圖29A表示於350℃下進行覆蓋膜形成步驟時Cu配線覆蓋率為85%的Cu配線中配線電阻的上升率的配線寬度依存性，圖29B表示於350℃下進行覆蓋膜形成步驟時Cu配線覆蓋率為50%的Cu配線中配線電阻的上升率的配線寬度依存性。所用之阻障金屬為Ta、Ti、Ti-rich TiN之3種。Ti-rich TiN存在各種形成方法，但圖29A與圖29B所示的製程是於形成Ti之後，對同一腔室內以50sccm至200sccm的流量導入N₂ 氣體，並於Ti膜表面上形成Ti-rich-TiN。可知於Ti系材料中，寬度在小於等於約0.1μm附近時，與使用Ta阻障金屬相比，更能抑制電阻上升率。而且，當使用Ti-rich TiN膜時，直至寬度為小於等於約1μm附近為止，電阻上升率均可極其減少。而且，可知即便大於等於1μm的較粗寬度，與Ta的電阻上升率相比，亦更能降低電阻。

如上所述，可知即便將矽化物形成能量小於銅矽化物形成能量的金屬用於阻障金屬，亦將進而因該所用之結構，而存在即便不使用小於等於300℃的CuSiNx或者CuSix的覆蓋膜形成步驟中的Si形成步驟，亦更為有效的方法。但是，因特定的配線寬度、覆蓋率受到限制，故勿庸置疑，本發明的未達300℃的覆蓋膜形成步驟對於不依靠配線寬度來抑制電阻上升，更為有效。

而且，關於層間絕緣膜的膜厚或開口部的尺寸、形狀、數量等，亦可適當選擇使用半導體積體電路或各種半導體元件中所需要者。

此外，具備本發明的要素且業者可適當進行設計變更的所有半導體裝置以及半導體裝置的製造方法均包含於本發明的範圍內。

而且，為了簡便說明，省略了半導體產業中通常利用的方法，例如光微影(photolithography)製程、處理前後的清潔(cleaning)等，但勿庸置疑亦可包含該些方法。例如，亦可於覆蓋膜270與形成於如此的覆蓋膜270的上層的low-k膜等的層間絕緣膜之間，形成SiN、SiC、SiCN膜等形成的蝕刻終止膜。於實施形態中，作為配線材料，以Cu膜為例進行了說明，但除了Cu單體以外，亦可使用Cu合金、以Cu為主構成元素的金屬膜。

熟習此項技術者將易想到另外優勢及改質體。因此，本發明在其更廣闊之態樣中並不限於本文所示及描述之特定細節及代表性實施例。為此，可進行各種修改而不偏離藉由隨附申請專利範圍及其等效體所界定之普遍發明概念的精神或範疇。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20‧‧‧Cu膜

12、22‧‧‧晶粒界面

14、24‧‧‧Ti

26‧‧‧Si

28、29‧‧‧Si擴散阻障物

150‧‧‧開口部

200‧‧‧基板

210‧‧‧蝕刻終止膜

220‧‧‧層間絕緣膜

240‧‧‧阻障金屬(BM)膜

250‧‧‧晶種膜

260‧‧‧Cu膜

270‧‧‧覆蓋膜

S102~S120‧‧‧步驟

圖1是表示實施形態1中的半導體裝置的製造方法的主要部分的流程圖。

圖2A至圖3D是表示對應著圖1的流程圖而實施的步驟的步驟剖面圖。

圖4是表示實施形態1中的覆蓋膜的形成溫度與配線電阻上升率的關係的圖表。

圖5A與圖5B是表示實施形態1中的Cu膜表面上的Ti的擴散狀態之一例的概念圖。

圖6A至圖6F是表示未形成覆蓋膜時Cu膜表面上的Ti的擴散狀態之一例的照片。

圖7A與圖7B是表示對圖6A至圖6F中所示的Cu膜表面上的Si量與Ti量進行分析所得之結果的圖表。

圖8A至圖8D是表示形成有覆蓋膜時Cu膜表面上的Ti的擴散狀態之一例的照片。

圖9A與圖9B是表示對圖8中所示的Cu膜表面上的Si量與Ti量進行分析所得之結果的圖表。

圖10A與圖10B是表示實施形態1中的Cu膜剖面上的Ti的擴散狀態之一例的概念圖。

圖11A至圖11D是表示未形成覆蓋膜時Cu膜剖面上的Ti的擴散狀態之一例的照片。

圖12A與圖12B是表示對圖11A至圖11D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。

圖13A至圖13D是表示形成有覆蓋膜時Cu膜剖面上的Ti的擴散狀態之一例的照片。

圖14A與圖14B是表示對圖13A至圖13D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。

圖15是表示對實施形態1中的形成有覆蓋膜的Cu膜剖面上的Ti量與Si量進行分析所得之結果的圖表。

圖16A至圖17B是表示藉由二次離子質譜分析(SIMS 分析)來對Cu中的Si量進行檢測所得之結果的圖。

圖18是表示對於與圖17A相同的樣品，基於由XPS分析所得之結果而對Cu表面上的Si峰值量、亦即Cu表面部上的Si量加以計算所得之結果的圖。

圖19A與圖19B是表示實施形態1中的形成有覆蓋膜的Cu膜剖面上的Ti與Si的擴散狀態之一例的概念圖。

圖20是表示實施形態2中的半導體裝置的製造方法的主要部分的流程圖。

圖21A至圖22B是表示實施形態2中的Cu膜剖面上的Ti與不同於Ti的Si擴散阻障物的分佈狀態之一例的概念圖。

圖23是表示實施形態2中的覆蓋膜的形成溫度與配線電阻上升率的關係的圖表。

圖24A至圖24D是Cu表面上未形成Si擴散阻障物而於350℃下形成覆蓋膜時的Cu膜剖面照片。

圖25A與圖25B是表示對圖24A至圖24D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。

圖26A至圖26D是於Cu表面上形成氧的Si擴散阻障物之後形成覆蓋膜時的Cu膜剖面照片。

圖27A與圖27B是表示對圖26A至圖26D中所示的Cu膜剖面上的Ti量進行分析所得之結果的圖表。

圖28是對於圖24A至圖24D以及圖26A至圖26D中所示的Cu膜表面上形成有覆蓋膜的樣品，分為配線底部的晶界與配線中的晶界將Cu配線中晶界部的Si檢測量進行Box繪製所得的圖表。

圖29A與圖29B是表示於350℃下實施覆蓋膜形成步驟時的配線寬度與配線電阻上升率的關係的圖。

S102～S120．．．步驟

Claims

一種半導體裝置的製造方法，其特徵在於：於基體上形成絕緣膜；於上述絕緣膜形成開口部；於上述開口部內，形成包含矽化物形成能量小於銅矽化物形成能量之金屬的第1膜；將包含銅(Cu)的導電性第2膜進行退火處理而填充於形成有包含上述金屬的第1膜的上述開口部內；以及於上述第2膜上，於基板溫度未達300℃的氣體環境下，選擇性地形成包含Cu與Si的化合物膜。
如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述矽化物形成能量小於銅矽化物形成能量的金屬使用鈦(Ti)、鎳(Ni)、鈷(Co)、鉬(Mo)、錳(Mn)、鉿(Hf)中的至少1種。
如申請專利範圍第1項所述的半導體裝置的製造方法，其中於小於等於275℃的溫度下形成上述包含Cu與Si的化合物膜。
如申請專利範圍第1項所述的半導體裝置的製造方法，其中於大於等於250℃且小於等於275℃的溫度下形成上述包含Cu與Si的化合物膜。
如申請專利範圍第2項所述的半導體裝置的製造方法，其中上述第1膜是上述金屬的合金膜。
如申請專利範圍第5項所述的半導體裝置的製造方法，其中上述合金膜之材料選自TiTax、TiRux、TiCox、及TaCox中的至少1種。
如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1膜用於防止上述Cu的擴散。
如申請專利範圍第1項所述的半導體裝置的製造方法，其中於形成上述第2膜之後，對自上述開口部突出的第2膜的突出部分進行研磨去除，其後形成上述化合物膜。
一種半導體裝置的製造方法，其特徵在於：於基體上形成絕緣膜；於上述絕緣膜形成開口部；於上述開口部內，形成包含矽化物形成能量小於銅矽化物形成能量的金屬的第1膜；將包含銅(Cu)的導電性第2膜進行退火處理而填充於形成有包含上述金屬的第1膜的上述開口部內；於上述第2膜表面的至少一部分中，形成與上述第1膜為不同材料且防止Si擴散到上述第2膜內的Si擴散阻障物；以及於形成有上述Si擴散阻障物的狀態下，於上述第2膜上選擇性地形成包含Cu與Si的化合物膜。
如申請專利範圍第9項所述的半導體裝置的製造方法，其中作為上述Si擴散阻障物的材料使用氧(O)與碳(C)的至少1種。
如申請專利範圍第9項所述的半導體裝置的製造方法，其中於填充上述第2膜時，於上述第2膜表面上形成自然氧化膜，且作為上述Si擴散阻障物是使用上述自然氧化膜的氧。
如申請專利範圍第11項所述的半導體裝置的製造方法，其中於形成上述化合物膜時，於殘留有上述第2膜表面的自然氧化膜的至少一部分的狀態下形成上述化合物膜。
如申請專利範圍第9項所述的半導體裝置的製造方法，其中於形成上述Si擴散阻障物時，供給含氧氣體。
如申請專利範圍第9項所述的半導體裝置的製造方法，其中於填充上述第2膜時，於上述第2膜表面上形成包含碳的膜，且作為上述Si擴散阻障物，使用上述含碳膜之碳。
如申請專利範圍第14項所述的半導體裝置的製造方法，其中於形成上述化合物膜時，於殘留有上述第2膜表面的含碳膜的至少一部分的狀態下形成上述化合物膜。
如申請專利範圍第9項所述的半導體裝置的製造方法，其中於形成上述Si擴散阻障物時，供給含碳氣體。
一種半導體裝置，其特徵在於包括：配線，其含有銅(Cu)；含金屬體，其形成於上述配線的晶粒界面上，且含有矽化物形成能量小於銅矽化物形成能量的金屬；Si擴散阻障物，其形成於上述配線表面的至少一部分上，且與上述含金屬體中的金屬原子為不同的材料，防止 Si擴散到上述配線內；絕緣膜，其形成於上述配線的側面側；以及化合物膜，其選擇性地形成於上述配線上，且含有Cu與Si。
如申請專利範圍第17項所述的半導體裝置，其中至少於上述配線的底面側，包括與上述配線接觸而形成的阻障金屬膜，且與上述配線的中央部相比，上述配線中與上述阻障金屬膜的界面部高濃度存在Si原子濃度。
如申請專利範圍第17項所述的半導體裝置，其中作為上述Si擴散阻障物的材料，使用氧(O)與碳(C)的至少1種。
如申請專利範圍第17項所述的半導體裝置，其中上述矽化物形成能量小於銅矽化物形成能量的金屬使用鉭(Ta)、鈦(Ti)、鎳(Ni)、鈷(Co)、鉬(Mo)、錳(Mn)、鉿(Hf)中的至少1種。
一種半導體裝置，包括：配線，其含有銅；含金屬體，其形成於上述配線的晶粒界面上，且含有矽化物形成能量小於銅矽化物形成能量的金屬；絕緣膜，其形成於上述配線的側面側；化合物膜，其選擇性地形成於上述配線上，且含有Cu與Si；阻障金屬膜，其以至少於上述配線的底面側接觸而形成；以及矽化物，與上述配線的中央部相比，其以更高濃度地存在於上述配線與上述阻障金屬膜的界面部。
如申請專利範圍第21項所述的半導體裝置，其中上述化合物膜在低於300℃的溫度下形成。
如申請專利範圍第21項所述的半導體裝置，其中上述矽化物形成能量小於銅矽化物形成能量的金屬使用鈦、鎳、鈷、鉬、錳、鉿中的至少1種。
如申請專利範圍第21項所述的半導體裝置，其中上述化合物膜包含銅、矽、或氮。
如申請專利範圍第21項所述的半導體裝置，其中上述絕緣膜在其較低的部分包含底層膜，上述底層膜由使用氮化矽、碳氮化矽、碳化矽、碳氧化矽作為材料而形成。
.如申請專利範圍第25項所述的半導體裝置，其中上述底層膜與上述阻障金屬膜接觸。
如申請專利範圍第21項所述的半導體裝置，其中在上述配線的上表面上的上述矽化物濃度高於在上述配線的中央部的矽化物濃度。
如申請專利範圍第21項所述的半導體裝置，其中在上述配線與上述阻障金屬膜的界面部的上述配線的晶粒界面中的上述矽化物濃度高於在上述配線的中央部的晶粒界面中的矽化物濃度。
如申請專利範圍第21項所述的半導體裝置，其中上述阻障金屬膜所包含的金屬與上述含金屬體所包含的相同。
如申請專利範圍第21項所述的半導體裝置，其中上述配線由晶種膜形成，上述晶種膜所包含的金屬與上述含金屬體所包含的相同。
一種半導體裝置，包括：配線，其含有銅；含金屬體，其形成於上述配線的晶粒界面上，且含有矽化物形成能量小於銅矽化物形成能量的金屬；絕緣膜，其形成於上述配線的側面側；以及化合物膜，在低於300℃的溫度下選擇性地形成於上述配線上，且含有Cu與Si。
如申請專利範圍第31項所述的半導體裝置，其中上述矽化物形成能量小於銅矽化物形成能量的金屬使用鈦、鎳、鈷、鉬、錳、鉿中的至少1種。
如申請專利範圍第31項所述的半導體裝置，其中上述化合物膜包含銅、矽、或氮。
如申請專利範圍第31項所述的半導體裝置，其中上述絕緣膜在其較低的部分包含底層膜，上述底層膜由使用氮化矽、碳氮化矽、碳化矽、碳氧化矽作為材料而形成。
如申請專利範圍第34項所述的半導體裝置，其中上述底層膜與阻障金屬膜接觸。
如申請專利範圍第35項所述的半導體裝置，其中上述阻障金屬膜所包含的金屬與上述含金屬體所包含的相同。
如申請專利範圍第31項所述的半導體裝置，其中在上述配線的上表面上的矽化物濃度高於上述配線的中央部的矽化物濃度。
如申請專利範圍第31項所述的半導體裝置，其中在上述配線與上述阻障金屬膜的界面部的上述配線的晶粒界面中的矽化物濃度高於上述配線的中央部的晶粒界面中的矽化物濃度。
如申請專利範圍第21項所述的半導體裝置，其中上述配線由晶種膜形成，上述晶種膜所包含的金屬與上述含金屬體所包含的相同。