[go: up one dir, main page]

TWI433241B - 具有浮置體之鰭式場效電晶體的製造方法 - Google Patents

具有浮置體之鰭式場效電晶體的製造方法 Download PDF

Info

Publication number
TWI433241B
TWI433241B TW099120572A TW99120572A TWI433241B TW I433241 B TWI433241 B TW I433241B TW 099120572 A TW099120572 A TW 099120572A TW 99120572 A TW99120572 A TW 99120572A TW I433241 B TWI433241 B TW I433241B
Authority
TW
Taiwan
Prior art keywords
layer
trench isolation
shallow trench
field effect
effect transistor
Prior art date
Application number
TW099120572A
Other languages
English (en)
Other versions
TW201201281A (en
Inventor
瑞德 余
濤博 史
Original Assignee
華亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華亞科技股份有限公司 filed Critical 華亞科技股份有限公司
Priority to TW099120572A priority Critical patent/TWI433241B/zh
Priority to US12/837,819 priority patent/US8309427B2/en
Publication of TW201201281A publication Critical patent/TW201201281A/zh
Application granted granted Critical
Publication of TWI433241B publication Critical patent/TWI433241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W10/0143—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

具有浮置體之鰭式場效電晶體的製造方法
本發明係有關於一種具有浮置體之鰭式場效電晶體的製造方法，尤指一種可降低漏電流的鰭式場效電晶體的製造方法。
為了維持較佳的通道關閉特性及低漏電，控制存取動態記憶體(DRAM)中的電晶體變的十分複雜。而在目前的動態記憶體結構中，常見的內凹存取元件的特徵尺寸約在80奈米，且形成於通道底部之鞍部結構(saddle)約為50奈米，以增加有效的通道寬度。
但是，當尺寸減少至幾百個埃(Angstrom)的情況下，由於跨越通道的電場之消除效應，通道即會形成全空乏，且需提供額外的驅動電流；此外，更造成電子移動性(mobility)的降低。尤其，鰭式場效電晶體區域必須維持固定的電位勢以達到固定電位勢的通道控制，故雙閘極與基底的接觸部分依舊具有高電場，因而造成增加元件的閘極引發汲極漏電流(GIDL)及接面漏電流的問題。
本案發明人有鑑於上述習用的技術於實際施用時的缺失，且積累個人從事相關產業開發實務上多年之經驗，精心研究，終於提出一種設計合理且有效改善上述問題之結構。
本發明之主要目的，在於提供一種具有浮置體之鰭式場效電晶體的製造方法，其係利用移除接地閘後所製作出的開槽與空間，進而填入閘極氧化物以形成較佳的隔離(isolation)結構，故可阻絕記憶體胞側(cell side)至基底的漏電流路徑，故可降低漏電流。
為了達到上述目的，本發明係提供一種具有浮置體之鰭式場效電晶體的製造方法，包含以下步驟：
步驟一：提供一基底，該基底上成型有淺溝渠隔離結構與淺溝渠隔離氧化/氮化層，且複數個接地閘係成型於該淺溝渠隔離結構與該淺溝渠隔離氧化/氮化層中，而一複晶層係成型於該淺溝渠隔離結構與該淺溝渠隔離氧化/氮化層上並介於上述接地閘之間，其中每一該些接地閘係具有一氮化層、一金屬閘極及一內凹存取區域；
步驟二：進行一蝕刻步驟，以於該複晶層形成複數個開槽而裸露每一該些接地閘，且該複晶層於每一該些開槽的底部形成有凸塊；
步驟三：移除每一該些接地閘，以使該些開槽向下延伸，其中位於該淺溝渠隔離結構中之該些開槽之深度係介於該內凹存取區域的深度及該淺溝渠隔離結構的深度之間，而位於該淺溝渠隔離氧化/氮化層中之該些開槽之深度係同於該內凹存取區域的深度；
步驟四：成型間隙壁結構於該些開槽之側壁；
步驟五：將位於該淺溝渠隔離結構中之該些開槽的底部延伸至該基底中；
步驟六：進行一非等向性矽蝕刻(isotropic silicon etching)，以於該些開槽之底部形成隔離空間；以及步驟七：於該些開槽以及隔離空間中填滿閘極氧化物。
本發明具有以下有益的效果：本發明利用上述方法移除基底與位元線側之源極/汲極的交互作用，以降低日益增加的存取電晶體的問題，並提高資料的保存(data retention)。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
本發明提出一種具有浮置體(floating body)之鰭式場效電晶體(fin-FET)的製造方法，其係將浮置體設於儲存結點側，故可加強隔離的功效，藉以減少漏電流。
本發明之具有浮置體之鰭式場效電晶體的製造方法包括以下步驟：請參考第一圖，首先，提供一基底100，其為矽(Si)材料，該基底100上成型有淺溝渠隔離結構(STI)101A(如第一圖之(a)部分所示)與淺溝渠隔離氧化/氮化層(STI oxide/nitride)101B(如第一圖之(b)部分所示)，在此實施例中，基底100與淺溝渠隔離結構101A係為主要之矽材料(prime silicon)，而該淺溝渠隔離結構101A與淺溝渠隔離氧化/氮化層101B係位於該基底100的不同截面，且複數個接地閘(grounded gate)102係成型於該淺溝渠隔 離結構101A與該淺溝渠隔離氧化/氮化層101B中，而一複晶層103係成型於該淺溝渠隔離結構101A與該淺溝渠隔離氧化/氮化層101B上並介於上述接地閘102之間，其中每一接地閘102係具有一氮化層1021、一金屬閘極(metal gate)1022及一內凹存取區域(recessed access device(RAD)region)1023，例如，該金屬閘極1022可為一鎢材料層，而位於該淺溝渠隔離結構101A之接地閘102的內凹存取區域1023的底側更具有一鰭式場效電晶體區域(Fin-FET region)1024，位於該淺溝渠隔離氧化/氮化層101B之接地閘102的內凹存取區域1023則無上述結構；另外，在接地閘102之間分別具有字元線WL0、WL1、WL2、WL3、WL4。請注意，本發明之所有圖式中之(a)部分均顯示淺溝渠隔離結構101A中的製程示意圖，而圖式中之(b)部分則顯示淺溝渠隔離氧化/氮化層101B中的製程示意圖。
請參考第二圖至第五圖，下一步驟係為進行一蝕刻步驟，以於該複晶層103形成複數個開槽201而裸露每一接地閘102。具體的步驟如下：如第二圖所示，於該複晶層103依序成型有一氧化物硬罩幕層111與一罩幕層112，其中氧化物硬罩幕層111係以大於725℃的製程溫度所沈積而成，而該罩幕層112可利用旋鍍的方式製成，但不以上述為限；另外，該罩幕層112上更可設有一光罩113，且光罩113上設有預定圖樣。
接著，如第三圖與第四圖所示，將光罩113上之圖樣對應地成型於該氧化物硬罩幕層111與該罩幕層112。在此步驟中係具體利用蝕刻方法將光罩113上之圖樣轉製於該氧化物硬罩幕層111與該罩幕層112上(如第三圖)；再接著將罩幕層112去除，並進行清洗步驟(如第四圖)。
接著，如第五圖所示，依據轉製於該罩幕層112之圖樣進行複晶蝕刻，以於該複晶層103上形成該些開槽201。值得注意的是，此步驟係為一種錐狀蝕刻方法(tapered etch)，以使該複晶層103於每一該些開槽201的底部形成有凸塊1031。
請參考第六圖至第八圖，下一步驟係為移除每一該些接地閘102，以使該些開槽201向下延伸。具體的步驟如下：如第六圖所示，本步驟係先利用氮化物蝕刻方式移除每一接地閘102之該氮化層1021，且利用該複晶層103之凸塊1031而保留該氮化層1021的兩側壁；此一蝕刻步驟對矽材料及氧化物具有選擇性，且其蝕刻終點係位於鎢材料之金屬閘極1022。
接著，如第七圖所示，移除每一接地閘102之該金屬閘極1022。在具體實施例中，本步驟係利用一鎢材料之等向性蝕刻移除鎢材料之金屬閘極1022。
接著，如第八圖所示，移除每一接地閘102之該內凹存取區域1023。在具體實施例中，本步驟係利用矽材料之非等向性的聚合蝕刻(polymerizing etch)方法移除 內凹存取區域1023；值得注意的是，在此步驟中，在第八圖之(a)部分所示之淺溝渠隔離結構101A的蝕刻深度係不同於第八圖之(b)部分所示之淺溝渠隔離氧化/氮化層101B的蝕刻深度，其中位於該淺溝渠隔離結構101A中的開槽201之深度係介於該內凹存取區域1023(即鰭式場效電晶體區域1024)的深度與該淺溝渠隔離結構101A的深度之間，而位於該淺溝渠隔離氧化/氮化層101B中的開槽201之深度係實質上同於該內凹存取區域1023的深度。
另外，在上述聚合蝕刻步驟中，當蝕刻至鰭式場效電晶體區域1024的頂部時更可包括一貫穿氧化物(oxide punch)的步驟；另一方面，更可包括有去除聚合物的步驟。
因此，在上述步驟之後，開槽201的深度已延伸至該淺溝渠隔離結構101A與淺溝渠隔離氧化/氮化層101B之中，並將接地閘102加以移除。
請參考第九圖至第十圖，下一步驟係為成型間隙壁(spacer)結構121於該些開槽201之側壁。具體的步驟如下： 如第九圖所示，本步驟係先沈積一氮化物之間隙壁結構121於該些開槽201之側壁及底部，換言之，一個連續性的氮化物之間隙壁結構121係覆蓋於所有裸露的表面。
接著，如第十圖所示，以蝕刻方式移除位於該些開槽201之底部的該氮化物之間隙壁結構121。因此，該氮化物之間隙壁結構121則成型於該些開槽201之側壁，而裸露出該些開槽201底部之該淺溝渠隔離結構101A與淺溝渠隔離氧化/氮化層101B。
請參考第十一圖，下一步驟係為將位於該淺溝渠隔離結構101A中之該些開槽201的底部延伸至該基底100中。在具體實施例中，係利用非等向性的矽蝕刻方法將位於該淺溝渠隔離結構101A中之該些開槽201的底部延伸至該基底100。值得注意的是，由於蝕刻選擇性的關係，位於淺溝渠隔離氧化/氮化層101B之開槽201的底部位置並未因本步驟之蝕刻而向下移動。
請參考第十二圖，下一步驟係為進行一非等向性矽蝕刻，以於該些開槽201之底部形成隔離空間202。在具體實施例中，本步驟係利用矽的橫向蝕刻方法移除部分之該淺溝渠隔離結構101A與部分之該基底100(請注意，第十二圖(a)、(b)部分的基底100均被本蝕刻步驟所移除)，且該橫向蝕刻寬度係介於通道寬度(channel length)的30%至110%之間；另外，本具體實施之矽的橫向蝕刻方法係為一種濕蝕刻且其對氧化物與氮化物具有選擇性。因此，除了鰭式場效電晶體區域1024所形成的通道，記憶體胞接面(cell junction)並不與基底100相接觸。換言之，本步驟係移除記憶體胞側之源極/汲極(cell side S/D)下方的基底100，以減少基底100與位元線側之源極/汲極的交互作用。
請參考第十三圖，下一步驟係為於該些開槽201以及隔離空間202中填滿材料以形成閘極氧化物131。例如利用SOD或TEOS填滿開槽201以製作該閘極氧化物131，使其成型於上述蝕刻所形成的空間中直至鈍化表面，而本步驟的溫度需加以控制，以避免元件的偏移。
請參考第十四圖，在上述製程步驟之後，更包括一化學機械研磨(CMP)步驟，以進行後續的標準DRAM的製程。
根據本發明所提出之製造方法，其所完成之鰭式場效電晶體在儲存節點側具有浮置體，而本體(body)則連接(tied on)於位元線側，位元線側亦具有垂直內凹存取區域(RAD region)。
綜上所述，本發明具有下列諸項優點：
1、本發明之製造方法係利用非等向性矽蝕刻方法移除部分之基底，故可阻絕記憶體胞側(cell side)至基底的漏電流路徑，故可降低漏電流。
2、由於本發明之製造方法利用接地閘做為一種可廢棄的結構(disposable feature)，以移除該接地閘製作出適當的開槽與隔離結構，進而利用閘極氧化物形成較佳的隔離(isolation)特徵。
以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖示內容所為之等效技術變化，均包含於本發明之範圍內。
100．．．基底
101A．．．淺溝渠隔離結構
101B．．．淺溝渠隔離氧化/氮化層
102．．．接地閘
1021．．．氮化層
1022．．．金屬閘極
1023．．．內凹存取區域
1024．．．鰭式場效電晶體區域
103．．．複晶層
111．．．氧化物硬罩幕層
112．．．罩幕層
113．．．光罩
121．．．間隙壁結構
131．．．閘極氧化物
201．．．開槽
202．．．隔離空間
WL0、WL1、WL2、WL3、WL4．．．字元線
第一圖至第十四圖係為本發明之製造方法的流程示意圖。
100．．．基底
101A．．．淺溝渠隔離結構
101B．．．淺溝渠隔離氧化/氮化層
103．．．複晶層
111．．．氧化物硬罩幕層
121．．．間隙壁結構
131．．．閘極氧化物

Claims (10)

  1. 一種具有浮置體之鰭式場效電晶體的製造方法，包含以下步驟：提供一基底，該基底上成型有淺溝渠隔離結構與淺溝渠隔離氧化/氮化層，且複數個接地閘係成型於該淺溝渠隔離結構與該淺溝渠隔離氧化/氮化層中，而一複晶層係成型於該淺溝渠隔離結構與該淺溝渠隔離氧化/氮化層上並介於上述接地閘之間，其中每一該些接地閘係具有一氮化層、一金屬閘極及一內凹存取區域；進行一蝕刻步驟，以於該複晶層形成複數個開槽而裸露每一該些接地閘，且該複晶層於每一該些開槽的底部形成有凸塊；移除每一該些接地閘，以使該些開槽向下延伸，其中位於該淺溝渠隔離結構中之該些開槽之深度係介於該內凹存取區域的深度及該淺溝渠隔離結構的深度之間，而位於該淺溝渠隔離氧化/氮化層中之該些開槽之深度係同於該內凹存取區域的深度；成型間隙壁結構於該些開槽之側壁；將位於該淺溝渠隔離結構中之該些開槽的底部延伸至該基底中；進行一非等向性矽蝕刻，以於該些開槽之底部形成隔離空間；以及於該些開槽以及隔離空間中填滿閘極氧化物。
  2. 如申請專利範圍第1項所述之具有浮置體之鰭式場效電晶體的製造方法，其中在進行一蝕刻步驟，以於該複晶層形成複數個開槽而裸露每一該些接地閘中，係包括以下步驟：於該複晶層依序成型有一氧化物硬罩幕層與一罩幕層；以及將一光罩上之圖樣對應地成型於該氧化物硬罩幕層與該罩幕層；以及依據轉製於該罩幕層之圖樣蝕刻該複晶層，以形成該些開槽。
  3. 如申請專利範圍第2項所述之具有浮置體之鰭式場效電晶體的製造方法，其中於該複晶層依序成型有一氧化物硬罩幕層的步驟中，係利用大於725℃的製程溫度沈積該氧化物硬罩幕層。
  4. 如申請專利範圍第1項所述之具有浮置體之鰭式場效電晶體的製造方法，其中移除每一該些接地閘的步驟中，包括以下步驟：移除每一該些接地閘之該氮化層，且利用該複晶層之凸塊而保留該氮化層的兩側壁；移除每一該些接地閘之該金屬閘極；以及移除每一該些接地閘之該內凹存取區域。
  5. 如申請專利範圍第4項所述之具有浮置體之鰭式場效電晶體的製造方法，其中在移除每一該些接地閘之該氮化層的步驟中，係利用對於矽及氧化矽具有選擇性的蝕刻步驟移除每一該些接地閘之該氮化層。
  6. 如申請專利範圍第5項所述之具有浮置體之鰭式場效電晶體的製造方法，其中在移除每一該些接地閘之該內凹存取區域的步驟中，係利用非等向性之聚合蝕刻方法移除每一該些接地閘之該內凹存取區域。
  7. 如申請專利範圍第1項所述之具有浮置體之鰭式場效電晶體的製造方法，其中成型間隙壁結構於該些開槽之側壁的步驟中，係包括以下步驟：沈積一氮化物間隙壁結構於該些開槽之側壁及底部；以及以蝕刻方式移除位於該些開槽之底部的該氮化物間隙壁結構。
  8. 如申請專利範圍第1項所述之具有浮置體之鰭式場效電晶體的製造方法，其中將位於該淺溝渠隔離結構中之該些開槽的底部延伸至該基底的步驟中，係利用非等向性的矽蝕刻方法將位於該淺溝渠隔離結構中之該些開槽的底部延伸至該基底。
  9. 如申請專利範圍第1項所述之具有浮置體之鰭式場效電晶體的製造方法，其中進行一非等向性矽蝕刻的步驟中，係利用矽的橫向蝕刻方法移除部分之該淺溝渠隔離結構與部分之該基底，以形成隔離空間，且該橫向蝕刻寬度係介於通道寬度的30%至110%之間。
  10. 如申請專利範圍第1項所述之具有浮置體之鰭式場效電晶體的製造方法，更包括一於該些開槽以及隔離空間中填滿閘極氧化物的步驟之後的化學機械研磨步驟。
TW099120572A 2010-06-24 2010-06-24 具有浮置體之鰭式場效電晶體的製造方法 TWI433241B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099120572A TWI433241B (zh) 2010-06-24 2010-06-24 具有浮置體之鰭式場效電晶體的製造方法
US12/837,819 US8309427B2 (en) 2010-06-24 2010-07-16 Manufacturing method for FIN-FET having floating body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099120572A TWI433241B (zh) 2010-06-24 2010-06-24 具有浮置體之鰭式場效電晶體的製造方法

Publications (2)

Publication Number Publication Date
TW201201281A TW201201281A (en) 2012-01-01
TWI433241B true TWI433241B (zh) 2014-04-01

Family

ID=45352935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120572A TWI433241B (zh) 2010-06-24 2010-06-24 具有浮置體之鰭式場效電晶體的製造方法

Country Status (2)

Country Link
US (1) US8309427B2 (zh)
TW (1) TWI433241B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345952B (zh) 2011-12-22 2025-05-13 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法
US8946050B2 (en) * 2012-10-30 2015-02-03 Globalfoundries Inc. Double trench well formation in SRAM cells
US8501607B1 (en) * 2012-11-07 2013-08-06 Globalfoundries Inc. FinFET alignment structures using a double trench flow
KR102100743B1 (ko) 2013-06-28 2020-04-14 인텔 코포레이션 선택적 에피택셜 성장에 의한 vlsi 호환가능 핀 구조들 집적화 및 그 상에 디바이스들 제조
KR102259917B1 (ko) 2015-02-23 2021-06-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9685507B2 (en) * 2015-06-25 2017-06-20 International Business Machines Corporation FinFET devices
US10833087B2 (en) 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8008144B2 (en) * 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
TW200924069A (en) * 2007-11-26 2009-06-01 Nanya Technology Corp Method of forming FINFET device
KR101061321B1 (ko) * 2009-03-02 2011-08-31 주식회사 하이닉스반도체 융기된 랜딩 플러그 콘택을 갖는 새들 핀 트랜지스터 및 그형성 방법
US8497541B2 (en) * 2010-03-10 2013-07-30 Micron Technology, Inc. Memory having buried digit lines and methods of making the same

Also Published As

Publication number Publication date
US8309427B2 (en) 2012-11-13
TW201201281A (en) 2012-01-01
US20110318903A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
TWI433241B (zh) 具有浮置體之鰭式場效電晶體的製造方法
US9515022B2 (en) Semiconductor device with air gap and method for fabricating the same
US20140315371A1 (en) Methods of forming isolation regions for bulk finfet semiconductor devices
US10062581B2 (en) Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same
US9564434B2 (en) Semiconductor device with body spacer at the bottom of the fin and method for manufacturing the same
US20100066440A1 (en) Transistor with a passive gate and methods of fabricating the same
US20120135573A1 (en) Method for manufacturing vertical transistor having one side contact
US20170178972A1 (en) Method for fabricating semiconductor device
CN105390542A (zh) 具有旁路栅极的半导体器件及其制备方法
JP2008300816A (ja) 自己整合式ＦｉｎＦＥＴ装置の製作方法
JP2011254062A (ja) シングルゲートフィンｆｅｔ及びその製造方法
CN113707612B (zh) 存储器件及其形成方法
JP2009049403A (ja) 不揮発性メモリ素子及びその製造方法
TW201220475A (en) Memory device and method of fabricating the same
JP5159816B2 (ja) 半導体記憶装置
CN110729278A (zh) 对准标记的高度得以保持的半导体器件
CN110164970B (zh) 半导体装置及其制造方法
CN107492573A (zh) 运用选择性移除鳍部的半导体结构的形成
KR20110094476A (ko) 반도체 소자
US7833861B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
US20090014802A1 (en) Semiconductor device and method for manufacturing the same
US9685540B2 (en) Semiconductor device having a gate that is buried in an active region and a device isolation film
US20080303085A1 (en) Semiconductor device including active pattern with channel recess, and method of fabricating the same
US7553737B2 (en) Method for fabricating recessed-gate MOS transistor device
KR100618904B1 (ko) ＦｉｎＦＥＴ을 구비하는 반도체 소자 및 그 제조 방법