TWI432121B - 平衡多層基板應力之方法及多層基板結構 - Google Patents
平衡多層基板應力之方法及多層基板結構 Download PDFInfo
- Publication number
- TWI432121B TWI432121B TW097105644A TW97105644A TWI432121B TW I432121 B TWI432121 B TW I432121B TW 097105644 A TW097105644 A TW 097105644A TW 97105644 A TW97105644 A TW 97105644A TW I432121 B TWI432121 B TW I432121B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- layer
- area
- metal
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 98
- 238000000034 method Methods 0.000 title claims description 21
- 239000002184 metal Substances 0.000 claims description 215
- 238000000576 coating method Methods 0.000 description 5
- 230000009975 flexible effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 3
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
- B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
- B32B3/04—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by at least one layer folded at the edge, e.g. over another layer ; characterised by at least one layer enveloping or enclosing a material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種平衡多層基板應力之方法,尤指一種能平衡軟性多層基板因不同金屬層或介電層所佔面積及位置差異大而產生之應力,以避免多層基板翹曲之方法。
今多層基板有以塗佈之方式形成複數個介電層而介電層間則以各式微影技術分別形成對應之金屬層,前述介電層及前述金屬層交疊形成多層基板,用以實現具有厚度薄且材料簡化等優點之多層板基板,且此方式特別適用於製作軟性多層基板。由於以塗佈方式所形成之介電層係為濕膜,因此會有一乾燥此些介電層,使其硬化之製程步驟。每一金屬層因電路設計的緣故,而具有不同的面積,且於多層基板中的位置亦不盡相同,相對地,對應之各介電層之面積亦不同,當多層介電層及多層金屬層交疊形成後,再進行前述乾燥及硬化之製程步驟時,會因各介電層收縮比例不同(介電層材質相同,收縮率相同,但因其形狀、所佔面積、體積不同,相對彼此收縮之比例即不同)。是以多層基板各介電層及金屬層間將產生應力不平衡,導致多層基板發生翹曲。另一方面,即使介電層非以塗佈方式形成,各層金屬層面積、厚度甚至結構材料並不相同,也會造成應力不平衡,導致多層基板發生翹曲。
翹曲嚴重的多層基板將會影響後續系統組裝上的精度,甚至由於翹曲嚴重造成無法組裝。再者,就軟性多層基板之設計應用而言,可折曲的特性係為現今軟性基板產業發展之主要目的。因此,軟性多層基板製作成商品後,其部分特定區域,甚至整體可能經常被隨意折曲,如上述應力、發生翹曲問題解決,則更容易造成產品壽命短,無法有效商品化的瓶頸。
本發明之主要目的在於提供一種平衡多層基板應力之方法,能使多層基板平衡因不同金屬層或介電層所佔面積及位置差異大而產生之應力、避免翹曲。
為達成本發明之前述目的,本發明平衡多層基板應力之方法,係用於至少具有一第一金屬層及一第二金屬層之多層基板,第一金屬層之第一面積大於第二金屬層之第二面積,其特徵在於:第二金屬層所處之一位置層設置至少一冗餘金屬層,使冗餘金屬層之面積加上第二面積後相當於第一面積。冗餘金屬層及第二金屬層以平行第一金屬層及第二金屬層之中間面為準,對應於第一金屬層。再者,當第一金屬層與第二金屬層間更進一步包含至少一第三金屬層,仍能利用本發明之方法。並且,當位於本發明多層基板表面之第一表面介電層具有至少一開孔時,可於多層基板另一表面之第二表面介電層,對應開孔之位置設置一冗餘開孔。本發明藉由上述手段,以平衡多層基板於製程中或使用中,因不同金屬層或介電層所佔面積及位置差異大而產生之應力,亦即使多層基板不同金屬層或介電層所佔面積及位置相對地均質化,以避免翹曲。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,配合所附圖式,作詳細說明如下:
請參考第1圖,係繪示本發明平衡多層基板應力第一實施例之示意圖。於第1圖中顯示多層基板所具有之第一金屬層
102、對應之第一介電層122以及第二金屬層112與114、對應之第二介電層222。
前述之第一介電層122及第二介電層222係以塗佈之方式形成。當進行乾燥及硬化之製程步驟時,因介電層相對收縮比例不同,各介電層及金屬層間將產生應力不平衡,導致多層基板發生翹曲。再者,即使介電層非以塗佈方式形成,各層金屬層面積、厚度甚至結構材料並不相同,也會造成應力不平衡,導致多層基板發生翹曲。因此,利用本發明使不同金屬層或介電層所佔面積及位置相對均質化之概念,亦即如第1圖所示,由於第一金屬層102之第一面積,幾佔多層基板之大部份且大於第二金屬層112、114之第二面積。
是以,在第二金屬層112、114所處之位置層,以不影響電路的設計為前提,設置第二冗餘金屬層202、204、206,使第二冗餘金屬層之面積加上第二面積後與第一面積相當。並且,第二冗餘金屬層202、204、206及第二金屬層112、114以平行第一金屬層102及第二金屬層112、114之中間面為準,對應於第一金屬層102,即能平衡多層基板之應力,避免翹曲發生。
同樣地如第1圖中所示,多層基板所具有之第四金屬層102a、對應之第四介電層122a以及第五金屬層112a與114a、對應之第五介電層222a。第四金屬層102a位處第一金屬層102之外側,第五金屬層112a與114a位處第二金屬層112、114之外側。亦如前所述,在第五金屬層112a、114a所處之位置層,以不影響電路的設計為前提,設置第五冗餘金屬層202a、204a、206a,使第五冗餘金屬層之面積加上第五面積後與第四面積相當。並且,第五冗餘金屬層202a、204a、206a及第五金
屬層112a、114a以平行第四金屬層102a及第五金屬層112a、114a之中間面為準,對應於第四金屬層102a。
亦即本發明係就多層基板整體考量而言,無論位置相對應之兩兩金屬層是否相鄰,如使多層基板內部位置如前述第一金屬層102與第二金屬層112、114、第四金屬層102a與第五金屬層112a、114a般相對應之金屬層及介電層具有對稱性之結構,仍能平衡多層基板之應力,避免翹曲發生。再者,當第四金屬層102a位處第一金屬層102之內側,第五金屬層112a與114a位處第二金屬層112、114之內側的情形,亦可應用本發明以平衡多層基板之應力。
請參考第2圖,係繪示本發明平衡多層基板應力第二實施例之示意圖。於第2圖中顯示多層基板所具有之第一金屬層102、對應之第一介電層122以及第二金屬層112與114、對應之第二介電層222。
於此實施例中,第一金屬層102之圖形繁複但其所佔有之第一面積,仍相對大於第二金屬層112、114之第二面積,因此,本發明在第二金屬層112與114所處之位置層,以不影響電路的設計為前提,設置面積小而分布瑣碎之第二冗餘金屬層202、204、206,目的仍在使第二冗餘金屬層之面積加上第二面積後與第一面積相當。並且,第二冗餘金屬層202、204、206及第二金屬層112、114以平行第一金屬層102及第二金屬層112、114之中間面為準,對應於第一金屬層102,即能平衡多層基板之應力,避免翹曲發生。
請參考第3圖,係繪示本發明平衡多層基板應力第三實施例之示意圖。於第3圖中顯示該多層基板具有第一金屬層102、
對應之第一介電層122以及第二金屬層112與114、對應之第二介電層222。
並且,於第一金屬層102與第二金屬層112之間更包含第三金屬層302及對應之第三介電層322。所佔面積係小於第二金屬層112所佔之第二面積,當然亦小於第一金屬層102所佔之第一面積,當第三金屬層302與第三介電層322夾於其中時,可忽略其與第一金屬層102及第二金屬層112之差異,無論第三金屬層302之面積大小,直接考慮第一金屬層102及第二金屬層112之面積、位置差異即可。亦即如前述,就多層基板整體考量而言,使其內部具有對稱性之結構。
是以,本發明即可在第二金屬層112與114所處之位置層,以不影響電路的設計為前提,設置小面積之第二冗餘金屬層202、206與較大面積之第二冗餘金屬層204,目的仍在使第二冗餘金屬層之面積加上第二面積後與第一面積相當。並且,第二冗餘金屬層202、204、206及第二金屬層112、114以平行第一金屬層102及第二金屬層112、114之中間面為準,係對應於第一金屬層102,即能平衡多層基板之應力,避免翹曲發生。
請參考第4圖,係繪示本發明平衡多層基板應力第四實施例之示意圖。於第4圖中顯示該多層基板具有第一金屬層102、對應之第一介電層122以及第二金屬層112與114、對應之第二介電層222。
第一金屬層102所佔有之第一面積,相對大於第二金屬層112之第二面積,與前述實施例不同的是,本實施例係在第一金屬層102中設置第一冗餘空間402、404、406、408以及410,而使第一面積減去第一冗餘空間之面積後與第二面積相當,且
第一冗餘空間402、404、406、408以及410以外之金屬層102以平行第一金屬層102及第二金屬層112之中間面為準,與第二金屬層112對應,即能平衡多層基板之應力,避免翹曲發生。當然,於此實施例中,更能如前第一實施例所述,第一金屬層102與第二金屬層112之外側或內側更具有一第四介電層及一第五介電層,第四金屬層之第四面積大於第五金屬層之第五面積。以第四金屬層中設置第四冗餘空間之方式,使多層基板內部具有對稱性之結構,無論位置相對應之金屬層是否相鄰,仍能平衡多層基板之應力,避免翹曲發生。
請參考第5圖,係繪示本發明平衡多層基板應力第五實施例之示意圖。於第5圖中係顯示一多層基板於焊墊層500的位置,對具有之第一表面介電層522設置開孔502,以及位於多層基板另一表面之第二表面介電層524。利用本發明使不同金屬層或介電層所佔面積及位置相對均質化之概念,於第二表面介電層524對應開孔502之位置,設置一冗餘開孔602,即能平衡多層基板之應力,避免翹曲發生。同樣地,當前述開孔位於多層基板內部時,仍可利用本發明使不同金屬層或介電層所佔面積及位置相對均質化之概念,於對應開孔之位置,設置冗餘開孔,而能平衡多層基板之應力,避免翹曲發生。
總言之,於製作一多層基板時,能配合不同電路設計,單獨或組合運用前述第一實施例至第五實施例,使多層基板不同金屬層或介電層相對地均質化,即能平衡多層基板因不同層之材質差異而產生之應力,以避免翹曲發生。
雖然本發明已用較佳實施例揭示如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本
發明之精神和範圍內,當可作各種之變更和潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧第一金屬層
102a‧‧‧第四金屬層
112、114‧‧‧第二金屬層
112a、114a‧‧‧第五金屬層
122‧‧‧第一介電層
122a‧‧‧第四介電層
202、204、206‧‧‧第二冗餘金屬層
202a、204a、206a‧‧‧第五冗餘金屬層
222‧‧‧第二介電層
222a‧‧‧第五介電層
302‧‧‧第三金屬層
322‧‧‧第三介電層
402、404、406、408、410‧‧‧第一冗餘空間
500‧‧‧焊墊層
502‧‧‧開孔
522‧‧‧第一表面介電層
524‧‧‧第二表面介電層
602‧‧‧冗餘開孔
第1圖係繪示本發明平衡多層基板應力第一實施例之示意圖;第2圖係繪示本發明平衡多層基板應力第二實施例之示意圖;第3圖係繪示本發明平衡多層基板應力第三實施例之示意圖;第4圖係繪示本發明平衡多層基板應力第四實施例之示意圖;以及第5圖係繪示本發明平衡多層基板應力第五實施例之示意圖。
102...第一金屬層
102a...第四金屬層
112、114...第二金屬層
112a、114a...第五金屬層
122...第一介電層
122a...第四介電層
202、204、206...第二冗餘金屬層
202a、204a、206a...第五冗餘金屬層
222...第二介電層
222a...第五介電層
Claims (22)
- 一種平衡一多層基板應力之方法,該多層基板內部具有交疊形成的一第一金屬層、一第一介電層、一第二金屬層及一第二介電層,該第一介電層對應該第一金屬層而形成,該第二介電層對應該第二金屬層而形成,該第一金屬層之第一面積大於該第二金屬層之第二面積,其特徵在於:該第二金屬層所處之一位置層設置至少一冗餘金屬層,使該至少一冗餘金屬層之面積加上該第二面積後與該第一面積相當,其中該至少一冗餘金屬層及該第二金屬層以平行該第一金屬層及該第二金屬層之中間面為準,對應於該第一金屬層。
- 如申請專利範圍第1項所述之方法,其中該第一金屬層與該第二金屬層間更包含一第三金屬層。
- 如申請專利範圍第1項所述之方法,其中該多層基板更進一步包含一位於該多層基板表面之第一表面介電層,具有至少一開孔。
- 如申請專利範圍第3項所述之方法,其中該多層基板更進一步包含一位於該多層基板另一表面之第二表面介電層,於對應該至少一開孔之位置具有至少一冗餘開孔。
- 一種平衡一多層基板應力之方法,該多層基板內部具有交疊形成的一第一金屬層、一第一介電層、一第二金屬層及一第二介電層,該第一介電層對應該第一金屬層而形成,該第二介電層對應該第二金屬層而形成,該第一金屬層之第一面積大於該第二金屬層之第二面積,其特徵在於:該第一金屬層中設置至少一冗餘空間,使該第一面積減去該至少一冗餘空間之面積後與該第二面積相當,其中該第二金屬層以平行該第一金屬 層及該第二金屬層之中間面為準,對應於該至少一冗餘空間以外之該第一金屬層。
- 如申請專利範圍第5項所述之方法,其中該第一金屬層與該第二金屬層間更包含一第三金屬層。
- 如申請專利範圍第5項所述之方法,其中該多層基板更進一步包含一位於該多層基板表面之第一表面介電層,具有至少一開孔。
- 如申請專利範圍第7項所述之方法,其中該多層基板更進一步包含一位於該多層基板另一表面之第二表面介電層,於對應該至少一開孔之位置具有至少一冗餘開孔。
- 一種平衡一多層基板應力之方法,其中該多層基板具有一位於該多層基板一表面之第一表面介電層及一位於該多層基板另一表面之第二表面介電層,該第一表面介電層具有至少一開孔,其特徵在於:該第二表面介電層,對應於所述第一表面介電層之開孔的位置設置至少一冗餘開孔。
- 一種平衡一多層基板應力之方法,其中該多層基板具有一位於該多層基板中之第一介電層及一位於該多層基板中之第二介電層,該第一介電層具有至少一開孔,其特徵在於:該第二介電層,對應於所述第一介電層之開孔的位置設置至少一冗餘開孔。
- 一種多層基板結構,其內部具有交疊形成的一第一金屬層、一第一介電層、一第二金屬層及一第二介電層,該第一介電層對應該第一金屬層而形成,該第二介電層對應該第二金屬層而形成,該第一金屬層之第一面積大於該第二金屬層之第二面積,其特徵在於:該第二金屬層所處之一位置層設置至少一 第二冗餘金屬層,使該至少一第二冗餘金屬層之面積加上該第二面積後與該第一面積相當,其中該第二冗餘金屬層及該第二金屬層以平行該第一金屬層及該第二金屬層之中間面為準,對應於該第一金屬層。
- 如申請專利範圍第11項所述之多層基板結構,其中該第一金屬層與該第二金屬層間更包含一第三金屬層。
- 如申請專利範圍第11項所述之多層基板結構,該多層基板更進一步包含一第四金屬層及一第五金屬層,分別位於該第一金屬層與該第二金屬層相對之外側,該第四金屬層之第四面積大於該第五金屬層之第五面積,其特徵在於:該第五金屬層所處之一位置層設置至少一第五冗餘金屬層,使該至少一第五冗餘金屬層之面積加上該第五面積後與該第四面積相當。
- 如申請專利範圍第13項所述之多層基板結構,其中該至少一第五冗餘金屬層及該第五金屬層以平行該第四金屬層及該第五金屬層之中間面為準,對應於該第四金屬層。
- 如申請專利範圍第11項所述之多層基板結構,其中該多層基板更進一步包含一位於該多層基板表面之第一表面介電層,具有至少一開孔。
- 如申請專利範圍第15項所述之多層基板結構,其中該多層基板更進一步包含一位於該多層基板另一表面之第二表面介電層,於對應該至少一開孔之位置具有至少一冗餘開孔。
- 一種多層基板結構,其內部具有交疊形成的一第一金屬層、一第一介電層、一第二金屬層及一第二介電層,該第一介電層對應該第一金屬層而形成,該第二介電層對應該第二金屬層而形成,該第一金屬層之第一面積大於該第二金屬層之第二 面積,其特徵在於:該第一金屬層中設置至少一第一冗餘空間,使該第一面積減去該至少一第一冗餘空間之面積後與該第二面積相當,其中該第二金屬層以平行該第一金屬層及該第二金屬層之中間面為準,對應於該至少一第一冗餘空間以外之該第一金屬層。
- 如申請專利範圍第17項所述之多層基板結構,其中該第一金屬層與該第二金屬層間更包含一第三金屬層。
- 如申請專利範圍第17項所述之多層基板結構,該多層基板更進一步包含一第四金屬層及一第五金屬層,分別位於該第一金屬層與該第二金屬層相對之外側,該第四金屬層之第四面積大於該第五金屬層之第五面積,其特徵在於:該第四金屬層中設置至少一第四冗餘空間,使該第四面積減去該至少一第四冗餘空間之面積後與該第五面積相當。
- 如申請專利範圍第19項所述之多層基板結構,其中該第五金屬層以平行該第四金屬層及該第五金屬層之中間面為準,對應於該至少一第四冗餘空間以外之該第四金屬層。
- 如申請專利範圍第17項所述之多層基板結構,其中該多層基板更進一步包含一位於該多層基板表面之第一表面介電層,具有至少一開孔。
- 如申請專利範圍第21項所述之多層基板結構,其中該多層基板更進一步包含一位於該多層基板另一表面之第二表面介電層,於對應該至少一開孔之位置具有至少一冗餘開孔。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097105644A TWI432121B (zh) | 2008-02-18 | 2008-02-18 | 平衡多層基板應力之方法及多層基板結構 |
| US12/207,685 US20090208712A1 (en) | 2008-02-18 | 2008-09-10 | Method to decrease warpage of multi-layer substrate and structure thereof |
| US12/651,866 US20100104889A1 (en) | 2008-02-18 | 2010-01-04 | Method to decrease warpage of multi-layer substrate and structure thereof |
| US13/104,293 US20110212307A1 (en) | 2008-02-18 | 2011-05-10 | Method to decrease warpage of a multi-layer substrate and structure thereof |
| US13/106,376 US20110212257A1 (en) | 2008-02-18 | 2011-05-12 | Method to decrease warpage of a multi-layer substrate and structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097105644A TWI432121B (zh) | 2008-02-18 | 2008-02-18 | 平衡多層基板應力之方法及多層基板結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200938040A TW200938040A (en) | 2009-09-01 |
| TWI432121B true TWI432121B (zh) | 2014-03-21 |
Family
ID=40955375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097105644A TWI432121B (zh) | 2008-02-18 | 2008-02-18 | 平衡多層基板應力之方法及多層基板結構 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20090208712A1 (zh) |
| TW (1) | TWI432121B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110212307A1 (en) * | 2008-02-18 | 2011-09-01 | Princo Corp. | Method to decrease warpage of a multi-layer substrate and structure thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888630A (en) * | 1996-11-08 | 1999-03-30 | W. L. Gore & Associates, Inc. | Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly |
| EP1895587A3 (en) * | 1997-10-17 | 2013-04-03 | Ibiden Co., Ltd. | Semiconductor package substrate |
| ATE303712T1 (de) * | 1998-04-01 | 2005-09-15 | Mitsui Mining & Smelting Co | Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte |
| JP2001210744A (ja) * | 2000-01-25 | 2001-08-03 | Nec Corp | 回路基板 |
| US6507100B1 (en) * | 2000-06-28 | 2003-01-14 | Advanced Micro Devices, Inc. | Cu-balanced substrate |
| US6380633B1 (en) * | 2000-07-05 | 2002-04-30 | Siliconware Predision Industries Co., Ltd. | Pattern layout structure in substrate |
| TWI229574B (en) * | 2002-11-05 | 2005-03-11 | Siliconware Precision Industries Co Ltd | Warpage-preventing circuit board and method for fabricating the same |
| US7576013B2 (en) * | 2004-07-27 | 2009-08-18 | United Microelectronics Corp. | Method of relieving wafer stress |
-
2008
- 2008-02-18 TW TW097105644A patent/TWI432121B/zh active
- 2008-09-10 US US12/207,685 patent/US20090208712A1/en not_active Abandoned
-
2010
- 2010-01-04 US US12/651,866 patent/US20100104889A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW200938040A (en) | 2009-09-01 |
| US20100104889A1 (en) | 2010-04-29 |
| US20090208712A1 (en) | 2009-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7017321B2 (ja) | ディスプレイ装置 | |
| CN106338852B (zh) | 一种可挠式基板、显示面板及可挠式基板的制作方法 | |
| WO2021120325A1 (zh) | 显示面板及其制作方法 | |
| TWI556703B (zh) | 多層基板及其製造方法 | |
| WO2021031344A1 (zh) | 盖板及显示面板 | |
| JP6658790B2 (ja) | 蒸着マスク、フレーム付き蒸着マスク、蒸着マスク準備体、蒸着マスクの製造方法、有機半導体素子の製造方法、有機elディスプレイの製造方法、及びパターンの形成方法 | |
| TWI470677B (zh) | 觸控結構之成形方法 | |
| TWI432121B (zh) | 平衡多層基板應力之方法及多層基板結構 | |
| KR20170125638A (ko) | 플렉서블 디스플레이 패널 및 그 제조 방법 | |
| CN101547570B (zh) | 平衡多层基板应力的方法及多层基板 | |
| KR101229956B1 (ko) | 다층기판의 응력 평형 방법 및 다층기판 | |
| CN107245693A (zh) | 掩膜组件、真空镀膜装置及其使用方法 | |
| CN105611752A (zh) | 一种内层图形转移曝光的制作方法 | |
| KR100655446B1 (ko) | 웨이퍼 휨 시뮬레이션 방법 | |
| CN108633192A (zh) | 印制电路板的制作方法及印制电路板 | |
| TWI483087B (zh) | 雙重圖案化的方法 | |
| CN107447190A (zh) | 一种金属掩膜及其制备方法 | |
| US20110212307A1 (en) | Method to decrease warpage of a multi-layer substrate and structure thereof | |
| CN105280683A (zh) | 有机发光二极管显示器 | |
| CN205149058U (zh) | 防偏位层压组件 | |
| TW201423507A (zh) | 觸控面板及其製造方法 | |
| KR101811423B1 (ko) | 다층 인쇄회로기판 제조방법 | |
| JPH0546998B2 (zh) | ||
| TWI287689B (en) | Optical proximity correction mask and method of fabricating color filter | |
| JP2013502732A (ja) | セラミックパッケージ台座 |