[go: up one dir, main page]

TWI431662B - 奈米線之製造方法及使用其製作之場發射元件 - Google Patents

奈米線之製造方法及使用其製作之場發射元件 Download PDF

Info

Publication number
TWI431662B
TWI431662B TW100101810A TW100101810A TWI431662B TW I431662 B TWI431662 B TW I431662B TW 100101810 A TW100101810 A TW 100101810A TW 100101810 A TW100101810 A TW 100101810A TW I431662 B TWI431662 B TW I431662B
Authority
TW
Taiwan
Prior art keywords
sidewall
seed layer
electrode
substrate
field emission
Prior art date
Application number
TW100101810A
Other languages
English (en)
Other versions
TW201232602A (en
Inventor
Shui Jinn Wang
Wen I Hsu
Fu Shou Tsai
Wei Chu Hsu
Original Assignee
Univ Nat Cheng Kung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Cheng Kung filed Critical Univ Nat Cheng Kung
Priority to TW100101810A priority Critical patent/TWI431662B/zh
Publication of TW201232602A publication Critical patent/TW201232602A/zh
Application granted granted Critical
Publication of TWI431662B publication Critical patent/TWI431662B/zh

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

奈米線之製造方法及使用其製作之場發射元件
本發明係關於一種奈米線之製造方法,以及使用此方法製造之場發射元件。
場發射元件由於具有體積小、重量輕,又可以幫助釋放電子束並提高發射之電流量等優點,因此,可廣泛應用於製作高頻高輻射放大器、低雜訊放大器、無線射頻振盪器、發光二極體、太陽能電池、場發射顯示器及各類偵測器。
目前於場發射元件中,可依場發射源的結構分為垂直式與水平式之場發射元件。垂直式場發射元件一般係以Spindt-type製備為場發射陣列(FEAs),其陰陽極間以絕緣層隔開。垂直式場發射元件一般間隔之距離為60至200 μm,導致垂直式場發射元件必須於真空環境下操作,並且需要較高之操作電壓(≧100 V)才能進行。然而,水平式場發射元件可利用固態半導體製程技術,有效控制並且縮短陰陽極與場發射源之間距,使其具有不須於高真空或高操作電壓之條件下即可操作之優點。因此,場發射元件可應用至高速元件、無線射頻震盪器及各類偵測器之應用,提升場發射元件之利用價值。
然而,傳統奈米線之製造方法,如:金屬有機化學氣相沉積法(MOCVD)、熱蒸鍍法、蒸氣液固體法(VLS)或電鍍電泳沉積法(EPD)等,需使用價格昂貴的催化劑參與反應或製程設備,且製程步驟複雜,致使元件之成本過高,並不符合經濟效應。此外,一般的奈米線之製造方法,需在高溫底下進行,於此種環境下生長奈米線,會導致元件特性受到干擾,增加元件製作的困難度與光電特性。
因此,目前亟需發展一種可具有高度選擇性之奈米線製造方法,使其具有良好之場發射特性與穩定性,並且降低其製作成本,以提高場發射元件之應用價值。
本發明之主要目的係在提供一種奈米線之製造方法,俾能整合水熱法與側向成長技術,利用對晶種層進行適當蝕刻,控制奈米線之生長方向,以成長出具有高度選擇性之奈米線。
本發明之另一目的係在提供一種奈米線之製造方法,俾能控制尖端對尖端(tip-to-tip)或尖端對板極(tip-to-plate)之間隙,以降低操作電壓並提升場發射元件之光電特性與穩定性。
本發明之又一目的係在提供一種奈米線之製造方法,俾能降低製作奈米線所需之製程溫度,提升場發射元件之光電特性與穩定性。
本發明之再一目的係在提供一種奈米線之製造方法,俾能製作出具有高度選擇性之水平式奈米線,且兩側奈米線可為相互疊接連結之結構,使其應用至各式偵測器可提升偵測器之靈敏度與操作速度。
為達成上述目的,本發明提供一種奈米線之製造方法,係包括下列步驟:(A)提供一基板;(B)形成一第一晶種層於此基板上,且此第一晶種層具有一第一側壁;(C)形成一第一電極於此第一晶種層上,其中此第一電極係具有一第二側壁且完全覆蓋此第一晶種層;(D)蝕刻此第一晶種層,使第一電極之第二側壁凸出於第一晶種層之第一側壁;以及(E)形成複數第一奈米線,且這些第一奈米線係延伸自第一晶種層之第一側壁。
此外,本發明亦提供一種場發射元件,包括:一基板;以及一陰極區設置於基板上,此陰極區係包括:一第一晶種層,係設置於此基板上,且具有一第一側壁;一第一電極,係設置於此第一晶種層上且完全覆蓋此第一晶種層,且此第一電極之第二側壁係凸出於此第一晶種層之第一側壁;以及複數第一奈米線係延伸自第一晶種層之第一側壁。
於本發明之奈米線之製造方法中,可更包括一步驟(A’):形成一絕緣層於基板上。據此,本發明之場發射元件,可更包括一絕緣層,係設置於基板上,且絕緣層係位於基板與陰極區間。其中,本發明利用黃光微影技術,於基板上之絕緣層或玻璃基板上定義成長奈米線的範圍,並且利用電子蒸鍍機依序沉積晶種層與電極,接著使用蝕刻液蝕刻晶種層,使晶種層產生適當蝕刻,提供形成具有高度選擇性之水平式奈米線。
本發明中可使用任一材質作為基板,較佳為矽基板、玻璃基板、石英基板、半導體基板、金屬基板或塑膠基板作為基板,更佳為使用矽基板與玻璃基板。當使用之基板為導電性基板時,較佳為先利用電漿增強化學氣相沉積(PECVD)製備厚度約300至500 nm之二氧化矽或氮化矽之絕緣層;當使用之基板為矽基板時,較佳為形成一二氧化矽絕緣層,其二氧化矽絕緣層之厚度可為300至600 nm,較佳為450至550nm。於沉積晶種層與電極時,可使用任一常用之沉積方法進行沉積,較佳為使用DC/RF濺鍍或蒸鍍方法。沉積晶種層之材料可為鋅鋁氧化物(AZO)、銦鋅氧化物(IZO)、鎵鋅氧化物(GZO)、或鋅氧化物(ZnO),較佳為鋅鋁氧化物(AZO)或鋅氧化物(ZnO),更佳為鋅鋁氧化物(AZO)。電極之材料可為鉑、鎢、鎳、鋅、金、錫、鎵或其他可抑制奈米線成長之金屬,較佳為鉑或鎢,更佳為鉑。其中,晶種層之厚度較佳為90至500 nm,更佳為90至200 nm,最佳為90至120 nm;而電極之厚度較佳為50至150 nm,更佳為50至100 nm。
本發明另使用蝕刻液對晶種層進行適當蝕刻,其蝕刻液可為磷酸、鹽酸或其混合溶液,較佳為稀釋之磷酸溶液。蝕刻之深度為10至200 nm,較佳為10至100nm。經過適當蝕刻之晶種層,可使電極上完全覆蓋有晶種層,且電極之側壁係凸出於晶種層之側壁,此一具有電極之側壁凸出之結構,可提供水平方向奈米線成長之晶核,並且同時有效抑制奈米線於垂直方向之成長。因此,經由此一電極之側壁凸出於晶種層之側壁之結構,即可形成具有高度選擇性之水平式奈米線。因此,本發明可以簡易之製程步驟,不需使用昂貴的磊晶或長晶設備與製程,即可製得具有高度選擇性之水平式奈米線,縮短製程所需之時間,進而節省成本,提升製作奈米線之競爭力。
本發明結合水熱法與電極之側壁係凸出於晶種層之側壁之一結構,使奈米線之製造可於較低溫之環境下製備,使用硝酸鋅(Zinc Nitrate)環六次甲基四胺(HMT,hexamethylenetetramine)之混合溶液,成長複數條具有高度選擇性之水平式氧化鋅(ZnO)奈米線。本發明之奈米線之製備方法不需昂貴的觸媒參與反應,可節省製程中耗費之成本,並且可大量應用於製作大面積的光電元件。其成長之奈米線材料可為ZnO、TiO2 、或SnO2 ,較佳為ZnO。水熱法之成長溫度可為60至90℃,較佳為75至90℃,更佳為80至85℃。水熱法之成長時間可為30至400 min,較佳為60至300 min,更佳為120至200 min,再更佳為150至180 min。相較於傳統的製程方法,本發明之中奈米線之製造方法,可提供較簡易之製程步驟與,並且於較低溫(低於90℃)之環境下製備,可維持場發射元件之光電性能與電流穩定性。
本發明可應用至製備具有高選擇性之水平式奈米線之尖端對尖端與尖端對板極之場發射元件。水平式奈米線之尖端對尖端之場發射元件,係包括一基板與一陰極區,更包括一陽極區,係設置於基板上,此陽極區係包括:一第二晶種層,係設置於基板上,此第二晶種層具有一第三側壁,且第三側壁係對應於第一晶種層之第一側壁;一第二電極,係設置於此第二晶種層上且完全覆蓋第二晶種層,第二電極之此第四側壁係凸出於此第二晶種層之第三側壁,且此第二電極之第四側壁係對應於第一電極之第二側壁側壁;以及複數第二奈米線,係延伸自第二晶種層之第三側壁,且第二奈米線之尖端係對應於延伸自第一晶種層之第一側壁之第一奈米線之尖端。於此,可控制尖端對尖端之間距(LG )約為5 nm至10 μm(較佳為5 nm至5 μm),形成奈米線長度約為3至4 μm,線密度約為3至5 μm-1 ,較佳為奈米線之平均線徑與長度為100 nm與3.5 μm。此外,亦可控制水熱法之成長條件,形成第一奈米線之尖端與第二奈米線之尖端為相互疊接之結構,製得線徑與長度分別約為150 nm及5至8 μm之氧化鋅奈米線。
此外,於製造水平式奈米線之尖端對板極之場發射元件時,僅形成一第一晶種層於基板或絕緣層上,之後再形成第一電極與第二電極,第一電極係形成於第一晶種層上,且第二電極係形成於基板或絕緣層上,經過適當蝕刻後以此結構成長奈米線,製得具有高度選擇性水平式奈米線之尖端對板極之場發射元件。據此,水平式奈米線之尖端對板極之場發射元件,係包括相同之一基板與一陰極區,更包括一陽極區,係設置於此基板上,其陽極區係包括:一第二電極,係設置於基板上,此第二電極具有一第四側壁,且此第四側壁係對應於第一晶種層之第一側壁。其中,本發明奈米線之製造方法,可控制奈米線與電極之側壁間之距離為介於5 nm至5 μm之間。
由於晶種層之厚度與成長之奈米線呈正比,其成長之奈米線密度會隨著晶種層之厚度而增加。再者,電極之厚度亦會影響奈米線成長之選擇性。因此透過控制成長時間、成長溫度、水溶液溫度及其他水熱法成長奈米線之條件,可製備不同大小、長度與密度之奈米線。水熱法成長氧化鋅奈米線於水平與垂直方向之成長速率均為1.1至1.3 μm/hr。使用本發明奈米線之製備方法,成長奈米線之時間拉長時,會影響奈米線尖端對尖端之距離,使兩側奈米線之長度相加可大於兩電極間之間距(LM ),亦即兩側奈米線彼此相互疊接連結,以此縮短奈米線尖端對尖端之間距(LG )。此一奈米線彼此相互疊接連結之結構,奈米線尖端對尖端之間距趨於0時,藉由一維奈米線之量子效應,可有效提升元件之光電效能,使其應用至製作電子元件與偵測元件上,如光偵測器(紫外光偵測器)、氣體偵測器、壓力偵測器、發光二極體與太陽能電池等,可增強偵測器之靈敏度與操作速度。
本發明提供一種奈米線之製造方法,可於較低之製程溫度與低操作電壓下進行,並且同時簡化製程步驟與降低成本,形成具有高度選擇性之水平式奈米線,使其場發射元件之穩定性與可靠性提高;此外,透過控制水熱法形成水平式奈米線之成長條件,如:成長時間、成長溫度、水溶液溫度及其他水熱法成長奈米線之條件,可調控水平式奈米線之長度與尖端對尖端或尖端對板極之間隙,使本發明所製備之水平式奈米線具有較高單位表面積比與較小的陰陽極間距(小於5 μm),可擁有較佳之場發射特性,有效降低啟動電壓使其小於或等於10V,亦能同時確保元件之光電性能,並使其具有良好的場發射電流穩定性,並且提升元件之場發射能力。因此,本發明可提供較佳之水平式奈米線之製造方法,以提升場發射元件於光電產業、微電子產業及奈米產業之競爭力。
<第一實施例>
請參閱圖1A至圖1E,係本發明第一實施例中水平式氧化鋅(ZnO)奈米線尖端對尖端結構場發射元件之製造方法流程圖,其製造方法包括下列步驟:首先,如圖1A所示,將一矽基板11先以去離子水洗滌5分鐘,之後陸續於硫酸與過氧化氫之混合溶液(H2 SO4 :H2 O2 =3:1)浸泡10分鐘,接著於氫氟酸混合溶液(HF:H2 O=1:100)浸泡20秒,再於氫氧化銨與過氧化氫之混合溶液(NH4 OH:H2 O2 :H2 O=:1:5)浸泡10分鐘,之後於鹽酸與過氧化氫之混合溶液(HCl:H2 O2 :H2 O=1:1:6)浸泡10分鐘,最後於氫氟酸混合溶液(HF:H2 O=1:100)浸泡約15-20秒。浸泡上述每一種混合溶液後皆使用去離子水洗滌5分鐘,再將基板11浸泡於另一混合溶液中,完成浸泡洗滌之步驟。最後用氮氣吹乾以得到一乾淨之矽基板11。之後,於基板11上再形成一絕緣層12。將此乾淨之矽基板11置於高溫爐管中心,於成長溫度為900℃並通有水氣之環境下,持續2小時以成長二氧化矽絕緣層12。於本實施例中,以此形成厚度為500nm的二氧化矽絕緣層12於矽基板11。
接著,沉積一鋅鋁氧化物(AZO)晶種層於絕緣層12上,並且利用黃光微影技術定義此晶種層之位置(如圖1B所示)。更詳細而言,係利用DC/RF濺鍍系統或蒸鍍系統,於功率90W、壓力7.6x10-3 、氬氣流量24 sccm及沉積速率0.4/sec之沉積條件下沉積鋅鋁氧化物。之後,利用黃光微影技術定義陽極與陰極之間距(LM ),形成一第一晶種層131與一第二晶種層132於矽基板11上(如圖1B所示)。於此,陽極與陰極之間距(LM ),係作為後續奈米線的成長空間。於本實施例中,形成鋅鋁氧化物(AZO)晶種層之厚度為90 nm。陽極與陰極之間距(LM )可控制為3 μm以上,於本實施例中,係將陽極與陰極之間距控制約為8 μm。
之後,再沉積一電極薄膜於上述之鋅鋁氧化物(AZO)晶種層上(如圖1C所示)。同樣利用DC/RF濺鍍系統或蒸鍍系統,於功率90W、壓力5x10-3 、氬氣流量30 sccm及沉積速率0.4/sec之沉積條件下,分別形成一第一電極141薄膜及第二電極142薄膜,且這兩個電極薄膜為為完全覆蓋於第一晶種層131及第二晶種層132的表面上。本實施例中,電極薄膜之厚度為100 nm。
然後,再使用稀釋磷酸溶液,對第一晶種層131之第一側壁1311及第二晶種層132之第三側壁1411進行適當的縱向蝕刻。先以磷酸混合溶液(H3 PO4 :H2 O=1:100)浸泡10秒鐘後,再使用去離子水洗滌5秒鐘,接著以氮氣吹乾。於此,兩晶種層皆進行適當的縱向蝕刻。於本實施例中,縱向蝕刻之深度為100 nm。利用蝕刻之步驟,使兩電極層之第二側壁1321及第四側壁1421分別凸出於兩晶種層之第一側壁1311及第三側壁1411,如圖1D所示。以此種結構提供成長具有極高水平方向之奈米線,並同時抑制成長垂直方向之奈米線。
最後,利用水熱法(hydro-thermal growth)成長垂直於晶種層側壁之氧化鋅(ZnO)奈米線15。將2 g硝酸鋅(Zinc Nitrate)與2 g環六次甲基四胺(HMT,hexamethylenetetramine)溶於800 ml的去離子水,以製成混合溶液。之後,於本實施例中,係將基板11置於恆溫約85℃之密閉容器中,靜置180分鐘,製得直徑與長度分別為40至100 nm及1至4 μm之氧化鋅奈米線15,形成水平式氧化鋅(ZnO)奈米線15尖端對尖端結構場發射元件(如圖1E所示)。
本發明第一實施例製成奈米線15尖端對尖端之場發射元件結構(如圖1E所示),其結構包括:基板11、絕緣層12、陰極區以及陽極區。其中,基板係設置於場發射元件結構中最下方,於基板上設有一絕緣層12,絕緣層上再設有一陰極區與一陽極區。此陰極區係包括有一第一晶種層131設置於陰極區中最下方,以及一第一電極141係設置於第一晶種層131之上方。其第一電極141係具有一第三側壁1411;且第一電極141係設置於第一晶種層131上並且完全覆蓋第一晶種層131。此外,第一電極141之第三側壁1411係凸出於第一晶種層131之第一側壁1311。此陰極區更包括有複數第一奈米線15,其奈米線15係延伸自第一晶種層131之第一側壁1311。如同陰極區之結構,此陽極區係包括有一第二晶種層132設置於陽極區中最下方,以及一第二電極142係設置於第二晶種層132之上方,其第二電極142係具有一第四側壁1421,且第二電極142係設置於第二晶種層132上並且完全覆蓋第二晶種層132。此外,第二電極142之第四側壁1421係凸出於第二晶種層132之第二側壁1321。此陽極區更包括有複數第二奈米線15,其奈米線15係延伸自第二晶種層132之第二側壁1321。於此,第二奈米線之尖端151係對應於延伸自第一側壁1311之第一奈米線之尖端151。
依本發明之製造方法製得之水平式氧化鋅(ZnO)奈米線,亦透過能量散射光譜(EDS,energy dispersive spectrum)與晶格繞射進行材料分析鑑定。根據能量散射光譜顯示本發明所製備之奈米線確實為氧化鋅所組成;此外,於晶格繞射分析結果顯示製備之水平式氧化鋅(ZnO)奈米線,其主要晶格方向為ZnO(0002)與ZnO(103),顯示本發明實施例所製備之水平式氧化鋅(ZnO)奈米線具有良好之晶體結構,搭配穿透式電子顯微鏡圖(TEM)顯示水平式氧化鋅(ZnO)奈米線係為纖鋅礦(wurtzite)晶體結構。
如圖1E所示,以第一實施例之方法所形成的尖端對尖端之水平式氧化鋅(ZnO)奈米線,其水平式尖端對尖端之氧化鋅(ZnO)奈米線15之線徑約為100 nm。可將氧化鋅(ZnO)奈米線15尖端對尖端之間距縮小至≦5 μm,其奈米線15具有較高單位表面積比(surface-to-volume ratio)。以水熱法及側向成長技術成長氧化鋅(ZnO)奈米線15結構於長寬比、選區性、均勻度或密度皆可較容易獲得控制。本實施例中兩電極間之間距(LM )為8 μm時,製得水平式氧化鋅(ZnO)奈米線15之長度為3.0至4.0 μm,線密度約為3至5 μm-1 ,形成之奈米線15尖端對尖端之間距(LG )為1.2 μm。
<第二實施例>
請參閱圖2A至圖2E,係本發明第二實施例中水平式氧化鋅(ZnO)奈米線尖端對板極結構場發射元件之製造方法流程圖。本發明第二實施例之製程條件與方法皆與第一實施例所述之製程條件與方法相同,其製程步驟亦類似如同第一實施例所述,不同之處是在一絕緣層形成後,僅形成一第一晶種層131於絕緣層12之表面(如圖2B所示);因此,之後係分別形成一第一電極141於第一晶種層131上,以及一第二電極142於絕緣層12上(如圖2C所示)。之後,再單獨對第一晶種層131之第一側壁1311進行蝕刻(如圖2D所示)。於此,第一晶種層131與第二電極142之間距可控制為5 nm至5 μm,製得水平式尖端對板極之奈米線長度約為3至4 μm,線密度約為3至5 μm-1 ;奈米線之平均線徑與長度為100 nm與3.5 μm。最後,如圖2E所示,經過水熱法成長水平式奈米線15,以此製成水平成氧化鋅(ZnO)奈米線尖端對板極結構場發射元件。
據此,本發明第二實施例製得之尖端對板極之場發射元件結構,其基板11、絕緣層12以及一陰極區之結構係如同本發明第一實施例中之結構。其不同之處在於,絕緣層12上之陽極區,此陽極區僅包含有一第二電極142,其第二電極142之第四側壁1421係對應於複數第一奈米線15,其複數第一奈米線15係延伸自第一晶種層131之第一側壁1311(如圖2E所示)。
<第三實施例>
如圖3所示,係本發明第三實施例之尖端對尖端之氧化鋅(ZnO)奈米線之結構圖。本實施例之製作方法係與時第一實施例相似,除了具有下述不同點。
將基板11置於恆溫約85℃下,持續靜置300-360分鐘,藉由拉長水熱法之成長時間,可使兩側之水平式奈米線15長度大於兩電極間之間距(LM ),當陽極與陰極之間距為8至10 μm時,其水平式奈米線之長度為5至8 μm,亦即兩側奈米線15彼此相互疊接連結,並以此縮短奈米線15尖端對尖端之間距(LG )至1.2 μm。本發明奈米線之製造方法可應用至偵測元件之製作,並且提升其元件之偵測能力。
請參閱圖4,係本發明第一實施例之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之電壓-電流曲線圖。樣品中奈米線尖端對尖端之間距(LG )為1.2 μm,電極面積之寬度為500 μm,AZO晶種層之厚度為90 nm分別於三種不同環境壓力下(8.1×10-7 、5.3×10-4 及7.6×102 torr)之電性量測結果。實驗結果顯示,本發明實施例之水平式尖端對尖端結構之奈米線於環境壓力為8.1×10-7 至7.6×102 torr之範圍內,當電流達到10 A時,啟動電壓為2.15至3.63 V;於外加電壓為9V時,其發射電流可高達325~172 μA,其電流密度相當於722~382 A/cm2 ,計算得到場發射增強因子(β)分別為5420、5250、及4835 μm-1 ,相較於傳統之奈米線場發射特性,本發明實施例製得之水平式尖端對尖端結構之氧化鋅(ZnO)奈米線可提高場發射之能力,且具有良好之場發射特性。此外,將量測後之樣品以掃描式電子顯微鏡(SEM)觀察,可發現氧化鋅(ZnO)奈米線仍穩固地附著於晶種層之側邊,亦即本發明之水平式尖端對尖端結構之氧化鋅(ZnO)奈米線係具有相當高的機械穩定性。
請參閱圖5,係本發明第一實施例之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之壓力-電流圖,樣品中奈米線尖端對尖端之間距(LG )為1.2 μm,電極面積之寬度(W)為500 μm。圖中顯示當外加電壓分別為5V、7V及9V且隨著壓力的上升,場發射電流的壓力靈敏度分別為環境大氣壓力上升10倍時,場發射電流有-22.9、-17.5及-8.7μA之變化。此結果顯示本發明之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之場發射元件對應用至偵測大氣壓力係具有極大之應用潛力。
請參閱圖6,係本發明第一實施例之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之電流-時間圖。圖為樣品於外加電壓為9V時,持續2小時之場發射電流穩定性量測結果。圖中顯示當壓力分別為5.3×10-4 -8.1×10-7 、及7.6×102 torr時,場發射電流之變化幅度僅約為3%(241至249 μA)及7%(162至175 μA)。而本實施例中,係利用低操作電壓、高機械穩定性及良好的熱穩定性,有效提高場發射電流之穩定性。因此,本實施例製得之水平式氧化鋅(ZnO)奈米線尖端對尖端之場發射元件具有極佳之場發射電流穩定性,其尖端結構穩定性高不易損壞,對於應用至場發射元件可提供其具有良好之場發射可靠性與穩定性。
<比較例>
請參閱圖7,係本發明比較例之水平式氧化鋅(ZnO)奈米線之尖端對尖端結構場發射元件之結構圖。本比較例之製備方法係與第一實施例相同,除了此比較例係未經過第一實施例中以稀釋磷酸適當縱向蝕刻之步驟。據此,本比較例之尖端對尖端之場發射元件結構(如圖7所示),包括:基板71、絕緣層72、陰極區以及陽極區。其中,基板71係設置於場發射元件結構之最下方,於基板71上設有一絕緣層72,絕緣層72上再設有一陰極區與一陽極區。此陰極區係包括有一第一晶種層731設置於陰極區之下方,以及一第一電極741係設置於第一晶種層731之上方。其第一電極741係具有一第三側壁7411;且第一電極741係設置於第一晶種層731上並且完全覆蓋第一晶種層731,形成第一電極741之第三側壁7411係對齊於此第一晶種層731之第一側壁7311之結構。此陰極區更包括有複數奈米線75,其奈米線75係延伸自第一晶種層731之第一側壁7311。如同陰極區之結構,此陽極區係包括有一第二晶種層732設置於陽極區中最下方,以及一第二電極742係設置於第二晶種層732之上方。其第二電極742係具有一第四側壁7421;且第二電極742係設置於第二晶種層732上並且完全覆蓋第二晶種層732,形成第二電極742之第四側壁7421係對齊於第二晶種層732之第二側壁7321之結構。此陽極區亦更包括有複數奈米線75,其奈米線75係延伸自第二晶種層732之第二側壁7321。
於此,由於缺少凸出於晶種層之電極,無法有效抑制奈米線75於垂直方向之生長,因此,奈米線75會往多種不同之方向成長,形成雜亂之奈米線75結構。
上述實施例僅係為了方便說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
11...基板
12...絕緣層
131...第一晶種層
1311...第一側壁
132...第二晶種層
1321...第二側壁
141...第一電極
1411...第三側壁
142...第二電極
1421...第四側壁
15...奈米線
151...奈米線之尖端
71...基板
72...絕緣層
731...第一晶種層
7311...第一側壁
732...第二晶種層
7321...第二側壁
741...第一電極
7411...第三側壁
742...第二電極
7421...第四側壁
75...奈米線
LM ...兩電極之間距
LG ...尖端對尖端之間距
圖1A至圖1E係本發明之第一實施例,水平式氧化鋅(ZnO)奈米線尖端對尖端結構場發射元件之製造方法流程圖。
圖2A至圖2E係本發明之第二實施例,水平式氧化鋅(ZnO)奈米線尖端對板極結構場發射元件之製造方法流程圖。
圖3係本發明之第三實施例中,水平式氧化鋅(ZnO)奈米線之尖端對尖端結構場發射元件之結構圖。
圖4係本發明第一實施例之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之電壓-電流曲線圖。
圖5係本發明第一實施例之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之壓力-電流圖。
圖6係本發明第一實施例之水平式氧化鋅(ZnO)奈米線尖端對尖端結構之電流-時間圖。
圖7係本發明比較例中,水平式氧化鋅(ZnO)奈米線之尖端對尖端結構場發射元件之結構圖
11...基板
12...絕緣層
131...第一晶種層
1311...第一側壁
132...第二晶種層
1321...第二側壁
141...第一電極
1411...第三側壁
142...第二電極
1421...第四側壁
15...奈米線
151...奈米線之尖端
LM ...兩電極之間距
LG ...尖端對尖端之間距

Claims (24)

  1. 一種場發射元件之製造方法,係包括下列步驟:(A)提供一基板;(B)形成一第一晶種層於該基板上,且該第一晶種層具有一第一側壁;(C)形成一第一電極於該第一晶種層上,並形成一第二電極於該基板上,其中該第一電極係具有一第二側壁且完全覆蓋該第一晶種層,該第二電極係具有一第四側壁,且該第四側壁係對應於該第一晶種層之第一側壁或該第一電極之第二側壁;(D)蝕刻該第一晶種層,使該第一電極之第二側壁凸出於該第一晶種層之第一側壁;以及(E)形成複數第一奈米線,且該些第一奈米線係延伸自該第一晶種層之第一側壁。
  2. 如申請專利範圍第1項所述之製造方法,其中於步驟(B)中更形成一第二晶種層於該基板上,該第二晶種層具有一第三側壁,且該第三側壁係對應於該第一晶種層之第一側壁;於步驟(C)中,該第二電極係形成於該第二晶種層上,且該第二電極之該第四側壁係對應於該第一電極之第二側壁;於步驟(D)中更蝕刻該第二晶種層,使該第二電極之該第四側壁凸出於該第二晶種層之該第三側壁;以及於步驟(E)中更形成形成複數第二奈米線,且該些第二奈米線係延伸自該第二晶種層之第三側壁,且該些第二奈米線之 尖端係對應於延伸自該第一晶種層之第一側壁之該些第一奈米線之尖端。
  3. 如申請專利範圍第1項所述之製造方法,其中於步驟(E)中,係採用水熱法形成該些第一奈米線。
  4. 如申請專利範圍第3項所述之製造方法,其中該水熱法之成長溫度為75-90℃。
  5. 如申請專利範圍第3項所述之製造方法,其中該水熱法之成長時間為60-300min。
  6. 如申請專利範圍第1項所述之製造方法,其中於步驟(D)中,蝕刻該第一晶種層之蝕刻液係為磷酸、鹽酸或其混合溶液。
  7. 如申請專利範圍第1項所述之製造方法,其中該第一晶種層之材料係為AZO、IZO、或GZO。
  8. 如申請專利範圍第1項所述之製造方法,其中該些第一奈米線係為金屬氧化物奈米線。
  9. 如申請專利範圍第8項所述之製造方法,其中該些第一奈米線之材料係為ZnO、TiO2 、或SnO2
  10. 如申請專利範圍第1項所述之製造方法,其中該基板係為一矽基板、一玻璃基板、一石英基板、一半導體基板、一金屬基板、或一塑膠基板。
  11. 如申請專利範圍第1項所述之製造方法,其中該第一電極之材料係為鉑、鎢、鎳、金、錫或鎵。
  12. 如申請專利範圍第1項所述之製造方法,其中於步驟(A)後更包括一步驟(A’):形成一絕緣層於該基板上。
  13. 一種場發射元件,包括:一基板;一陰極區,係設置於該基板上,該陰極區係包括:一第一晶種層,係設置於該基板上,且具有一第一側壁;一第一電極,係設置於該第一晶種層上且完全覆蓋該第一晶種層,且該第一電極之第二側壁係凸出於該第一晶種層之第一側壁;以及複數第一奈米線,係延伸自該第一晶種層之第一側壁;以及一陽極區,係設置於該基板上,該陽極區係包括:一第二電極,係設置於該基板上,該第二電極具有一第四側壁,且該第四側壁係對應於該第一晶種層之第一側壁或該第一電極之第二側壁。
  14. 如申請專利範圍第13項所述之場發射元件,更包括一絕緣層,係設置於該基板上,且位於該基板與該陰極區間。
  15. 如申請專利範圍第13項所述之場發射元件,其中,該陽極區更包括:一第二晶種層,係設置於該基板上,該第二晶種層具有一第三側壁,且該第三側壁係對應於該第一晶種層之第一側壁;以及 複數第二奈米線,係延伸自該第二晶種層之第三側壁,且該些第二奈米線之尖端係對應於延伸自該第一晶種層之第一側壁之該些第一奈米線之尖端;其中該第二電極,係設置於該第二晶種層上且完全覆蓋該第二晶種層,該第二電極之該第四側壁係凸出於該第二晶種層之第三側壁,且該第二電極之第四側壁係對應於該第一電極之第二側壁側壁。
  16. 如申請專利範圍第15項所述之場發射元件,其中該些第一奈米線之尖端與該些第二奈米線之尖端係相互交錯。
  17. 如申請專利範圍第15項所述之場發射元件,其中該些第一奈米線之尖端與該些第二奈米線之尖端間之距離係為介於5nm至5μm之間。
  18. 如申請專利範圍第13項所述之場發射元件,其中該第二電極之該第四側壁係對應於該第一晶種層之第一側壁。
  19. 如申請專利範圍第18項所述之場發射元件,其中該該些第一奈米線之尖端與該第二電極之第四側壁間之距離係為介於5nm至5μm之間。
  20. 如申請專利範圍第13項所述之場發射元件,其中該些第一奈米線之材料係為ZnO、TiO2 、或SnO2
  21. 如申請專利範圍第15項所述之場發射元件,其中該些第二奈米線之材料係為ZnO、TiO2 、或SnO2
  22. 如申請專利範圍第13項所述之場發射元件,其中該基板係為一矽基板、一玻璃基板、一石英基板、一半導體基板、一金屬基板、或一塑膠基板。
  23. 如申請專利範圍第13項所述之場發射元件,其中第一電極之材料係為鉑、鎢、鎳、金、錫或鎵。
  24. 如申請專利範圍第15項所述之場發射元件,其中第二電極之材料係為鉑、鎢、鎳、金、錫或鎵。
TW100101810A 2011-01-18 2011-01-18 奈米線之製造方法及使用其製作之場發射元件 TWI431662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100101810A TWI431662B (zh) 2011-01-18 2011-01-18 奈米線之製造方法及使用其製作之場發射元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100101810A TWI431662B (zh) 2011-01-18 2011-01-18 奈米線之製造方法及使用其製作之場發射元件

Publications (2)

Publication Number Publication Date
TW201232602A TW201232602A (en) 2012-08-01
TWI431662B true TWI431662B (zh) 2014-03-21

Family

ID=47069667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101810A TWI431662B (zh) 2011-01-18 2011-01-18 奈米線之製造方法及使用其製作之場發射元件

Country Status (1)

Country Link
TW (1) TWI431662B (zh)

Also Published As

Publication number Publication date
TW201232602A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
US7638345B2 (en) Method of manufacturing silicon nanowires and device comprising silicon nanowires formed by the same
CN108352424B (zh) 石墨基板上生长的纳米线或纳米锥
JP6147277B2 (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
KR101217209B1 (ko) 발광소자 및 그 제조방법
US9558907B2 (en) Cold field electron emitters based on silicon carbide structures
Hung et al. Low-temperature solution approach toward highly aligned ZnO nanotip arrays
KR20090058952A (ko) 나노로드를 이용한 발광소자 및 그 제조 방법
Cao et al. Fabrication and improved photoelectrochemical properties of a transferred GaN-based thin film with InGaN/GaN layers
KR20100073757A (ko) 마이크로 로드를 이용한 발광소자 및 그 제조방법
US20170279005A1 (en) Semiconductor device and the manufacturing method thereof
Park et al. A III-nitride nanowire solar cell fabricated using a hybrid coaxial and uniaxial InGaN/GaN multi quantum well nanostructure
Chen et al. Well-aligned single-crystalline GaN nanocolumns and their field emission properties
US20100212728A1 (en) Diode and Photovoltaic Device Using Carbon Nanostructure
CN109817776A (zh) 一种发光二极管芯片及其制作方法
Liu et al. A practical route towards fabricating GaN nanowire arrays
TWI431662B (zh) 奈米線之製造方法及使用其製作之場發射元件
TWI718934B (zh) 形成氮化鎵層的方法
Xi et al. The fabrication of GaN/InGaN nano-pyramids photoanode and its enhanced water splitting performance
Li et al. Sb2O3-induced tapered ZnO nanowire arrays: the kinetics of radial growth and morphology control
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
Su et al. Performance improvement of ultraviolet-A multiple quantum wells using a vertical oriented nanoporous GaN underlayer
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法
CN106981552B (zh) 一种发光二极管的芯片及其制作方法
Jana et al. Tunable charge transport through n-ZnO nanorods on Au coated macroporous p-Si
TWI448418B (zh) 尖端具有微結構之奈米線之製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees