[go: up one dir, main page]

TWI429343B - 電路板 - Google Patents

電路板 Download PDF

Info

Publication number
TWI429343B
TWI429343B TW100119785A TW100119785A TWI429343B TW I429343 B TWI429343 B TW I429343B TW 100119785 A TW100119785 A TW 100119785A TW 100119785 A TW100119785 A TW 100119785A TW I429343 B TWI429343 B TW I429343B
Authority
TW
Taiwan
Prior art keywords
layer
signal
layers
disposed
circuit board
Prior art date
Application number
TW100119785A
Other languages
English (en)
Other versions
TW201251526A (en
Inventor
Chun Sheng Chen
Hua Zou
Feng-Long He
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201251526A publication Critical patent/TW201251526A/zh
Application granted granted Critical
Publication of TWI429343B publication Critical patent/TWI429343B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路板
本發明涉及一種電路板。
隨著訊號傳輸線的訊號波長變大，當傳輸線的尺寸和訊號的波長在同一或相鄰的數量級上時，訊號傳輸線會與相鄰的參考層之間產生寄生電容，因此如何減少寄生電容對訊號傳輸線的訊號品質的影響就成為亟待解決的問題。
有鑒於此，有必要提供一種有效提高訊號傳輸品質的電路板。
一種電路板，其包括至少一第一訊號傳輸線、至少四個層面及至少三個絕緣層。相鄰的兩個層面之間均設置一絕緣層。所述電路板上開設有貫穿所述至少四個層面及至少三個絕緣層的圓形的至少一第一過孔。所述至少四個層面包括一第一訊號層、一第二訊號層及設置在第一、第二訊號層之間的第一、第二參考層。所述第一、第二訊號層上均設置與所述第一過孔同軸的第一焊墊。每條第一訊號傳輸線包括第一部分及第二部分。所述第一部分設置在所述第一訊號層上，且與對應的第一焊墊電連接。所述第二部分設置在所述第二訊號層上，且與對應的第一焊墊電連接。所述至少一第一過孔的內壁鍍有與所述第一焊墊電連接的金屬導體，以將所述第一部分及所述第二部分電連接。所述第一參考層及所 述第二參考層上分別與所述第一訊號傳輸線的第一部分、第二部分垂直正對的位置均設置一整塊的接地銅箔。所述第一、第二參考層上圍繞所述至少一第一過孔中每個第一過孔的部分均被挖空，以分別形成與對應的第一過孔同軸設置的圓形的第一通孔。每個第一通孔的半徑均比對應的第一過孔的半徑大第一預定值，所述第一預定值大於或等於1.5密耳，且小於或等於4密耳。
相較於先前技術，本發明的電路板，藉由將第一參考層上圍繞第一過孔的部分挖空，形成一與所述第一過孔同軸的第一通孔，同時將所述第一通孔的半徑大於所述第一過孔的預定值限定在大於或等於1.5密耳，且小於或等於4密耳，從而不僅可以有效減小訊號傳輸線與第一參考層之間的寄生電容，而且還不會使第一訊號傳輸線產生很大的訊號損耗，因此可有效提高訊號傳輸品質。
100、300‧‧‧電路板
101、301‧‧‧絕緣層
11、311‧‧‧第一訊號層
12、312‧‧‧第二訊號層
21、321‧‧‧第一參考層
22、322‧‧‧第二參考層
30‧‧‧過孔
31、331a、332a‧‧‧金屬導體
33‧‧‧焊墊
333‧‧‧第一焊墊
334‧‧‧第二焊墊
40‧‧‧通孔
200‧‧‧訊號傳輸線
210、410、510‧‧‧第一部分
220、420、520‧‧‧第二部分
313‧‧‧第三訊號層
314‧‧‧第四訊號層
331‧‧‧第一過孔
332‧‧‧第二過孔
341‧‧‧第一通孔
342‧‧‧第二通孔
圖1係本發明第一實施方式的電路板的剖視圖。
圖2是圖1的電路板的俯視圖。
圖3係本發明第二實施方式的電路板的剖視圖。
下面將結合附圖，對本發明作進一步的詳細說明。
請參閱圖1及圖2，為本發明第一實施方式提供的一種電路板100，其包括依次堆疊的四個層面及三個絕緣層101。相鄰兩個層面之間均設置一層絕緣層101。在本實施方式中，所述四個層面分別為一第一訊號層11、一第二訊號層12、一第一參考層21及一第二參考層22。所述第一參考層21及所述第二參考層22設置在所述 第一訊號層11及所述第二訊號層12之間，所述第一參考層21靠近所述第一訊號層11，所述第二參考層22靠近所述第二訊號層12，因此所述第一訊號層11以所述第一參考層21為參考層，所述第二訊號層12以所述第二參考層22為參考層。在本實施方式中，所述電路板100為USB3.0電路板。
所述電路板100上設置有一條訊號傳輸線200。所述訊號傳輸線200包括第一部分210及第二部分220。所述第一部分210設置在所述第一訊號層11上，所述第二部分230設置在所述第二訊號層12上。所述第一參考層21上與所述第一部分210垂直正對的位置設置有一整塊的接地銅箔，所述第二參考層22上與所述第二部分220垂直正對的位置設置有一整塊的接地銅箔。
所述電路板100上開設有一貫穿所述第一訊號層11、第一參考層21、第二參考層22、所述第二訊號層12及所述絕緣層101的圓形的過孔30。所述第一訊號層11及所述第二訊號層12上均設置與所述過孔30同軸的圓形的焊墊33。所述第一部分210與所述第一訊號層11上的焊墊33電連接，所述第二部分220與所述第二訊號層12上的焊墊33電連接。所述過孔30的內壁鍍有與所述兩個焊墊33電連接的金屬導體31，以將所述第一部分210及所述第二部分220電連接。所述第一參考層21及所述第二參考層22上圍繞所述過孔30的部分被挖空，以形成一與所述過孔30同軸設置的圓形的通孔40，所述通孔40的直徑大於所述過孔30的直徑。若所述過孔30的直徑為D1，所述通孔40的直徑為D2，所述通孔40的半徑比所述過孔30的半徑大一預定值d，即D2=D1+2d，其中1.5密耳≦d≦4密耳(1密耳=0.0254毫米)。在本實施方式中，d=3密耳。
如下表一，為頻率為5GHZ的訊號傳輸線經過仿真之後的通孔40與過孔30的半徑之差d與訊號損耗之間的數值表格。
由表一可以看出，當1.5密爾≦d≦4密爾時，訊號損耗的範圍比較小，尤其是d=3密爾時，訊號損耗最小，為-1.06分貝。如圖3所示，本發明的第二實施方式的電路板300與第一實施方式的電路板100的區別在於，所述電路板300包括依次堆疊的六個層面及五個絕緣層301。所述電路板300上開設一貫穿所述六個層面及所述五個絕緣層301的第一過孔331和第二過孔332。所述六個層面從上至下依次為第一訊號層311、第一參考層321、第三訊號層313、第四訊號層314、第二參考層322及第二訊號層312。所述第一訊號層311與所述第三訊號層313均以所述第一參考層321為參考層。所述第二訊號層312與所述第四訊號層314均以所述第二參考層322為參考層。所述電路板300上佈設有兩條訊號傳輸線，即第一訊號傳輸線及第二訊號傳輸線。所述第一訊號層311及所述第二訊號層312上分別設置與所述第一過孔331同軸設置的第一焊墊333，所述第三訊號層313及所述第四訊號層314上分別設置與所述第二過孔332同軸設置的第二焊墊334。所述第一訊號傳輸線的第一部分410及第二部分420分別佈設在所述第一訊號層311及所述第二訊號層312上，且分別與對應的第一焊墊333電連接。所述第二訊號傳輸線的第一部分510及第二部分520設置在第三訊號 層313及所述第四訊號層314上，且分別與對應的第二焊墊334電連接。所述兩個第一焊墊333均與所述第一過孔331內壁上鍍的金屬導體331a電連接，以將所述第一部分410與所述第二部分420電連接。所述兩個第二焊墊334均與所述第二過孔332內壁上鍍的金屬導體332a電連接，以將所述第一部分510及所述第二部分520電連接。所述第一參考層321上分別與所述第一訊號傳輸線的第一部分410及所述第二訊號傳輸線的第一部分510垂直正對的位置設置均有一整塊的接地銅箔，所述第二參考層322上分別與所述第一訊號傳輸線的第二部分420及所述第二訊號傳輸線的第二部分520垂直正對的位置均設置有一整塊的接地銅箔。所述第一參考層321、第二參考層322上圍繞所述第一過孔331的部分均被挖空，分別形成與所述第一過孔331同軸設置的圓形的第一通孔341。所述第一參考層321、第二參考層322上圍繞所述第二過孔332的部分均被挖空，分別形成與所述第二過孔332同軸設置的圓形的第二通孔342。所述第一通孔341的半徑比所述第一過孔331的半徑大一預定值d1，所述第二通孔342的半徑比所述第二過孔332的半徑大一預定值d2，且1.5密耳≦d1≦4密耳，1.5密耳≦d2≦4密耳。
在其他實施方式中，所述第一訊號傳輸線的第一部分410也可同時佈設在所述第一訊號層311及所述第三訊號層313上，所述第二部分420也可同時佈設在第二訊號層312及所述第四訊號層314上，均藉由所述第一過孔331內壁上鍍的金屬導體331a進行電連接。同理，所述第二訊號傳輸線的第一部分510也可同時佈設在所述在所述第一訊號層311及所述第三訊號層313上，所述第二部分520也可同時佈設在第二訊號層312及所述第四訊號層314上，均 藉由所述第二過孔332內壁上鍍的金屬導體332a進行電連接。
在其他實施方式中，所述第二過孔332也可不貫穿所述第一訊號層311及所述第二訊號層312，但是為了增加佈線的靈活性及加工的方便，一般電路板300上的過孔均貫穿所有的層面及所有的絕緣層301。
在其他實施方式中，所述電路板也可包括八個層面、十個層面或多於十個層面，當訊號傳輸線的第一部分及第二部分分佈在兩個訊號層上，並且藉由過孔進行電連接時，就需要在所述兩個訊號層分別對應的參考層上均開設與所述過孔同軸的通孔。
在其他實施方式中，所述訊號傳輸線的數量並不局限於本實施方式。
相較於先前技術，本發明的電路板，由於所述第一參考層上的銅箔與所述第一訊號層上的第一焊墊斷開，相當於平行板電容器的兩個極板，根據平行板電容器的電容的計算公式(其中，k為常數， 為介電常數，S為兩個極板的正對面積，d為兩個極板之間的距離)，當兩個極板的正對面積S減小時，所述平行板電容器的電容減小，同理，所述第一參考層上的銅箔與所述第三訊號層上的第二焊墊也相當於平行板電容器的兩個極板，所述第二參考層上的銅箔與所述第二訊號層上的第一焊墊也相當於平行板電容器的兩個極板，所述第二參考層上的銅箔與所述第四訊號層上的第二焊墊也相當於平行板電容器的兩個極板，因此藉由在所述第一、第二參考層上開設與所述過孔同軸，但直徑比所述過孔略大的通孔，也有效減小寄生電容的容 值。但是當兩個極板的正對面積S減小到一定程度之後，又會導致訊號傳輸線的訊號損耗變大，因此當1.5密耳≦d≦4密耳時，可以有效提高電路板上訊號傳輸線的訊號傳輸品質。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧電路板
101‧‧‧絕緣層
11‧‧‧第一訊號層
12‧‧‧第二訊號層
21‧‧‧第一參考層
22‧‧‧第二參考層
30‧‧‧過孔
31‧‧‧金屬導體
33‧‧‧焊墊
40‧‧‧通孔
200‧‧‧訊號傳輸線
210‧‧‧第一部分
220‧‧‧第二部分

Claims (5)

  1. 一種電路板，其包括至少一第一訊號傳輸線、至少四個層面及至少三個絕緣層，相鄰的兩個層面之間均設置有一絕緣層，所述電路板上開設有貫穿所述至少四個層面及所述至少三個絕緣層的圓形的至少一第一過孔，所述至少四個層面包括一第一訊號層、一第二訊號層、一第一參考層、一第二參考層；所述第一、第二參考層均設置在所述第一、第二訊號層之間；所述第一、第二訊號層上分別設置與所述第一過孔同軸的第一焊墊，每條第一訊號傳輸線包括第一部分及第二部分，所述第一部分設置在所述第一訊號層上，且與所述第一焊墊電連接；所述第二部分設置在所述第二訊號層上，且與所述第一焊墊電連接；所述至少一第一過孔的內壁鍍有與所述第一焊墊電連接的金屬導體，以將所述第一部分及所述第二部分電連接，其特徵在於，所述第一參考層及所述第二參考層上分別與所述第一訊號傳輸線的第一部分、第二部分垂直正對的位置均設置一整塊的接地銅箔，所述第一、第二參考層上圍繞所述至少一第一過孔中每個第一過孔的部分均被挖空，以分別形成與對應的第一過孔同軸的圓形的第一通孔，每個第一通孔的半徑均比對應的第一過孔的半徑大第一預定值，所述第一預定值大於或等於1.5密耳，且小於或等於4密耳。
  2. 如申請專利範圍第1項所述的電路板，其中，所述第一預定值為3密爾。
  3. 如申請專利範圍第1項所述的電路板，其中，所述至少四個層面還包括設置在所述第一、第二參考層之間的第三、第四訊號層，所述第三訊號層靠近所述第一參考層，所述第四訊號層靠近所述第二參考層，所述第三訊號層與所述第一參考層之間設置一絕緣層，所述第三、第四訊號層之 間設置一絕緣層，所述第四訊號層與所述第二參考層之間設置一絕緣層，所述電路板上還開設至少一貫穿所述至少四個層面及所述至少三個絕緣層的圓形的第二過孔，所述第三、第四訊號層上分別設置有一與所述第二過孔同軸且與所述第二過孔內壁上鍍的金屬導體電連接的第二焊墊，所述電路板上還設置至少一第二訊號傳輸線，所述至少一第二訊號傳輸線的第一部分設置在所述第三訊號層上且與對應的第二焊墊電連接，所述至少一第二訊號傳輸線的第二部分設置在所述第四訊號層上且與對應的第二焊墊電連接，所述第一、第二參考層上圍繞所述第二過孔的位置均被挖空，以分別形成一與所述第二過孔同軸的圓形的第二通孔，所述第二通孔的半徑比所述第二過孔的半徑大第二預定值，所述第二預定值大於或等於1.5密耳，且小於或等於4密耳。
  4. 如申請專利範圍第3項所述的電路板，其中，所述第一參考層上與所述第二訊號傳輸線的第一部分垂直正對的位置設置一整塊的接地銅箔，所述第二參考層上與所述第二訊號傳輸線的第二部分垂直正對的位置設置一整塊的接地銅箔。
  5. 如申請專利範圍第3項所述的電路板，其中，所述第二預定值為3密耳。
TW100119785A 2011-06-03 2011-06-07 電路板 TWI429343B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110148535XA CN102811549A (zh) 2011-06-03 2011-06-03 电路板

Publications (2)

Publication Number Publication Date
TW201251526A TW201251526A (en) 2012-12-16
TWI429343B true TWI429343B (zh) 2014-03-01

Family

ID=47235092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119785A TWI429343B (zh) 2011-06-03 2011-06-07 電路板

Country Status (3)

Country Link
US (1) US20120305299A1 (zh)
CN (1) CN102811549A (zh)
TW (1) TWI429343B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470203A (zh) * 2013-09-25 2015-03-25 深南电路有限公司 Hdi电路板及其层间互连结构以及加工方法
TWI510157B (zh) * 2014-07-09 2015-11-21 中原大學 維持訊號完整性的傳輸裝置
CN106211542A (zh) * 2015-04-30 2016-12-07 鸿富锦精密工业(武汉)有限公司 电路板及其制造方法
CN105101642B (zh) * 2015-07-13 2018-01-23 广东欧珀移动通信有限公司 一种增加多层pcb板金属箔面积的方法及多层pcb板
CN105101685B (zh) * 2015-09-02 2018-01-23 广东欧珀移动通信有限公司 一种多层pcb的制作方法及多层pcb
CN105682342B (zh) * 2016-02-25 2018-12-11 广东欧珀移动通信有限公司 电路板及终端
US10356906B2 (en) * 2016-06-21 2019-07-16 Abb Schweiz Ag Method of manufacturing a PCB including a thick-wall via
CN106535472B (zh) 2017-01-12 2019-08-02 郑州云海信息技术有限公司 一种pcb及信号传输系统
CN108054505B (zh) * 2017-12-08 2020-08-07 华为技术有限公司 电路板组件和天线装置
KR20190073786A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 인쇄회로기판, 이를 포함하는 메모리 모듈 및 메모리 시스템
CN108633172B (zh) * 2018-08-23 2019-11-26 合肥鑫晟光电科技有限公司 印刷电路板和显示装置
CN113727511A (zh) * 2020-05-26 2021-11-30 嘉联益电子(昆山)有限公司 柔性电路板
CN111970823A (zh) * 2020-07-17 2020-11-20 苏州浪潮智能科技有限公司 电路板以及服务器
CN114286504A (zh) * 2021-12-30 2022-04-05 四川华拓光通信股份有限公司 一种具有电容焊盘的fpc及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5863447A (en) * 1997-04-08 1999-01-26 International Business Machines Corporation Method for providing a selective reference layer isolation technique for the production of printed circuit boards
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP3539331B2 (ja) * 2000-02-28 2004-07-07 日本電気株式会社 多層プリント配線板
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
US6423905B1 (en) * 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
US6778043B2 (en) * 2001-12-19 2004-08-17 Maxxan Systems, Inc. Method and apparatus for adding inductance to printed circuits
US6941649B2 (en) * 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
US7176383B2 (en) * 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7583513B2 (en) * 2003-09-23 2009-09-01 Intel Corporation Apparatus for providing an integrated printed circuit board registration coupon
EP1754398A4 (en) * 2004-05-15 2010-03-24 Stablcor Inc LADDER PLATE WITH GUIDING SUPPORTING KERN WITH RESIN-FILLED CHANNELS
US7053729B2 (en) * 2004-08-23 2006-05-30 Kyocera America, Inc. Impedence matching along verticle path of microwave vias in multilayer packages
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
US20070278001A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a high frequency coaxial through hole via in multilayer printed circuit boards
JP2008053799A (ja) * 2006-08-22 2008-03-06 Molex Inc 回路基板
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
US8119921B1 (en) * 2007-12-13 2012-02-21 Force10 Networks, Inc. Impedance tuning for circuit board signal path surface pad structures
US7821796B2 (en) * 2008-01-17 2010-10-26 International Business Machines Corporation Reference plane voids with strip segment for improving transmission line integrity over vias
JP5415846B2 (ja) * 2009-07-01 2014-02-12 アルプス電気株式会社 電子回路ユニット
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US8295058B2 (en) * 2009-12-18 2012-10-23 International Business Machines Corporation Structure for enhancing reference return current conduction
US8617990B2 (en) * 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
JP5887537B2 (ja) * 2011-04-25 2016-03-16 パナソニックＩｐマネジメント株式会社 回路基板

Also Published As

Publication number Publication date
US20120305299A1 (en) 2012-12-06
TW201251526A (en) 2012-12-16
CN102811549A (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
TWI429343B (zh) 電路板
TWI528871B (zh) 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構
JP5750528B1 (ja) 部品内蔵回路基板
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
KR101497230B1 (ko) 전자부품 내장기판 및 전자부품 내장기판 제조방법
TWI572256B (zh) 線路板及電子總成
JP2008527724A (ja) 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等
CN103889149B (zh) 电子装置和栅格阵列模块
CN103889145B (zh) 线路板及电子总成
TWI445462B (zh) 軟性電路板
US9565750B2 (en) Wiring board for mounting a semiconductor element
US9917047B2 (en) Wiring board
US8841561B1 (en) High performance PCB
US8975525B2 (en) Corles multi-layer circuit substrate with minimized pad capacitance
JP2011066223A (ja) 回路基板
JP2014038972A (ja) 配線基板
US20130092427A1 (en) Printed circuit board capable of limiting electromagnetic interference
US20180168045A1 (en) Electronic Module
US20080151513A1 (en) High-frequency PCB connections that utilize blocking capacitors between the pins
JP6957746B2 (ja) 同軸伝送ライン構造
US9622348B2 (en) Multilayer circuit board
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
JP5306551B1 (ja) 多層回路基板
JP2016025690A (ja) 電子モジュール
JP2011035120A (ja) 配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees