[go: up one dir, main page]

TWI425625B - Nonvolatile memory elements and nonvolatile memory devices - Google Patents

Nonvolatile memory elements and nonvolatile memory devices Download PDF

Info

Publication number
TWI425625B
TWI425625B TW098128558A TW98128558A TWI425625B TW I425625 B TWI425625 B TW I425625B TW 098128558 A TW098128558 A TW 098128558A TW 98128558 A TW98128558 A TW 98128558A TW I425625 B TWI425625 B TW I425625B
Authority
TW
Taiwan
Prior art keywords
volatile memory
recording layer
layer
concentration
memory element
Prior art date
Application number
TW098128558A
Other languages
English (en)
Other versions
TW201027719A (en
Inventor
Takeshi Yamaguchi
Chikayoshi Kamata
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201027719A publication Critical patent/TW201027719A/zh
Application granted granted Critical
Publication of TWI425625B publication Critical patent/TWI425625B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

非揮發性記憶元件及非揮發性記憶裝置
本發明係關於一種非揮發性記憶元件及非揮發性記憶裝置。
近年來，隨著小型行動裝置在全球範圍內之普及、同時高速資訊傳輸網之大幅發展，小型大容量非揮發性記憶體之需求急速擴大。其中，特別是NAND(Not And，與非)型快閃記憶體及小型HDD(hard disk drive，硬碟驅動機)之記錄密度實現急速發展，從而形成較大的市場。
於如此之狀況下，提出若干個以大幅超越記錄密度之極限為目的之新穎記憶體之方案。
其中，提出一種使用具有低電阻狀態及高電阻狀態之電阻變化材料之記憶體。在使如此之電阻變化材料重複進行低電阻狀態及高電阻狀態之轉變時，低電阻狀態及高電阻狀態之特性會產生變動。因此，期望提高重複動作穩定性。
再者，於專利文獻1中揭示有一種技術，其係嘗試在下部金屬電極與上部金屬電極之間夾隔可變電阻膜，並於該可變電阻膜中摻雜構成下部金屬電極及上部金屬電極之原子，使被稱作成形之步驟簡化。
另一方面，於專利文獻2中揭示有一種構成，其中電阻變化層含有Fe2 O3 及Fe3 O4 ，下部電極與電阻變化層之組成不同，且包含含有Fe3 O4 之鐵氧化物。
專利文獻1：日本專利特開2007-288016號公報
專利文獻2：美國專利申請公開第2007/0240995A1號說明書
本發明提供一種重複動作穩定性高的非揮發性記憶元件及非揮發性記憶裝置。
根據本發明之一態樣，可提供一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；以及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性。
根據本發明之另一態樣，可提供一種非揮發性記憶裝置，其特徵在於包括：上述非揮發性記憶元件；以及驅動部，該驅動部其藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
以下，參照圖式，對本發明之實施形態進行詳細說明。
再者，圖式係模式化或者概念化者，各部分之厚度與寬度之關係、及各部分間之大小比率等並不一定與實際物體相同。又，即便在表示相同部分時，亦存在因圖式而使彼此之尺寸或比率表現為不同之情形。
再者，本申請案說明書及各圖中，關於既已出現之圖，對於與上述者相同之要素附上相同符號，適當省略詳細之說明。
(第1實施形態)
圖1係例示本發明之第1實施形態之非揮發性記憶元件之構成的模式圖。
即，同圖(a)係例示本實施形態之非揮發性記憶元件之構成的模式剖面圖。同圖(b)係例示本實施形態之非揮發性記憶元件之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖1所示，在本發明之第1實施形態之非揮發性記憶元件310中，具有記錄層13及上部電極14(第1層)。
記錄層13藉由施加於記錄層13之電壓、或者流過記錄層13之電流而呈現高電阻狀態之相與低電阻狀態之相之相變化。即，例如藉由經由上部電極14而施加於記錄層13之電位差、或者經由上部電極14接通於記錄層13之電流，記錄層13呈現出電阻率不同之複數種狀態之相。
本實施形態之非揮發性記憶元件310可應用於例如交叉點型、探針記憶體型、及各種快閃記憶體型等之非揮發性記憶等。對將非揮發性記憶元件310用於交叉點型非揮發性記憶裝置之情形的非揮發性記憶元件310之構成作為一例進行說明。
圖2係例示應用本發明之第1實施形態之非揮發性記憶元件之非揮發性記憶裝置的主要部分之構成之模式圖。
即，同圖(a)係模式立體圖，同圖(b)係模式剖面圖。
如圖2(a)(b)所示，於交叉點型非揮發性記憶裝置210中，例如在字元線WLi 與位元線BLj 之間設置有記憶晶胞33及整流元件34。再者，字元線WLi 與位元線BLj 之上下之配置關係為任意。並且，字元線WLi 與位元線BLj 之間的記憶晶胞33與整流元件34之配置關係亦為任意。即，於圖2所例示之具體例中，記憶晶胞33配置於較整流元件34更靠近位元線BLj 之側，但記憶晶胞33亦可配置於較整流元件34更靠近字元線WLi 之側。
並且，如圖2所示，記憶晶胞33具有記錄部22。記錄部22具有下部電極12、上部電極14、以及設置於下部電極12與上部電極14之間的記錄層13。如此，記憶晶胞33之記錄部22包含非揮發性記憶元件310。此處，上部電極14與下部電極12為權宜名稱，可互換。
又，記憶晶胞33除了具有記錄部22之外，還可具有保護層33B、以及設置於記錄部22與保護層33B之間的加熱層35。再者，於本具體例中，保護層33B係設置於記錄部22之位元線BLj 之側，但保護層33B亦可設置於記錄部22之字元線WLi 之側，還可設置於整流元件34與字元線WLi 之間。再者，該等加熱層35及保護層33B係根據需要而設置，可省略。
該等字元線WLi 、整流元件34、記憶晶胞33及位元線BLj 各自設置有複數個，且於其等之間設置有絕緣層而彼此絕緣。
再者，記錄部22之下部電極12及上部電極14中之至少任一者亦可兼用作與記錄部22鄰接之例如字元線WLi 、整流元件34、加熱層35、保護層33B、及位元線BLj 中之至少任一者。該情形時，兼用作下部電極12及上部電極14之至少任一者之層可看作下部電極12及上部電極14之任一者。
此處，返回圖1中，於本實施形態之非揮發性記憶元件310之記錄部22中，設置有記錄層13與上部電極14。
此處，如上所述亦可設置下部電極12，但以下為了簡化說明，首先對非揮發性記憶元件310中包括記錄層13與上部電極14之情形進行說明。並且，上部電極14可與下部電極12互換用詞。
於本實施形態之非揮發性記憶元件310中，記錄層13含有典型元素A、過渡元素B以及氧O。即，記錄層13係以Ax By Oz (此處，x為典型元素之莫耳比，y為過渡元素之莫耳比，z為氧O之莫耳比)表示。
而且，記錄層13可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊。
另一方面，第1層(上部電極14)係與記錄層13鄰接而設置。上部電極14含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，並具有導電性。
而且，如圖1(b)所示，上部電極14中含有記錄層13所含之典型元素A。又，上部電極14中之典型元素A之濃度CA低於記錄層13中之典型元素A之濃度CA。
於本實施形態之非揮發性記憶元件310中，記錄層13係由含有Ax By Oz 之氧化物所構成，記錄層13中之高電阻狀態與低電阻狀態之間的轉變例如係以如下方式進行。
例如，在對記錄層13施加有電壓時，記錄層13中所含之典型元素A之一部分例如會朝向上部電極14移動。
移動至上部電極14側之典型元素A之離子從上部電極14中獲取電子，並作為金屬而析出形成金屬層。因此，於靠近上部電極14之區域中，典型元素被還原而金屬性動作，故電阻減少。
另一方面，在記錄層13之內部，由於典型元素A之一部分已移動至上部電極14之側，因此記錄層13內部之陽離子之數量相對於氧離子而相對減少。此時，於記錄層13之內部，結果使殘留於記錄層13內部之過渡金屬B之離子之價數上升。此時，若以其價數上升時電阻減少之方式來選擇過渡金屬B，則金屬層及記錄層13內部之電阻均減少。如此一來，藉由賦予給記錄層13之電場而使電阻值降低，從而獲得低電阻狀態相LR。將該動作稱作設置動作SO。
又，關於所記錄之資訊之再生，例如係藉由對記錄層13施加電壓脈衝並檢測記錄層13之電阻值而進行。此時，電壓脈衝之大小被設為不會產生A離子移動之程度之微小的值。
另一方面，例如若對記錄層13施加大電流脈衝，並利用由此產生之焦耳熱來加熱記錄層13以促進記錄層13之氧化還原反應，則典型元素A會因熱而返回穩定的記錄層13之內部，從而呈現初始之高電阻狀態相HR。又，施加與設置動作SO極性相反之電壓脈衝，上部電極14附近之典型元素A在對上部電極14賦予電子而成為離子之後，會因記錄層13內之電位梯度而返回記錄層13之內部，藉此，價數上升之一部分過渡元素B之離子之價數會減少至與初始相同之值，因而變化成初始之高電阻狀態相HR。
以此方式，本實施形態之非揮發性記憶裝置210進行記錄動作，即，設置動作SO及重置動作RO。
並且，如既已說明般，上部電極14中含有記錄層13所含之典型元素A。又，上部電極14中之典型元素A之濃度CA低於記錄層13中之典型元素A之濃度CA。
藉此，可使上述設置動作SO之典型元素A自記錄層13移動至上部電極14之側變得容易。
即，於設置動作SO中，當典型元素A自記錄層13朝上部電極14之方向移動時，上部電極14中含有與所移動之元素種類相同之元素即典型元素A。而且，典型元素A之濃度CA在上部電極14中低於在記錄層13中。藉此，使設置動作SO時之典型元素A自記錄層13朝上部電極14方向之移動容易進行。
(第1比較例)
圖3係例示第1比較例之非揮發性記憶元件之構成的模式圖。
即，同圖(a)係例示第1比較例之非揮發性記憶元件390之構成的模式剖面圖。同圖(b)係例示第1比較例之非揮發性記憶元件390之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖3所示，於第1比較例之非揮發性記憶元件390中，上部電極14含有典型元素A，但其濃度CA在上部電極14中高於在記錄層13中。
該情形時，於設置動作SO中，當典型元素A自記錄層13朝上部電極14之方向移動時，由於上部電極14中含有較記錄層13中濃度高的與所移動之元素種類相同之元素即典型元素A，因此難以移動。即，就濃度之觀點而言，欲移動之典型元素A存在於記錄層13中會較穩定。即，就典型元素A之濃度之觀點而言，與電場所感應之移動方向為相反之方向。因此，於比較例之非揮發性記憶元件390中，設置動作SO時之典型元素A自記錄層13朝上部電極14方向之移動變得困難，且動作不穩定。當重複進行動作時，動作之不穩定性之程度會擴大。即，低電阻狀態相LR與高電阻狀態相HR之至少任一者之狀態會發生變動。
相對於此，如既已說明般，於本實施形態之非揮發性記憶元件310中，由於典型元素A之濃度CA在上部電極14中低於在記錄層13中，因此設置動作SO時之典型元素A自記錄層13朝上部電極14方向之移動較容易，即便重複進行該動作亦較穩定。
如此，根據本實施形態之非揮發性記憶元件310，可提供一種重複動作穩定性高的非揮發性記憶元件。
(第2比較例)
圖4係例示第2比較例之非揮發性記憶元件之構成之模式圖。
即，同圖(a)係例示第2比較例之非揮發性記憶元件391之構成的模式剖面圖。同圖(b)係例示第2比較例之非揮發性記憶元件391之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖4所示，於第2比較例之非揮發性記憶元件391中，記錄層13所含之典型元素A並未含有於上部電極14中。
對於如此構成之非揮發性記憶元件391，在設置動作SO中，當典型元素A自記錄層13朝上部電極14之方向移動時，由於上部電極14中不含有典型元素A，故於上部電極14中移動時典型元素A移動中之電阻較大。即，上部電極14中存在典型元素A之能量較高，其結果導致典型元素A於上部電極14中移動困難。
相對於此，如既已說明般，於本實施形態之非揮發性記憶元件310中，上部電極14中以較記錄層13中之濃度低的濃度而含有典型元素A。即，上部電極14中預先含有低濃度的典型元素A。因此，上部電極14中存在典型元素A之能量較低，典型元素A可容易地於上部電極14中移動。由此，根據本實施形態之非揮發性記憶元件310，可提供一種重複動作穩定性高的非揮發性記憶元件。
再者，專利文獻1所揭示之技術中，下部金屬電極與上部金屬電極中夾隔有可變電阻膜，於該可變電阻膜中摻雜有構成下部金屬電極與上部金屬電極之原子，因此，並非如本實施形態之非揮發性記憶元件310般於記錄層13所含之典型元素A低濃度地含有於上部電極14中，而為如下構成：金屬電極中所含之原子含有於記錄層13中。即，為金屬電極中所含之上述原子之濃度在金屬電極中高於在可變電阻膜中之構成。
又，於專利文獻2所揭示之技術中，為如下構成：電阻變化層含有Fe2 O3 及Fe3 O4 ，下部電極與電阻變化層之組成不同，且包含含有Fe3 O4 之鐵氧化物，因此電阻變化層並非為包含典型元素、過渡元素以及氧之構成。進而，即便假設於該構成中將Fe看作為本實施形態中之典型元素A之情形時，下部電極中之Fe濃度亦高於電阻變化層中之Fe濃度。
如此，專利文獻1及專利文獻2所揭示之構成，並未如第1比較例所說明般使記錄層13所含之典型元素A之移動簡易化。
圖5係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖。
即，同圖(a)係例示本實施形態之其他的非揮發性記憶元件311之構成之模式剖面圖。同圖(b)係例示本實施形態之其他的非揮發性記憶元件311之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖5所示，於本發明之第1實施形態之其他的非揮發性記憶元件311中，上部電極14中之典型元素之濃度CA在逐漸變化。除此之外，可與非揮發性記憶元件310相同，故省略說明。
本實施形態之其他的非揮發性記憶元件311中，上部電極14中之典型元素A之濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之區域高於在遠離第1界面14a之區域。例如，隨著自第1界面14a朝上部電極14之中間前進並逐漸遠離第1界面14a，典型元素A之濃度CA在連續變化。即，濃度CA在逐漸降低。
如此一來，本實施形態之其他的非揮發性記憶元件311中，在上部電極14中，典型元素A之濃度CA具有濃度梯度，故典型元素A容易自記錄層13朝向上部電極14、而且在自第1界面14a朝上部電極14中間之方向上移動。
藉此，根據本實施形態之非揮發性記憶元件311，可提供一種重複動作穩定性更高的非揮發性記憶元件。
圖6係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖。
即，同圖(a)係例示本實施形態之其他的非揮發性記憶元件312之構成之模式剖面圖。同圖(b)係例示本實施形態之其他的非揮發性記憶元件312之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖6所示，於本發明之第1實施形態之其他的非揮發性記憶元件312中，記錄層13中之典型元素之濃度CA在逐漸變化。除此之外可與非揮發性記憶元件311相同，故省略說明。
即，本實施形態之其他的非揮發性記憶元件312中，除上部電極14中之典型元素A之濃度CA具有濃度梯度之外，記錄層13中之典型元素A之濃度CA亦具有濃度梯度。
即，記錄層13中，濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之區域低於在遠離第1界面14a之區域。即，典型元素A之濃度在記錄層13之遠離第1界面14a之部分最高，從此處起朝記錄層13之靠近第1界面14a之部分而變低。
進而，於上部電極14中靠近第1界面14a之部分較低，並且，於上部電極14中遠離第1界面14a之部分變得最低。
而且，濃度CA於上述各部分中在連續變化。
如此一來，本實施形態之其他的非揮發性記憶元件312中，於記錄層13及上部電極14中，隨著在自記錄層13朝上部電極14之方向上前進，典型元素A之濃度CA具有濃度梯度，故典型元素A容易自記錄層13朝向上部電極14、而且在自第1界面14朝上部電極14中間之方向上移動。
藉此，根據本實施形態之非揮發性記憶元件312，可提供一種重複動作穩定性更高的非揮發性記憶元件。
圖7係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖。
即，同圖(a)係例示本實施形態之其他的非揮發性記憶元件313之構成之模式剖面圖。同圖(b)係例示本實施形態之其他的非揮發性記憶元件313之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖7所示，於本發明之第1實施形態之其他的非揮發性記憶元件313中，上部電極14中之典型元素之濃度CA隨著在自第1界面14a朝上部電極14之方向上前進而暫時降低，其後增大。除此之外，可與非揮發性記憶元件311相同，故省略說明。
本實施形態之其他的非揮發性記憶元件313中，上部電極14中之典型元素A之濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之附近區域14b高於在遠離第1界面14a之中間區域14c，且在較中間區域14c更遠離第1界面14a之遠端區域14d高於在中間區域14c。
於本實施形態中，典型元素A係自記錄層13朝上部電極14移動，藉由使此時之移動簡易化而發揮使重複動作穩定性提高之效果。因此，如本實施形態之非揮發性記憶元件313般，關於上部電極14中之典型元素A之濃度CA，在靠近記錄層13與上部電極14之間的第1界面14a之附近區域14b中，只要存在有高於在遠離第1界面14a之區域、即、此處為中間區域14c之部分即可，且於過了中間區域14c之遠端區域14d中，濃度CA可再次變高。
根據本實施形態之非揮發性記憶元件313，亦可提供一種重複動作穩定性更高的非揮發性記憶元件。
圖8係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖。
即，同圖(a)係例示本實施形態之其他的非揮發性記憶元件314之構成之模式剖面圖。同圖(b)係例示本實施形態之其他的非揮發性記憶元件314之記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖8所示，於本發明之第1實施形態之其他的非揮發性記憶元件314中，記錄層13中之典型元素之濃度CA在逐漸變化。除此之外可與非揮發性記憶元件313相同，故省略說明。
即，本實施形態之其他的非揮發性記憶元件314中，記錄層13中之典型元素A之濃度CA具有濃度梯度。並且，上部電極14中之典型元素A之濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之附近區域14b高於在遠離第1界面14a之中間區域14c，且在較中間區域14c更遠離第1界面14a之遠端區域14d高於在中間區域14c。
即，記錄層13中，濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之區域低於在遠離第1界面14a之區域。即，典型元素A之濃度在記錄層13之遠離第1界面14a之部分最高，從此處起朝記錄層13之靠近第1界面14a之部分而變低。
進而，上部電極14中之典型元素之濃度CA隨著在自第1界面14a朝上部電極14之方向上前進而暫時降低，其後增大。
而且，濃度CA於上述各部分係連續地變化。
如此一來，本實施形態之其他的非揮發性記憶元件314中，於記錄層13及上部電極14中，隨著在自記錄層13朝上部電極14之方向上前進，典型元素A之濃度CA具有濃度梯度，故典型元素A容易自記錄層13朝向上部電極14、而且在自第1界面14a朝上部電極14中間之方向上移動。
並且，如本實施形態之非揮發性記憶元件314般，關於上部電極14中之典型元素A之濃度CA，在靠近記錄層13與上部電極14之間的第1界面14a之附近區域14b中，只要存在有高於在遠離第1界面14a之區域、即、此處為中間區域14c之部分即可，且於過了中間區域14c之遠端區域14d中，濃度CA可再次變高。
藉此，根據本實施形態之非揮發性記憶元件314，亦可提供一種重複動作穩定性更高的非揮發性記憶元件。
本實施形態之非揮發性記憶元件310~314中，使記錄層13中所含之典型元素A以較記錄層13中之濃度低的濃度而含有於上部電極14中之方法為任意。
例如，可採用如下方法：於成膜作為記錄層13之膜之後，使用一種靶而成膜作為上部電極14之膜，上述靶係作為上部電極14之含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一種者，且亦含有記錄層13所含之典型元素A。例如，非揮發性記憶元件310可藉由該方法而製作。
又，可採用如下方法：於成膜記錄層13之後，使用作為上部電極14之含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者之靶，而成膜作為上部電極14之膜，其後，加熱作為記錄層13之膜與作為上部電極14之膜，藉此使作為記錄層13之膜中含有之典型元素自作為記錄層13之膜向作為上部電極14之膜中擴散。
再者，於以上所述中，作為記錄層13之膜之成膜與作為上部電極14之膜之成膜的順序為任意。
又，於作為記錄層13之膜及作為上部電極14之膜上(上部電極14之與記錄層13為相反側之面上)，例如成膜既已說明之作為字元線WLi 、整流元件34、加熱層35、保護層33B、及位元線BLj 中之至少任一者之膜，當該膜中含有記錄層13所含之典型元素Al時，如非揮發性記憶元件313、314般可獲得如下特性：在上部電極14中，典型元素A之濃度CA隨著遠離第1界面14a而暫時降低，其後上升。
(第2實施形態)
圖9係例示本發明之第2實施形態之非揮發性記憶元件之構成的模式圖。
即，同圖(a)係例示本實施形態之非揮發性記憶元件320之構成的模式剖面圖。同圖(b)係例示本實施形態之非揮發性記憶元件320之下部電極12、記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示下部電極12、記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖9所示，於本發明之第2實施形態之非揮發性記憶元件320中，具有記錄層13、上部電極14(第1層)以及下部電極12(第2層)。
並且，上部電極14中含有記錄層13所含之典型元素A。而且，上部電極14中之典型元素A之濃度CA低於記錄層13中之典型元素A之濃度CA。
進而，下部電極12中含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且含有記錄層13所含之典型元素A。而且，下部電極12中之典型元素A之濃度CA低於記錄層13之典型元素A之濃度CA。
即，非揮發性記憶元件320係於既已說明之非揮發性記憶元件310中進而包括下部電極12，該下部電極12係與記錄層13之與上部電極14相反之側鄰接而設置，並含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較記錄層13中之典型元素A之濃度低的濃度而含有典型元素A。
藉此，根據與第1實施形態所說明者相同之效果，在使施加於上部電極14及下部電極12之電壓之極性反轉時、或者在使接通於上部電極14及下部電極12之間的電流之方向反轉時，會使所產生之自記錄層13朝上部電極14或者朝下部電極12而移動之典型元素A之移動容易進行。
即，在對記錄層13施加不同極性之電壓、或者接通不同方向之電流時，使典型元素A之移動容易進行，藉此可在兩方之極性之動作中使動作穩定化。
對於本實施形態之非揮發性記憶元件320，亦可與第1實施形態之非揮發性記憶元件310同樣地進行各種變形。
圖10~圖13係例示本發明之第2實施形態之其他的非揮發性記憶元件之構成之模式圖。
即，圖10(a)~圖13(a)分別係例示本實施形態之其他的非揮發性記憶元件321~324之構成之模式剖面圖。圖10(b)~圖13(b)分別係例示本實施形態之其他的非揮發性記憶元件321~324之下部電極12、記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示下部電極12、記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
再者，於圖10~圖13中，關於上部電極14及記錄層13之特性，已於第1實施形態中作過說明，故適當省略。
如圖10所示，於本發明之第2實施形態之其他的非揮發性記憶元件321中，上部電極14及下部電極12中之典型元素之濃度CA在逐漸變化。除此之外，可與非揮發性記憶元件320相同，故省略說明。
於本實施形態之其他的非揮發性記憶元件321中，上部電極14中之典型元素A之濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之區域高於在遠離第1界面14a之區域，進而，下部電極12中之典型元素A之濃度CA在靠近記錄層13與下部電極12之間的第2界面12a的區域高於在遠離第2界面12a之區域。
如此一來，本實施形態之其他的非揮發性記憶元件321中，在上部電極14及下部電極12中，由於典型元素A之濃度CA具有濃度梯度，故典型元素A容易自記錄層13朝上部電極14、而且在自第1界面14a朝上部電極14中間之方向上移動，又，容易自記錄層13朝向下部電極12、而且在自第2界面12a朝下部電極12中間之方向上移動。
藉此，根據本實施形態之非揮發性記憶元件321，可提供一種重複動作穩定性更高的非揮發性記憶元件。
如圖11所示，本實施形態之其他的非揮發性記憶元件322中，記錄層13中之典型元素之濃度CA於第1界面14a及第2界面12a之附近在逐漸變化。
即，於記錄層13中，濃度CA在靠近記錄層13與上部電極14之間的第1界面14a之區域低於在遠離第1界面14a之區域，進而，在靠近記錄層13與下部電極12之間的第2界面12a之區域低於在遠離第2界面12a之區域。
而且，更進一步變成，於上部電極14中，濃度CA在上部電極14之靠近第1界面14a之部分較低，而且於上部電極14中，在遠離第1界面14a之部分最低，而於下部電極12中，濃度CA在靠近記錄層13與下部電極12之間的第2界面12a之區域低於遠離第2界面12a之區域。
而且，濃度CA於上述各部分連續變化。
如此一來，本實施形態之另一非揮發性記憶元件322，其中於下部電極12、記錄層13及上部電極14中，隨著自記錄層13朝上部電極14之方向上前進，其典型元素A之濃度CA具有濃度梯度，並且隨著自記錄層13朝下部電極12之方向上前進，其典型元素A之濃度CA具有濃度梯度，因此典型元素A容易自記錄層13朝向上部電極14、而且在自第1界面14a朝上部電極14中之方向上移動，或者典型元素A容易自記錄層13朝向下部電極12、而且在自第2界面12a朝下部電極12中之方向上移動。
藉此，根據本實施形態之非揮發性記憶元件322，可提供一種重複動作穩定性更高的非揮發性記憶元件。
如圖12所示，本實施形態之另一非揮發性記憶元件323，其中上部電極14中之典型元素之濃度CA隨著自第1界面14a朝上部電極14之方向上前進而暫時降低，其後增大，進而，下部電極12中之典型元素之濃度CA隨著自第2界面12a朝下部電極12之方向上前進而暫時降低，其後增大。
如此，上部電極14中之典型元素A之濃度CA，在靠近記錄層13與上部電極14之間的第1界面14a之附近區域14b中，只要存在有其濃度CA高於遠離第1界面14a之區域、即、此處為中間區域14c之部分即可，且於過了中間區域14c之遠端區域14d中，濃度CA可再次變高。並且，下部電極12中之典型元素A之濃度CA，在靠近記錄層13與下部電極12之間的第2界面12a之附近區域12b中，只要存在有其濃度CA高於在遠離第2界面12a之區域、即、此處為中間區域12c之部分即可，且於越過中間區域12c之遠端區域12d中，濃度CA可再次變高。
根據本實施形態之非揮發性記憶元件323，亦可提供一種重複動作穩定性更高的非揮發性記憶元件。
如圖13所示，本實施形態之其他的非揮發性記憶元件324中，記錄層13中之典型元素之濃度CA在逐漸變化，又，上部電極14中之典型元素之濃度CA隨著在自第1界面14a朝上部電極14之方向上前進而暫時降低，其後增大，進而，下部電極12中之典型元素之濃度CA隨著在自第2界面12a朝下部電極12之方向上前進而暫時降低，其後增大。
如此一來，本實施形態之其他的非揮發性記憶元件324中，於記錄層13及上部電極14中，隨著在自記錄層13朝上部電極14之方向上前進，典型元素A之濃度CA具有濃度梯度，因此，典型元素A容易自記錄層13朝向上部電極14、而且在自第1界面14a朝上部電極14中間之方向上移動。於記錄層13及下部電極12中，隨著在自記錄層13朝下部電極12之方向上前進，典型元素A之濃度CA具有濃度梯度，故典型元素A容易自記錄層13朝向下部電極12、而且在自第2界面12a朝下部電極12中間之方向上移動。
藉此，根據本實施形態之非揮發性記憶元件324，亦可提供一種重複動作穩定性更高的非揮發性記憶元件。
如此，根據本實施形態之非揮發性記憶裝置320~224，在使施加於上部電極14及下部電極12之電壓之極性反轉時、或者在使接通於上部電極14及下部電極12之間的電流之方向反轉時，會使所產生之自記錄層13朝上部電極14或者朝下部電極12而移動之典型元素A之移動容易進行。而且，在對記錄層13施加不同極性之電壓、或者接通不同方向之電流時，使典型元素A之移動容易進行，藉此可在兩方之極性之動作中使動作穩定化。
即，在重置動作RO中採用施加與設置動作SO極性相反之脈衝之方法時，即，在雙極性之驅動中，可使動作穩定化。
再者，本實施形態之非揮發性記憶裝置320~324中，亦可進行單側極性之驅動，於該情形時，亦可提供一種重複動作穩定性更高的非揮發性記憶元件。
再者，於上述非揮發性記憶元件320~324中，對於記錄層13在上部電極14側之特性及上部電極14之特性(例如濃度CA之分布)、與記錄層13在下部電極12側之特性及下部電極12之特性(例如濃度CA之分布)較為類似之情形作了說明，但本發明並不限定於此。例如，亦可將非揮發性記憶元件320所例示之上部電極14之特性、與非揮發性記憶元件321~324所例示之任一下部電極12之特性加以組合。即，上部電極14之特性與下部電極12之特性可彼此獨立地任意設定。
又，由於上部電極14與下部電極12可互換，因此對第1實施形態所說明之上部電極14以及與上部電極14相關之記錄層13之特性，可適用於下部電極12以及與下部電極12相關之記錄層13之特性。
又，本實施形態之非揮發性記憶元件320~324中，使記錄層13中所含之典型元素A以較記錄層13中之濃度低的濃度而含有於上部電極14及下部電極12之至少任一者中之方法為任意，亦可將與第1實施形態中使上部電極14含有典型元素A之方法相類似的方法應用於下部電極12。
上述第1及第2實施形態之非揮發性記憶元件310~314、320~324中，上部電極14及下部電極12之至少任一者中之典型元素A之濃度CA可設為2原子%(原子百分比)以上、30原子%以下。
在將典型元素設為A、將過渡元素設為B時，記錄層13可具有以Ax By O4 (0.1≦x≦2.2、1.5≦y≦2)所表示之尖晶石結構、以Ax By O2 (0.1≦x≦1.1、0.9≦y≦1.1)所表示之銅鐵礦結構、以Ax By O4 (0.5≦x≦1.1、0.7≦y≦1.1)所表示之黑鎢礦結構、以及以Ax By O3 (0.5≦x≦1.1、0.9≦y≦1)所表示之鈦鐵礦結構中之任一者。
並且，典型元素A可為選自由Zn、Cd及Hg所組成之群中之至少1種。
過渡元素B可為選自由Cr及Mn所組成之群中之至少1種。
進而，具體而言，典型元素A係選自由Zn、Cd及Hg所組成之群中之至少1種，且過渡元素B可為選自由Cr及Mn所組成之群中之至少1種。
(第3實施形態)
圖14係例示本發明之第3實施形態之非揮發性記憶元件之構成的模式圖。
即，同圖(a)係例示本實施形態之非揮發性記憶元件330之構成的模式剖面圖。同圖(b)係例示本實施形態之非揮發性記憶元件330之下部電極12、記錄層13及上部電極14中之典型元素A之濃度變化的曲線圖，垂直方向之軸表示下部電極12、記錄層13及上部電極14中之膜厚方向之位置x，水平方向之軸表示典型元素A之濃度CA。
如圖14所示，本發明之第3實施形態之非揮發性記憶元件330具有記錄層13、上部電極14(第1層)以及下部電極12(第2層)。
即，非揮發性記憶元件330係如第1實施形態之非揮發性記憶元件310，其中進而包括與記錄層13之與上部電極14為相反之側鄰接而設置的下部電極12，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者。
並且，上部電極14及下部電極12之任一者中被賦予低電位之一方之典型元素A的濃度CA高於任一者中之另一方。
本具體例中，在上部電極14及下部電極12中，對上部電極14賦予較下部電極12低的電位。並且，上部電極14中之典型元素A之濃度CA高於下部電極12中之典型元素A之濃度CA。即，作為負側之極之上部電極14中所含之典型元素A之濃度CA低於記錄層13，且高於作為正側之極之下部電極12。
本實施形態之非揮發性記憶元件330例如在上部電極14及下部電極12中，在對上部電極14賦予較下部電極12低的電位的單極性之動作中，可使重複動作穩定性提高。
本具體例之非揮發性記憶元件330在設置動作SO中，例如對上部電極14賦予較下部電極12低的電位，此時，記錄層13中所含之典型元素A會自記錄層13向上部電極14移動。而且，根據與第1實施形態所說明者相同之效果，藉由將上部電極14中之典型元素A之濃度CA設定為高於下部電極12，而使典型元素A自記錄層13向上部電極14之移動簡易化。即，使設置動作SO簡易化、穩定化。
藉此，根據本實施形態之非揮發性記憶元件330，可提供一種重複動作穩定性更高的非揮發性記憶元件。
再者，對於本實施形態之非揮發性記憶元件330，在進行重置動作RO時，可使用既已說明之利用焦耳熱之方法。
再者，於本實施形態之非揮發性記憶裝置330中，作為負側之極之上部電極14中所含之典型元素A之濃度CA只要高於作為正側之極之下部電極12即可，因此作為正側之極之下部電極12中亦可不含有典型元素A。
(第4實施形態)
本發明之第4實施形態之非揮發性記憶裝置係交叉點型非揮發性記憶裝置，其係使用有上述第1~第3實施形態之非揮發性記憶元件之非揮發性記憶裝置。
圖15係例示本發明之第4實施形態之非揮發性記憶裝置之構成的模式立體圖。
圖16係例示本發明之第4實施形態之非揮發性記憶裝置之構成的模式電路圖。
如圖15及圖16所示，本實施形態之非揮發性記憶裝置210中，在基板30之主面上，設置有於X軸方向上延伸之帶狀之第1配線(字元線WLi-1 、WLi 、WLi+1 )。而且，在與基板30平行之面內，在與X軸正交之Y軸方向上延伸之帶狀之第2配線(位元線BLj-1 、BLj 、BLj+1 )係與第1配線(字元線WLi-1 、WLi 、WLi+1 )對向而設置。
再者，以上所述為第1配線與第2配線正交之示例，只要第1配線與第2配線交叉(非平行)便可。
另外，以此方式，將相對於基板30之主面而平行之平面設為X-Y平面，將第1配線之延伸方向設為X軸，將X-Y平面內與X軸正交之軸設為Y軸，將相對於X軸及Y軸之垂直方向設為Z軸。
再者，以上所述中之下標i及下標j為任意。即，圖15及圖16中表示第1配線與第2配線分別設置為3根之示例，但並不限定於此，第1配線與第2配線之數量為任意。而且，在本具體例中，第1配線為字元線，第2配線為位元線。但是，亦可將第1配線作為位元線，將第2配線作為字元線。以下，將第1配線作為字元線、將第2配線作為位元線而進行說明。
又，如圖15及圖16所示，在第1配線與第2配線之間夾隔有記憶晶胞33。即，於非揮發性記憶裝置210中，在位元配線與字元配線三維交叉而形成之交叉部中設置有記憶晶胞33。
如圖16所示，例如字元線WLi-1 、WLi 、WLi+1 之一端經由作為選擇開關之MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)電晶體RSW而連接於具有解碼功能之字元線驅動器31，位元線BLj-1 、BLj 、BLj+1 之一端經由作為選擇開關之MOS電晶體CSW而連接於具有解碼及讀出功能之位元線驅動器32。
向MOS電晶體RSW之閘極中，輸入用以選擇1根字元線(列)之選擇信號Ri-1 、Ri 、Ri+1 ，向MOS電晶體CSW之閘極中，輸入用以選擇1根位元線(行)之選擇信號Ci-1 、Ci 、Ci+1 。
記憶晶胞33配置於字元線WLi-1 、WLi 、WLi+1 與位元線BLj-1 、BLj 、BLj+1 之交叉部，為所謂的交叉點型單元陣列結構。
於記憶晶胞33上，可附加用以防止進行記錄/再生時之潛行電流(sneak current)之整流元件34。
再者，如此之交叉點型單元陣列結構之長處在於，無需將MOS電晶體個別連接於記憶晶胞33，故有利於高積體化。
如根據圖2既已說明般，在字元線WLi 與位元線BLj 之間，設置有記憶晶胞33及整流元件34。再者，字元線WLi 與位元線BLj 之上下之配置關係為任意。而且，字元線WLi 與位元線BLj 之間的記憶晶胞33與整流元件34之配置關係亦為任意。
並且，如既已說明般，可使用第1~第3實施形態之非揮發性記憶元件中之任一者作為記憶晶胞33。即，可使用第1~第3實施形態之非揮發性記憶元件中之任一者作為記憶晶胞33之記錄部22。
記錄部22具有下部電極12、上部電極14、以及設置於下部電極12與上部電極14之間的記錄層13。
此處，記錄層13、下部電極12及上部電極14可分別使用第1~第3實施形態中所說明之記錄層13、下部電極12及上部電極14。
於具有如此之構成之本實施形態之非揮發性記憶裝置210中，作為驅動部之字元線驅動器31及位元線驅動器32係經由字元線WLi 及位元線BLj 而進行對記憶晶胞33之非揮發性記憶元件之記錄層13施加電壓、以及對上述記錄層13接通電流之至少任一者。藉此，驅動部使記錄層13在高電阻狀態與低電阻狀態之間轉變而記錄資訊。再者，驅動部可讀出記錄層13中所記錄之資訊。
即，本實施形態之非揮發性記憶裝置210包括：第1~第3實施形態之非揮發性記憶元件中之任一者；以及驅動部，其係藉由對上述非揮發性記憶元件之記錄層13施加電壓、以及對記錄層13接通電流中之至少任一者，使得記錄層13在高電阻狀態與低電阻狀態之間轉變而記錄資訊。
非揮發性記憶裝置210進而包括以夾隔非揮發性記憶元件之方式所設置的字元線WLi 及位元線BLj ，上述驅動部係經由字元線WLi 及位元線BLj 而進行對記錄層13施加電壓、以及對上述記錄層接通電流中之至少任一者。
根據具有如此構成之本實施形態之非揮發性記憶裝置210，可提供一種重複動作穩定性高的非揮發性記憶裝置。
圖17係例示本發明之第4實施形態之其他的非揮發性記憶裝置之構成之模式立體圖。
圖18係例示本發明之第4實施形態之其他的非揮發性記憶裝置之構成之模式立體圖。
如圖17所示，亦可使包含字元線、位元線、及被其等所夾隔之記憶晶胞33之積層結構體堆積2層，從而構成三維結構之非揮發性記憶裝置211。
進而，如圖18所示，亦可使包含字元線、位元線、及被其等所夾隔之記憶晶胞33之積層結構體堆積3層，從而構成三維結構之非揮發性記憶裝置212。
如此，亦可使包含字元線、位元線、及被其等所夾隔之記憶晶胞33之積層結構體堆積複數層，從而構成三維結構之非揮發性記憶裝置，且堆積之積層數為任意。
(第5實施形態)
本發明之第5實施形態係探針記憶體型非揮發性記憶裝置。
圖19係例示本發明之第5實施形態之非揮發性記憶裝置之構成的模式立體圖。
圖20係例示本發明之第5實施形態之非揮發性記憶裝置之構成的模式俯視圖。
如圖19及圖20所示，於本發明之第5實施形態之非揮發性記憶裝置250中，於XY掃描器516上，配置有設置在電極521上之記錄層13。而且，以與該記錄層13對向之方式配置有探針陣列。
探針陣列含有基板523、以及於基板523之一面側配置成陣列狀之複數個探針(探頭)524。複數個探針524各自例如係由懸臂所構成，且藉由多工驅動器525、526而被驅動。
複數個探針524可分別使用基板523內之微致動器而個別動作，但亦可全體統一進行相同動作而對記憶媒體(記錄層13)之資料區域531進行存取。
首先，使用多工驅動器525、526，使所有的探針524於X方向上以固定週期進行往復動作，並自記憶媒體(記錄層13)之伺服區域532讀出Y方向之位置資訊。Y方向之位置資訊被傳輸至驅動器515。
驅動器515根據該位置資訊而驅動XY掃描器516，使記憶媒體(記錄層13)於Y方向移動，進行記憶媒體(記錄層13)與探針之定位。
當兩者之定位結束後，對於資料區域531上之所有的探針524，同時且連續地進行資料之讀出或者寫入。
資料之讀出及寫入係藉由探針524於X方向上往復動作而連續地進行。又，資料之讀出及寫入係藉由依序改變記錄層13於Y方向上之位置而對資料區域531逐列實施。
再者，亦可使記錄層13於X方向上以固定週期往復運動而自記憶媒體(記錄層13)讀出位置資訊，並使探針524於Y方向上移動。
記錄層13例如設置於在基板520上所設之電極521上。
記錄層13含有複數個資料區域531、以及分別配置於複數個資料區域531之X方向之兩端的伺服區域532。複數個資料區域531佔據記錄層13之主要部分。
於伺服區域532內記憶有伺服脈衝信號。伺服脈衝信號係表示資料區域531內之Y方向之位置資訊。
於記錄層13內，除該等資訊之外，進而配置有記憶有位址資料之位址區域及用以獲取同步之前置區域。
資料及伺服脈衝信號係作為記憶位元(電阻變動)而儲存於記錄層13內。記憶位元之「1」及「0」資訊係藉由檢測記錄層13之電阻而讀出。
於本具體例中，對應1個資料區域531而設置1個探針(探頭)，並對應1個伺服區域532而設置1個探針。
資料區域531係由複數個軌道構成。根據自位址區域所讀出之位址信號來特定資料區域531之軌道。又，自伺服區域532所讀出之伺服脈衝信號係用以使探針524朝軌道之中心移動並消除記憶位元之讀取誤差者。
此處，使X方向對應於下行軌道方向，使Y方向對應於軌道方向，藉此，例如可利用HDD之探頭位置控制技術。
並且，各探針524例如經由多工驅動器525、526而連接於驅動部600。驅動部600對各探針524供給用於資訊記錄之電壓及電流中之至少任一者。而且，記錄層13利用經由探針524而被賦予之電壓及電流，在高電阻狀態與低電阻狀態之間轉變。又，驅動部600檢測記錄層13中所記錄之高電阻狀態與低電阻狀態，並讀出所記錄之資訊。
於如此構成之非揮發性記憶裝置250中，作為記錄層13，可使用第1~第3實施形態中說明之非揮發性記憶元件中之任一者之記錄層13。又，作為電極521，可使用第1~第3實施形態中說明之非揮發性記憶元件中之任一者之上部電極14或者下部電極12。即，可使用第1~第3實施形態中所說明之非揮發性記憶元件中之任一者作為記錄層13及電極521。
即，本實施形態之非揮發性記憶裝置250包括：第1~第3實施形態中說明之非揮發性記憶元件中之任一者；以及驅動部600，其係藉由對上述非揮發性記憶元件之記錄層13施加電壓、以及對記錄層13接通電流中之至少任一者，使得記錄層13在高電阻狀態與低電阻狀態之間轉變而記錄資訊。
並且，非揮發性記憶裝置250進而包括與含有記錄層13及電極521之非揮發性記憶元件併設之探針524，驅動部600經由探針524而對非揮發性記憶元件之記錄層13之記錄單位進行上述電壓施加及上述電流通電中之至少任一者。
再者，驅動部600亦可包含上述驅動器515及XY掃描器516，相反，驅動部亦可包含於上述驅動器515及XY掃描器516中。
藉此，根據與第1~第3實施形態之非揮發性記憶元件相關所說明之效果，本實施形態之探針記憶體型非揮發性記憶裝置250亦可提供一種重複動作穩定性高的非揮發性記憶裝置。
(第6實施形態)
本發明之第6實施形態係快閃記憶體型非揮發性記憶裝置。
圖21係例示本發明之第6實施形態之非揮發性記憶裝置之主要部分之構成的模式剖面圖。
圖22係例示本發明之第6實施形態之非揮發性記憶裝置之動作的模式剖面圖。
如圖21所示，於本實施形態之非揮發性記憶裝置260中，具有快閃記憶體型記憶晶胞，該記憶晶胞係由MIS(metal-insulator-semiconductor，金屬-絕緣體-半導體)電晶體所構成。
即，於半導體基板41之表面區域上，形成有擴散層42。於擴散層42之間的通道區域上，形成有閘極絕緣層43。於閘極絕緣層43上，形成有本發明之實施形態之非揮發性記憶元件44。於非揮發性記憶元件44上形成有控制閘極電極45。
此處，對於非揮發性記憶元件44而言，可使用第1~第3實施形態之非揮發性記憶元件中之任一者。
即，圖21中並未圖示，但非揮發性記憶元件44具有於第1~第3實施形態之非揮發性記憶元件中所說明之記錄層13及上部電極14。進而，非揮發性記憶元件44可進而具有第1~第3實施形態之非揮發性記憶元件中所說明之下部電極12。
即，本實施形態之非揮發性記憶裝置260包括：第1~第3實施形態所說明之非揮發性記憶元件中之至少任一者；以及驅動部(未圖示)，其係對上述非揮發性記憶元件之記錄層13施加電壓或者接通電流，使得記錄層13在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
該情形時之驅動部連接於控制閘極電極45，且驅動部係經由控制閘極電極45而進行對記錄層13施加電壓、以及對記錄層13接通電流中之至少任一者。
即，本實施形態之非揮發性記憶裝置260進而包括MIS電晶體，該MIS電晶體具有閘極電極(控制閘極電極45)以及閘極絕緣膜(閘極絕緣層43)。非揮發性記憶元件44係設置於上述MIS電晶體之上述閘極電極與上述閘極絕緣層之間。
再者，以上所述中，非揮發性記憶元件44之上部電極14及下部電極12中之任一者例如亦可兼用作控制閘極電極45。
半導體基板41可為井區域，又，半導體基板41與擴散層42具有彼此相反之導電型。控制閘極電極45為字元線，且係由例如導電性多晶矽所構成。
如圖22所示，於設置(寫入)動作SO中，對控制閘極電極45賦予電位V1，並對半導體基板41賦予電位V2。
電位V1及電位V2之差為用於使非揮發性記憶元件44之記錄層13在高電阻狀態與低電阻狀態之間轉變之充分之大小。但是，電位差之極性並無特別限定。即，V1>V2及V1<V2之任一者均可。
例如，在初始狀態(重置狀態)下，若假定記錄層13為高電阻狀態相HR，則由於實質上閘極絕緣層43變厚，故記憶晶胞(MIS電晶體)之臨限值變高。
若賦予電位V1、V2而使記錄層13自該狀態變為低電阻狀態相LR，則由於實質上閘極絕緣層43變薄，故記憶晶胞(MIS電晶體)之臨限值變低。
再者，電位V2被賦予半導體基板41，亦可取而代之，將電位V2自擴散層42傳輸至記憶晶胞之通道區域。
再者，同圖中，箭頭Ae表示電子之移動，箭頭Ai表示離子之移動。
另一方面，在重置(刪除)動作RO中，對控制閘極電極45賦予電位V1'，對擴散層42之一方賦予電位V3，並對擴散層42之另一方賦予電位V4(<V3)。
電位V1'為超過設置狀態之記憶晶胞之臨限值的值。
此時，記憶晶胞變為接通，電子自擴散層42之另一方朝向一方而流動，並且產生熱電子。該熱電子經由閘極絕緣層43而注入至記錄層13，因此記錄層13之溫度上升。
藉此，記錄層13自低電阻狀態相LR變化成高電阻狀態相，故實質上閘極絕緣層43變厚，記憶晶胞(MIS電晶體)之臨限值變高。
如此一來，可根據與快閃記憶體相類似之原理而改變記憶晶胞之臨限值，從而可作為非揮發性記憶裝置而利用。
此時，本實施形態之非揮發性記憶裝置260中，使用第1~第3實施形態所說明之非揮發性記憶元件中之任一者作為非揮發性記憶元件44，因此可提供一種能夠進行重複穩定動作之非揮發性之非揮發性記憶裝置。
圖23係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之構成的模式圖。
圖24係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之模式剖面圖。
即，本實施形態之其他的非揮發性記憶裝置261為NAND型快閃記憶體，圖23例示有NAND晶胞單元261c及連接於其之驅動部600，圖24例示有NAND晶胞單元261c之結構。
如圖23及圖24所示，於P型半導體基板41a內，形成有N型井區域41b及P型井區域41c。於P型井區域41c內，形成有NAND晶胞單元261c。
NAND晶胞單元261c係由包含串聯連接之複數個記憶晶胞MC之NAND串、以及於其兩端上每端連接一個之共計2個選擇閘極電晶體ST所構成。
記憶晶胞MC及選擇閘極電晶體ST具有相同結構。具體而言，該等係由N型擴散層42、N型擴散層42之間的通道區域上之閘極絕緣層43、閘極絕緣層43上之非揮發性記憶元件44、以及非揮發性記憶元件44之上之控制閘極電極45(CG)所構成。
並且，各控制閘極電極45(CG)電性連接於驅動部600。再者，驅動部600可設置於設置有NAND晶胞單元261c之基板上，亦可另外設置於其他基板上。
而且，非揮發性記憶元件44中使用有第1~第3實施形態之非揮發性記憶元件中之至少任一者。即，該等之圖中並未圖示，但非揮發性記憶元件44中設置有第1~第3實施形態中說明之記錄層13、上部電極14及下部電極中之至少任一者。
作為記憶晶胞MC之非揮發性記憶元件44之記錄層13之狀態(高電阻狀態相HR及低電阻狀態相LR)可藉由上述基本動作而變化。相對於此，選擇閘極電晶體ST之記錄層13被固定為設置狀態、即低電阻狀態相LR。
選擇閘極電晶體ST之其中一個連接於源極線SL，另一個連接於位元線BL。
在設置(寫入)動作SO之前，NAND晶胞單元261c內之所有的記憶晶胞為重置狀態(電阻大)。
在設置(寫入)動作SO中，自源極線SL側之記憶晶胞MC朝位元線BL側之記憶晶胞而逐一依序進行。
對所選擇之字元線(控制閘極電極)WL賦予寫入電位V1(正電位)，對未選擇之字元線WL賦予傳輸電位(記憶晶胞MC變為接通之電位)Vpass 。
使源極線SL側之選擇閘極電晶體ST斷開，使位元線BL側之選擇閘極電晶體ST導通，並自位元線BL向所選擇之記憶晶胞MC之通道區域傳輸程式資料。
例如，當程式資料為「1」時，向所選擇之記憶晶胞MC之通道區域中傳輸寫入禁止電位(例如與V1相同程度之電位)，使所選擇之記憶晶胞MC之記錄層13之電阻值不會自高狀態變化為低狀態。
又，當程式資料為「0」時，向所選擇之記憶晶胞MC之通道區域中傳輸V2(<V1)，使所選擇之記憶晶胞MC之記錄層13之電阻值自高狀態變化為低狀態。
另一方面，在重置(刪除)動作RO中，例如對所有的字元線(控制閘極電極)WL賦予V1'，使NAND晶胞單元261c內之所有的記憶晶胞MC接通。又，使2個選擇閘極電晶體ST導通，對位元線BL賦予V3，並對源極線SL賦予V4(<V3)。
此時，由於熱電子被注入至NAND晶胞單元261c內之所有記憶晶胞MC之記錄層13中，因此可對NAND晶胞單元261c內之所有的記憶晶胞MC總括執行重置動作。
讀出動作係對所選擇之字元線(控制閘極電極)WL賦予讀出電位(正電位)，並對未選擇之字元線(控制閘極電極)WL賦予無論資料「0」、「1」記憶晶胞MC均必然為接通之電位。
又，使2個選擇閘極電晶體ST導通，對NAND串供給讀出電流。
所選擇之記憶晶胞MC在被施加讀出電位後，會根據儲存於其中之資料之值而接通或者斷開，因此，例如可藉由檢測讀出電流之變化而讀出資料。
再者，於圖24所例示之結構中，選擇閘極電晶體ST具有與記憶晶胞MC相同之結構，但亦能以如下方式而變形。
圖25係例示本發明之第6實施形態之變形例之非揮發性記憶裝置之主要部分的模式剖面圖。
如圖25所示，於本實施形態之變形例之非揮發性記憶裝置262中，對於選擇閘極電晶體ST，亦可作為通常的MIS電晶體而不形成記錄層。
圖26係例示本發明之第6實施形態之變形例之非揮發性記憶裝置之主要部分的模式剖面圖。
如圖26所示，於本實施形態之變形例之非揮發性記憶裝置263中，構成NAND串之複數個記憶晶胞MC之閘極絕緣層可替換成P型半導體層47。
在高積體化發展、記憶晶胞MC得以微細化後，於未賦予電壓之狀態下，P型半導體層47被空乏層充滿。
在設置(寫入)動作SO中，對所選擇之記憶晶胞MC之控制閘極電極45賦予正的寫入電位(例如3.5V)，且對未選擇之記憶晶胞MC之控制閘極電極45賦予正的傳輸電位(例如1V)。
此時，NAND串內之複數個記憶晶胞MC之P型井區域41c之表面由P型反轉為N型，形成通道。
因此，如上所述，若使位元線BL側之選擇閘極電晶體ST導通，並自位元線BL向所選擇之記憶晶胞MC之通道區域中傳輸程式資料「0」，則可進行設置動作。
另一方面，在重置(刪除)動作RO中，例如若對所有的控制閘極電極45賦予負的刪除電位(例如-3.5V)，並對P型井區域41c及P型半導體層47賦予接地電位(0V)，則可對構成NAND串之所有的記憶晶胞MC總括執行重置動作。
在讀出時，對所選擇之記憶晶胞MC之控制閘極電極45賦予正的讀出電位(例如0.5V)，並對未選擇之記憶晶胞MC之控制閘極電極45賦予無論資料「0」、「1」記憶晶胞MC均必然接通之傳輸電位(例如1V)。
其中，關於「1」狀態之記憶晶胞MC之臨限值電壓Vth「1」，係在0V<Vth「1」<0.5V之範圍內，且「0」狀態之記憶晶胞MC之臨限值電壓Vth「0」係在0.5V<Vth「0」<1V之範圍內。
又，使2個選擇閘極電晶體ST導通，對NAND串供給讀出電流。
根據如此之狀態，NAND串中流動之電流量會與所選擇之記憶晶胞MC中儲存之資料的值相對應地發生變化，因此可藉由檢測該變化而讀出資料。
再者，於該變形例中較理想的是，P型半導體層47之總摻雜量多於P型井區域41c之總摻雜量，且P型半導體層47之費米能級較P型井區域41c之費米能級深0.5V左右。
此係為了在對控制閘極電極45賦予正的電位時，自N型擴散層42間之P型井區域41c之表面部分開始進行由P型向N型之反轉，以形成通道。
如此一來，例如，在寫入時，未選擇之記憶晶胞MC之通道僅會形成於P型井區域41c與P型半導體層47之界面上，在讀出時，NAND串內之複數個記憶晶胞MC之通道僅會形成於P型井區域41c與P型半導體層47之界面上。
亦即，即便記憶晶胞MC所用之非揮發性記憶元件44之記錄層13為低電阻狀態相LR，亦不會有擴散層42與控制閘極電極45之短路。
圖27係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之構成的模式圖。
圖28係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之模式剖面圖。
即，本實施形態之其他的非揮發性記憶裝置264為NOR(Not Or，或非)型快閃記憶體，圖27例示有NOR晶胞單元264c及連接於其之驅動部600，圖28例示有NOR晶胞單元264c之結構。
如圖27及圖28所示，於P型半導體基板41a內，形成有N型井區域41b及P型井區域41c。於P型井區域41c內，形成有NOR晶胞。
NOR晶胞係由連接於位元線BL與源極線SL之間的1個記憶晶胞(MIS電晶體)MC所構成。
記憶晶胞MC係由N型擴散層42、N型擴散層42之間的通道區域上之閘極絕緣層43、閘極絕緣層43上之非揮發性記憶元件44、以及非揮發性記憶元件44上之控制閘極電極45所構成。
並且，各控制閘極電極45(CG)電性連接於驅動部600。再者，驅動部600可設置於設置有NOR晶胞單元264c之基板上，亦可另外設置於其他基板上。
記憶晶胞MC所用之非揮發性記憶元件44之記錄層13之狀態(高電阻狀態相HR及低電阻狀態相LR)可根據上述基本動作而變化。
圖29係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之構成的模式圖。
圖30係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之模式剖面圖。
即，本實施形態之其他的非揮發性記憶裝置265為雙電晶體型(2-transistor)快閃記憶體，圖29例示有雙電晶體晶胞單元265c及連接於其之驅動部600，圖30例示有雙電晶體晶胞單元265c之結構。
如圖29及圖30所示，雙電晶體晶胞單元265c為一併具有NAND晶胞單元之特徵及NOR晶胞之特徵的晶胞結構。
於P型半導體基板41a內，形成有N型井區域41b及P型井區域41c。於P型井區域41c內，形成有雙電晶體晶胞單元265c。
雙電晶體晶胞單元265c係由串聯連接之1個記憶晶胞MC及1個選擇閘極電晶體ST所構成。
記憶晶胞MC及選擇閘極電晶體ST具有相同結構。具體而言，該等係由N型擴散層42、N型擴散層42之間的通道區域上之閘極絕緣層43、閘極絕緣層43上之非揮發性記憶元件44、及非揮發性記憶元件44上之控制閘極電極45所構成。
並且，各控制閘極電極45(CG)電性連接於驅動部600。再者，驅動部600可設置於設置有雙電晶體晶胞單元265c之基板上，亦可另外設置於其他基板上。
記憶晶胞MC所用之非揮發性記憶元件44之記錄層13之狀態(高電阻狀態相HR及低電阻狀態相LR)可根據上述基本動作而變化。相對於此，選擇閘極電晶體ST之記錄層13被固定為設置狀態、即低電阻狀態相LR。
選擇閘極電晶體ST連接於源極線SL，記憶晶胞MC連接於位元線BL。
記憶晶胞MC所用之非揮發性記憶元件44之記錄層13之狀態(高電阻狀態相HR及低電阻狀態相LR)可根據上述基本動作而變化。
再者，於圖30例示之結構中，選擇閘極電晶體ST具有與記憶晶胞MC相同之結構，但亦能以如下方式而變形。
圖31係例示本發明之第6實施形態之變形例之非揮發性記憶裝置之主要部分的模式剖面圖。
如圖31所示，於本實施形態之變形例之非揮發性記憶裝置266中，對於選擇閘極電晶體ST，亦可作為通常的MIS電晶體而不形成非揮發性記憶元件44。
以上，一面參照具體例一面說明了本發明之實施形態。但是，本發明並不限定於該等具體例。例如，關於構成非揮發性記憶元件及非揮發性記憶裝置之各要素之具體構成，只要本領域技術人員藉由從眾所周知之範圍內進行適當選擇而同樣地實施本發明並可獲得同樣的效果，則均屬於本發明之範疇。
又，於技術上可能之範圍內將各具體例中之任兩個以上之要素組合而成者，只要包含本發明之主旨，則亦屬於本發明之範疇。
此外，本領域技術人員根據本發明實施形態之上述的非揮發性記憶元件及非揮發性記憶裝置而進行適當設計變更並可實施之所有的非揮發性記憶元件及非揮發性記憶裝置，只要包含本發明之主旨，則亦屬於本發明之範圍。
另外可瞭解，於本發明之思想範疇內，只要為本領域技術人員，便可想到各種變更例及修正例，且其等變更例及修正例亦屬於本發明之範疇。
 產業上之可利用性
根據本發明，可提供一種重複動作穩定性高的非揮發性記憶元件及非揮發性記憶裝置。
12．．．下部電極(第2層)
12a．．．第2界面
12b．．．附近區域
12c．．．中間區域
12d．．．遠端區域
13．．．記錄層
14．．．上部電極(第1層)
14a．．．第1界面
14b．．．附近區域
14c．．．中間區域
14d．．．遠端區域
22．．．記錄部
30．．．基板
31．．．字元線驅動器
32．．．位元線驅動器
33．．．記憶晶胞
33B．．．保護層
34．．．整流元件
35．．．加熱層
41．．．半導體基板
41a．．．P型半導體基板
41b．．．N型井區域
41c．．．P型井區域
42．．．N型擴散層(擴散層)
43．．．閘極絕緣層
44．．．非揮發性記憶元件
45．．．控制閘極電極
47．．．P型半導體層
210、211、212、250、260、261~266．．．非揮發性記憶裝置
261c．．．NAND晶胞單元
264c．．．NOR晶胞單元
265c．．．雙電晶體晶胞單元
310~314、320~324、330、390、391．．．非揮發性記憶元件
515．．．驅動器
516．．．XY掃描器
520．．．基板
521．．．電極
523．．．基板
524．．．探針
525、526．．．多工驅動器
531．．．資料區域
532．．．伺服區域
600．．．驅動部
圖1(a)、(b)係例示本發明之第1實施形態之非揮發性記憶元件之構成的模式圖；
圖2(a)、(b)係例示應用本發明之第1實施形態之非揮發性記憶元件之非揮發性記憶裝置的主要部分之構成之模式圖；
圖3(a)、(b)係例示第1比較例之非揮發性記憶元件之構成的模式圖；
圖4(a)、(b)係例示第2比較例之非揮發性記憶元件之構成的模式圖；
圖5(a)、(b)係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖6(a)、(b)係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖7(a)、(b)係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖8(a)、(b)係例示本發明之第1實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖9(a)、(b)係例示本發明之第2實施形態之非揮發性記憶元件之構成的模式圖；
圖10(a)、(b)係例示本發明之第2實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖11(a)、(b)係例示本發明之第2實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖12(a)、(b)係例示本發明之第2實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖13(a)、(b)係例示本發明之第2實施形態之其他的非揮發性記憶元件之構成之模式圖；
圖14(a)、(b)係例示本發明之第3實施形態之非揮發性記憶元件之構成的模式圖；
圖15係例示本發明之第4實施形態之非揮發性記憶裝置之構成的模式立體圖；
圖16係例示本發明之第4實施形態之非揮發性記憶裝置之構成的模式電路圖；
圖17係例示本發明之第4實施形態之其他的非揮發性記憶裝置之構成之模式立體圖；
圖18係例示本發明之第4實施形態之其他的非揮發性記憶裝置之構成之模式立體圖；
圖19係例示本發明之第5實施形態之非揮發性記憶裝置之構成的模式立體圖；
圖20係例示本發明之第5實施形態之非揮發性記憶裝置之構成的模式俯視圖；
圖21係例示本發明之第6實施形態之非揮發性記憶裝置之主要部分之構成的模式剖面圖；
圖22係例示本發明之第6實施形態之非揮發性記憶裝置之動作的模式剖面圖；
圖23係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之構成的模式圖；
圖24係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之模式剖面圖；
圖25係例示本發明之第6實施形態之變形例之非揮發性記憶裝置之主要部分的模式剖面圖；
圖26係例示本發明之第6實施形態之變形例之非揮發性記憶裝置之主要部分的模式剖面圖；
圖27係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之構成的模式圖；
圖28係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之模式剖面圖；
圖29係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之構成的模式圖；
圖30係例示本發明之第6實施形態之其他的非揮發性記憶裝置之主要部分之模式剖面圖；及
圖31係例示本發明之第6實施形態之變形例之非揮發性記憶裝置之主要部分的模式剖面圖。
13．．．記錄層
14．．．上部電極(第1層)
14a．．．第1界面
310．．．非揮發性記憶元件

Claims (28)

  1. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中上述第1層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之區域高於在遠離上述第1界面之區域。
  2. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中上述第1層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之附近區域高於在遠離上述第1界面之中間區域，且在較上述中間區域更遠離上述第1界面之遠端區域高於在上述中間區域。
  3. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中上述第1層中之上述典型元素之濃度為2原子百分比以上、30原子百分比以下。
  4. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中上述記錄層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之部分低於在遠離上述第1界面之部分。
  5. 如請求項4之非揮發性記憶元件，其中上述第1層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之區域高於在遠離上述第1界面之區域。
  6. 如請求項4之非揮發性記憶元件，其中上述第1層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之附近區域高於在遠離上述第1界面之中間區域，且在較上述中間區域更遠離上述第1界面之遠端區域高於在上述中間區域。
  7. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中進而包括鄰接而設置於與上述記錄層之與上述第1層為相反之側之第2層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素。
  8. 如請求項7之非揮發性記憶元件，其中上述第2層中之上述典型元素之濃度，其在靠近上述記錄層與上述第2層之間的第2界面之區域高於在遠離上述第2界面之區域。
  9. 如請求項7之非揮發性記憶元件，其中上述第2層中之上述典型元素之濃度，其在靠近上述記錄層與上述第2層之間的第2界面之附近區域高於在遠離上述第2界面之中 間區域，且在較上述中間區域更遠離上述第2界面之遠端區域高於在上述中間區域。
  10. 如請求項7之非揮發性記憶元件，其中上述記錄層中之上述典型元素之濃度，其在靠近上述記錄層與上述第2層之間的第2界面之部分低於在遠離上述第2界面之部分。
  11. 如請求項10之非揮發性記憶元件，其中上述第1層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之區域高於在遠離上述第1界面之區域。
  12. 如請求項10之非揮發性記憶元件，其中上述第1層中之上述典型元素之濃度，其在靠近上述記錄層與上述第1層之間的第1界面之附近區域高於在遠離上述第1界面之中間區域，且在較上述中間區域更遠離上述第1界面之遠端區域高於在上述中間區域。
  13. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中進而包括鄰接而設置於與上述記錄層之與上述第 1層為相反之側之第2層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，上述第1層與上述第2層之任一者中被賦予低電位之一方之上述典型元素的濃度係高於上述任一者中之另一方。
  14. 一種非揮發性記憶元件，其特徵在於包括：記錄層，其含有典型元素、過渡元素以及氧，可藉由在高電阻狀態與低電阻狀態之間進行可逆地轉變而記錄資訊；及與上述記錄層鄰接而設置之第1層，其含有金屬、金屬氧化物、金屬氮化物及金屬碳化物中之至少任一者，且以較上述記錄層中之上述典型元素之濃度低的濃度而含有上述典型元素，並且具有導電性；其中在將上述典型元素設為A、將上述過渡元素設為B時，上述記錄層具有以Ax By O4 (0.1≦x≦2.2、1.5≦y≦2)所表示之尖晶石結構、以Ax By O2 (0.1≦x≦1.1、0.9≦y≦1.1)所表示之銅鐵礦(delafossite)結構、以Ax By O4 (0.5≦x≦1.1、0.7≦y≦1.1)所表示之黑鎢礦結構、以及以Ax By O3 (0.5≦x≦1.1、0.9≦y≦1)所表示之鈦鐵礦結構中之任一者。
  15. 如請求項14之非揮發性記憶元件，其中上述典型元素係選自由Zn、Cd及Hg所組成之群中之至少1種。
  16. 如請求項14之非揮發性記憶元件，其中上述過渡元素係選自由Cr及Mn所組成之群中之至少1種。
  17. 如請求項15之非揮發性記憶元件，其中上述過渡元素係選自由Cr及Mn所組成之群中之至少1種。
  18. 一種非揮發性記憶裝置，其特徵在於包括：如請求項1之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
  19. 如請求項18之非揮發性記憶裝置，其中進而包括以夾隔上述非揮發性記憶元件之方式而設置之字元線及位元線，上述驅動部係經由上述字元線及上述位元線而進行對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者。
  20. 如請求項18之非揮發性記憶裝置，其中進而包括併設於上述非揮發性記憶元件中之探針；上述驅動部係經由上述探針而對上述非揮發性記憶元件之上述記錄層之記錄單位進行上述電壓之施加及上述電流之接通中之至少任一者。
  21. 如請求項18之非揮發性記憶裝置，其中進而包括含有夾隔上述非揮發性記憶元件之閘極電極及閘極絕緣層之MIS電晶體，上述驅動部係經由上述閘極電極而進行對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層 接通電流中之至少任一者。
  22. 如請求項18之非揮發性記憶裝置，其中進而包括：設置於第1導電型半導體基板內之第1及第2之第2導電型半導體區域；位於上述第1及第2之第2導電型半導體區域之間的第1導電型半導體區域；以及控制上述第1及第2之第2導電型半導體區域之間之導通/非導通的閘極電極；上述非揮發性記憶元件係配置於上述閘極電極與上述第1導電型半導體區域之間；上述驅動部係經由上述閘極電極而進行對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者。
  23. 一種非揮發性記憶裝置，其特徵在於包括：如請求項2之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
  24. 一種非揮發性記憶裝置，其特徵在於包括：如請求項3之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻 狀態之間轉變而記錄資訊。
  25. 一種非揮發性記憶裝置，其特徵在於包括：如請求項4之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
  26. 一種非揮發性記憶裝置，其特徵在於包括：如請求項7之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
  27. 一種非揮發性記憶裝置，其特徵在於包括：如請求項13之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻狀態之間轉變而記錄資訊。
  28. 一種非揮發性記憶裝置，其特徵在於包括：如請求項14之非揮發性記憶元件；以及驅動部，其係藉由對上述非揮發性記憶元件之上述記錄層施加電壓、以及對上述記錄層接通電流中之至少任一者，使得上述記錄層在上述高電阻狀態與上述低電阻 狀態之間轉變而記錄資訊。
TW098128558A 2008-09-08 2009-08-25 Nonvolatile memory elements and nonvolatile memory devices TWI425625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/066193 WO2010026664A1 (ja) 2008-09-08 2008-09-08 不揮発性記憶素子及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
TW201027719A TW201027719A (en) 2010-07-16
TWI425625B true TWI425625B (zh) 2014-02-01

Family

ID=41796851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128558A TWI425625B (zh) 2008-09-08 2009-08-25 Nonvolatile memory elements and nonvolatile memory devices

Country Status (4)

Country Link
US (1) US8541766B2 (zh)
JP (1) JP5512525B2 (zh)
TW (1) TWI425625B (zh)
WO (1) WO2010026664A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485605B2 (ja) * 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP2010225750A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP5634426B2 (ja) * 2012-03-22 2014-12-03 株式会社東芝 記憶装置
US9246091B1 (en) 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
KR102786689B1 (ko) 2017-06-02 2025-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2019003042A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7234110B2 (ja) 2017-07-06 2023-03-07 株式会社半導体エネルギー研究所 メモリセル及び半導体装置
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898798A (zh) * 2004-09-09 2007-01-17 松下电器产业株式会社 电阻变化元件及其制造方法
CN1983619A (zh) * 2005-12-13 2007-06-20 株式会社东芝 数据读/写装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
WO2005101420A1 (en) 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006080259A (ja) * 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法
JP4791948B2 (ja) * 2005-12-13 2011-10-12 株式会社東芝 情報記録再生装置
US7733684B2 (en) * 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
JP4982098B2 (ja) * 2006-03-30 2012-07-25 株式会社東芝 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
JP4699932B2 (ja) 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2007288016A (ja) 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd メモリ素子およびメモリ素子の製造方法
KR20080064353A (ko) 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
JP2010267784A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898798A (zh) * 2004-09-09 2007-01-17 松下电器产业株式会社 电阻变化元件及其制造方法
CN1983619A (zh) * 2005-12-13 2007-06-20 株式会社东芝 数据读/写装置

Also Published As

Publication number Publication date
US20110216575A1 (en) 2011-09-08
TW201027719A (en) 2010-07-16
WO2010026664A1 (ja) 2010-03-11
US8541766B2 (en) 2013-09-24
JPWO2010026664A1 (ja) 2012-01-26
JP5512525B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
TWI425625B (zh) Nonvolatile memory elements and nonvolatile memory devices
US9136468B2 (en) Nonvolatile semiconductor memory device
JP4088324B1 (ja) 不揮発性半導体記憶装置
KR101726460B1 (ko) 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이
US9653617B2 (en) Multiple junction thin film transistor
JP6184886B2 (ja) 記憶装置
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
JP5351144B2 (ja) 情報記録再生装置
TWI395327B (zh) Information recording and reproducing device
JP2022189117A (ja) 不揮発性半導体記憶装置
JP2008251059A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
JP4908555B2 (ja) 情報記録再生装置
JP2015103271A (ja) 記憶装置及び記憶装置の制御方法
JP4791948B2 (ja) 情報記録再生装置
JP2013110279A (ja) 不揮発性記憶装置
JP2008251108A (ja) 情報記録再生装置
KR101120339B1 (ko) 정보 기록/재생 장치
JP4792125B2 (ja) 情報記録再生装置
JP5318107B2 (ja) 情報記録再生装置
WO2009122571A1 (ja) 情報記録再生装置
JP5306363B2 (ja) 情報記録再生装置
WO2010026663A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP2012138512A (ja) 情報記録再生装置
JP2008251107A (ja) 情報記録再生装置
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees