TWI425615B

TWI425615B - 具有偏移式堆疊晶粒之積體電路封裝件系統

Info

Publication number: TWI425615B
Application number: TW100113666A
Authority: TW
Inventors: 杜拜泰; 關協和
Original assignee: 星科金朋有限公司
Priority date: 2006-07-21
Filing date: 2007-07-20
Publication date: 2014-02-01
Also published as: US20100193926A1; TWI348755B; US8018041B2; US7727816B2; US8759954B2; TW200812056A; US20080017955A1; TW201135907A; US20110284998A1; WO2008010774A1

Description

具有偏移式堆疊晶粒之積體電路封裝件系統

本發明係大致有關半導體封裝件，且更特定有關用於堆疊半導體晶粒之系統。

電腦工業持續往具有更高效能、低成本、加強元件的小型化、以及更大之封裝件密度的積體電路(“IC”)努力。如新世代IC產品釋出時，其功能性增加，然而所需要生產產品之元件數目卻減少了。

半導體裝置係透過包括沈積、遮罩、擴散、蝕刻以及佈植等步驟之製程由矽或砷化鎵晶圓所構成。通常，許多個別之裝置係建構在相同之晶圓上。當該等裝置被分隔成個別之矩形單元時，各單元以IC晶粒之形式形成。為了將晶粒與其它電路介接，通常將晶粒安裝在導線架上或安裝在被許多引線指(lead finger)所圍繞之多晶粒模組基板上。各晶粒具有接合墊，該等接合墊然後使用極細的金或鋁線以線接合操作而個別連接至該導線架之引線指。該等組件接著藉由個別將其封裝於塑膠成形或陶瓷體中之方式被封裝。

IC封裝技術已顯示出半導體晶片密度(安裝在單一電路板或基板上的晶片數)的增加與所需電路在元件數目上的減少相似。這樣導致更加緊密之封裝設計、更加緊密之形成條件(裝置之實體大小及形狀)、以及整個IC密度之顯著增加。然而，IC密度不斷被安裝在基板上之個別晶粒的有效空間所限制。

為了更進一步壓縮個別裝置的封裝，多晶片封裝件已被開發，其可收納超過一個裝置(例如IC晶粒)之封裝件於相同的封裝件中。這樣複雜的封裝設計最重要係考慮輸入/輸出引線數、散熱、主機板與其連接元件間的熱膨脹與熱收縮之配合、製造成本、容易整合至自動化製造設備、封裝件可靠度、該封裝件對額外的封裝介面(例如印刷電路板(“PCB”))之容易適應性(adaptability)。

在某些情況下，多晶片裝置比整合相同特徵及功能之對應單一IC晶粒可更快速及更便宜地製造。某些多晶片模組係由一組個別IC晶片元件直接接合在PCB基板上組成的。其他多晶片模組則將多個晶粒裝設及黏接於單一導線架上。在組裝後，該多晶片模組然後被封裝以避免損害或污染。許多這樣的多晶粒模組已大幅增加電路密度及小型化、改善訊號傳輸速度、降低整個裝置大小及重量、增進效能、以及降低成本都是電腦業的主要目標。

然而，此種多晶片模組可能是龐大的。IC封裝件密度係由安裝在電路板上之晶粒或模組所需的面積來決定。一種用以降低多晶片模組之基板大小的方法係在該模組或封裝件內垂直堆疊該等晶粒或晶片，以增加其有效密度。

兩種常見晶粒堆疊方法為：(a)較大的下層晶粒結合較小的上層晶粒、以及(b)所謂的相同尺寸晶粒堆疊。就前者之堆疊而言，該等晶粒可在垂直向非常緊密，因為在該下層晶粒之周邊上的電性接合墊超出上面之該較小晶粒的邊緣延伸。就相同尺寸晶粒堆疊而言，上層與下層晶粒在垂直向間隔的更開以對該下層晶粒之銲線接合件(wire bond)提供足夠空隙。接著，一旦安裝好該等晶粒，金或鋁銲線係黏貼以將該上層晶粒與該下層晶粒上之銲線接合墊連接至他們的相關聯之導線架引線延伸部之末端。

不幸地，用在同尺寸晶粒堆疊之實作方式造成IC封裝件密度的顯著限制。堆疊排列方式必須在該上層晶粒與該下層晶粒間留有用於銲線之足夠空間。若該上層晶粒太靠近該下層晶粒，該上層晶粒可能損害該下層晶粒銲線並且造成短路。為了避免銲線受損，一些製程包括使用隔開之柱狀物支撐該上層晶粒，該等隔開之柱狀物可保持該等晶粒以較大之分隔距離。然而不幸地，此種柱狀物需要額外的元件及額外的組裝，而產生額外的材料成本、增加製程時間、提高組裝成本、以及增加整個產品成本。

因此，儘管有半導體製造及封裝技術近年來的發展優勢，然而對於改善封裝設計、系統及方法仍存有不斷的需求，以在多晶片相同尺寸晶粒封裝件上能夠增加半導體晶粒密度。鑒於增加封裝件效率及容量和降低封裝件厚度的需求，找出這些問題之答案越來越重要。

這些問題之解決辦法已長期被尋求，但先前發展尚未教示或提示任何解決辦法，且因此，這些問題之解決辦法已長期困惑在此技術領域具有通常技藝者。

本發明提供一種積體電路封裝件系統。提供具有短引線指及長引線指之導線架，且該長引線指及該短引線指實質上位在相同的水平面內。第一晶粒係置放於該導線架中。第二晶粒係自該第一晶粒偏移。該偏移之第二晶粒係以黏著劑黏接於該第一晶粒及該長引線指之上。該第一晶粒係電性連接至該短引線指。該第二晶粒係電性連接至至少該長引線指或該短引線指。至少部分之該導線架、第一晶粒及該第二晶粒係包覆於封裝膠體中。

本發明之特定實施例除了或替代以上提及的實施例外還有其它優點。這些優點於參考該等附加圖式時研讀以下之詳細說明，對在此技術領域具有通常知識者將會變得顯而易見。

以下實施例將以足夠詳細之說明以使在此技術領域具有通常知識者能完成及使用本發明。應該瞭解，其它實施例依據本發明之揭露會是明顯的，且製程或機械改變在不脫離本發明之範疇下可被完成。

在以下說明中，將給予數個特定細節以對本發明提供完整的瞭解。然而，本發明在沒有這些特定的細節下可被實行係顯而易見的。為了避免模糊本發明，一些熟悉的電路與製程步驟將不詳細揭露。同樣地，顯示該裝置之實施例的圖式係部分概略的(semi-diagrammatic)且非按比例繪製的，以及特別是一些尺寸係為了清晰呈現而誇大顯示於該等圖式中。類似地，雖然該等圖式中的圖為了容易描述起見大致顯示類似的方向，惟該等圖式中的描繪大部分係隨意的(arbitrary)。一般而言，本發明可以任何方向來操作。

為了說明的目的，如用於本文中的用語”水平(horizontal)”係定義為平行於導線架之平面或表面之平面，而不論其方向。用語”垂直(vertical)”是指垂直於如剛才定義之水平之方向。例如”在...上(on)”、”在...上方(above)”、”在...下方(below)”、”底部(bottom)”、”頂部(top)”、”側(side)”(如於”側壁(sidewall)”)、”較高”、”較低”、”上面(upper)”、”在...之上(over)”、以及”在...之下(under)”等用語均相對於該水平面來定義。如用於本文中的用語”製程(processing)”包括材料或光阻劑之沈積、圖案化(patterning)、曝光、顯影、蝕刻、清洗、及/或材料或光阻劑之移除，如於形成所描述結構所需者。

茲參考第1圖，其中係顯示根據本發明之實施例之積體電路封裝件系統102之剖面圖。該積體電路封裝件系統102包括導線架106中的第一晶粒104。該導線架106具有在該第一晶粒104之相對側上之短引線指108及長引線指110。該短引線指108係較該長引線指110為短，而反之亦然。該長引線指及該短引線指實質上位在相同的水平面內。該第一晶粒104具有對準於該短線指108之第一接觸墊112。該第一接觸墊112係以第一銲線114電性連接至該短引線指108。第二晶粒116係用黏著劑118黏接至該第一晶粒104之頂部與該長引線指110。該第二晶粒116係自該第一晶粒104偏移(offset)，且與該第一晶粒104具有相同大小或幾乎相同之大小。該第二晶粒116係置於該長引線指110之遠端部份120上且不覆蓋該第一接觸墊112。該第二晶粒116具有對準於該長引線指110之第二接觸墊122。該第二接觸墊122係以第二銲線124電性連接至該長引線指110。封裝膠體126包覆(encapsulate)部分之該第一晶粒104、部分之該導線架106、該第二晶粒116、該第一晶粒114、以及該第二銲線124。

通常，用於相同大小晶粒堆疊之技術牽涉到將晶粒垂直分開以用於對接觸墊之接近方式(access)以及銲線接合。已意外發現到將該第二晶粒116自該第一晶粒104偏移並將該第二晶粒116置於該長引線指110之遠端部份120上會減少該積體電路封裝件系統102之垂直尺寸及減少製程步驟。藉由將該第二晶粒116自該第一晶粒104偏移，該等晶粒可直接互相堆疊，且維持對該第一接觸墊112之接近方式以用於電性連接至該短引線指108。此外，藉由將該第二晶粒116置於該長引線指110之遠端部份120上，該長引線指110提供對該第二晶粒116之支撐，允許同時對該第一晶粒104與該第二晶粒116進行銲線接合。因此，藉由免除將該等晶粒垂直分開以用於電性連接接近方式及對銲線接合之支持的需求，該積體電路封裝件系統102比使用此種製程之系統使用較少的製造步驟達成較小的尺寸。

現參考第2圖，其中係顯示積體電路系統102在製造初期的平面圖。製程已形成該導線架106。該導線架106之相對側上為長引線指110與該短引線指108。

現參考第3圖，其中係顯示第2圖所示之結構沿著其中的線3-3所擷取的剖面圖。

現參考第4圖，其中係顯示第3圖之結構於進一步製程後之圖。該第一晶粒104已被置於該導線架106內，使得該第一接觸墊112與該短引線指108對準。覆蓋膜(coverlay)402可選擇性地用來支撐及保護製造期間之該積體電路封裝件系統102。

現參考第5圖，其中係顯示第4圖之結構於進一步製程後之圖。該第二晶粒116係用該黏著劑118黏接至該第一晶粒104之頂部和該長引線指110之遠端部份120，使得該第二接觸墊122與該長引線指110對準。在此實施例中，該第二晶粒116實質上與該第一晶粒104有相同大小，且自該第一晶粒104偏移。該長引線指110與該第一晶粒104提供對該第二晶粒116的支撐。此外，該等第一接觸墊112係保留未被覆蓋，因而允許進行銲線接合。

現參考第6圖，其中係顯示於第7圖所示之結構在進一步製程後沿著其中的線6-6所擷取的剖面圖。該第一銲線114將該第一晶粒104上之第一接觸墊112電性連接至該短引線指108。除此之外，該第二銲線124將該第二晶粒116上之該第二接觸墊122電性連接至該長引線指110。

現參考第7圖，其中係顯示於第6圖中所示之結構之平面圖。

現參考第8圖，其中係顯示於第6圖所示之結構於完成製程後之圖。該封裝膠體126包覆部分之該第一晶粒104、部分之該導線架106、該第二晶粒116、該第一銲線114、以及該第二銲線。除此之外，當使用時，該覆蓋膜402(第4圖)已被移除。因此，該第一晶粒104之底部以及該長引線指110和該短引線指108之底部被暴露出來。這些暴露部份有助於熱移除(heat removal)及電性連接至較大系統。

現參考第9圖，其中係顯示該積體電路封裝件系統102在完成製程後之俯視圖。

現參考第10圖，其中係顯示該積體電路封裝件系統102在完成製程後之仰視圖。

現參考第11圖，其中係顯示根據本發明之另一實施例(alternate embodiment)之支撐式積體電路封裝件系統1102之剖面圖。該支撐式積體電路封裝件系統1102包括導線架1106中的第一晶粒1104。該導線架1106在該第一晶粒1104之相對側上具有短引線指1108和長引線指1110。此外，該導線架1106在該短引線指1108與該長引線指1110之相對於該第一晶粒1104之末端上具有支撐物1128。該第一晶粒1104具有以第一銲線1114而電性連接至該短引線指1108之第一接觸墊1112。第二晶粒1116係用黏著劑1118黏接至該第一晶粒1104之頂部及該長引線指1110。該第二晶粒1116係自該第一晶粒1104偏移，且與該第一晶粒1104具有相同大小或幾乎相同之大小。該第二晶粒116係置於該長引線指1110之遠端部份1120上，且不覆蓋該第一接觸墊1112。該第二晶粒1116具有以第二銲線1124而電性連接至該長引線指1110之第二接觸墊1122。封裝膠體1126包覆部分之該第一晶粒1104、部分之該導線架1106、該第二晶粒1116、該第一銲線1114、以及該第二銲線1124。

該支撐式積體電路封裝件系統1102具有積體電路封裝件系統102(第1圖)的優點。此外，該等支撐物1128允許多個支撐式積體電路封裝件系統1102被堆疊(見第14圖)。

現參考第12圖，其中係顯示該支撐式積體電路封裝件系統1102之俯視圖。

現參考第13圖，其中係顯示該支撐式積體電路封裝件系統1102之仰視圖。

現參考第14圖，其中係顯示互相堆疊之支撐式積體電路封裝件系統1102及第二支撐式積體電路封裝件系統1402之剖面圖。

現參考第15圖，其中係顯示根據本發明之另一實施例之倒置(inverted)堆疊積體電路封裝件系統1502之剖面圖。在此實施例中，頂部支撐式積體電路封裝件系統1530係倒置的且被安置於底部支撐式積體電路封裝件系統1532上。因此，該等第一晶粒1104被暴露出來，而改善熱移除。

現參考第16圖，其中係顯示根據本發明之另一實施例之積體電路封裝件系統1602之剖面圖。該積體電路封裝件系統1602包括導線架1606中第一晶粒1604。該導線架1606於該第一晶粒1604之相對側上具有短引線指1608與長引線指1610。該第一晶粒1604具有以第一銲線1614而電性連接至該短引線指1608之第一接觸墊1612。第二晶粒1616係用黏著劑1618黏接至該第一晶粒1604之頂部與該長引線指1610。該第二晶粒1616係自該第一晶粒1604偏移，且明顯大於該第一晶粒1604。該第二晶粒1616係置於該長引線指1610之明顯部份1620上，且不覆蓋該第一接觸墊1612。該第二晶粒1616具有以第二銲線1624而電性連接至該長引線指1610之第二接觸墊1622。封裝膠體1626包覆部分之該第一晶粒1604、部分之該導線架1606、該第二晶粒1616、該第一銲線1614、以及該第二銲線1624。

該積體電路封裝件系統1602具有積體電路封裝件系統102(第1圖)之優點。此外，該明顯部份1620對該第二晶粒1616之銲線接合提供增加的支撐力。

現參考第17圖，其中係顯示根據本發明之另一實施例之積體電路封裝件系統1702的剖面圖。該積體電路封裝件系統1702係與積體電路封裝件系統102(第1圖)相同，但增加了在該第二晶粒116上的第三接觸墊1734。該第三接觸墊1734係位於該第二晶粒116之與該第一晶粒104上之第一接觸墊112相同側上。第三銲線1736將該第三接觸墊1734電性連接至該短引線指108。

現參考第18圖，其中係顯示根據本發明之另一實施例之積體電路封裝件系統1802的剖面圖。該積體電路封裝件系統1802與積體電路封裝件系統1702(第17圖)相同，除了該積體電路封裝件系統1802僅有第一接觸墊112與第三接觸墊1734。

現參考第19圖，其中係顯示根據本發明之另一實施例之凹痕式(notched)積體電路封裝件系統1902的剖面圖。該凹痕式積體電路封裝件系統1902係與支撐式積體電路封裝件系統1102(第11圖)相同，但增加了對準槽1938與對準柱1940。該對準槽1938與該對準柱1940有助於在封裝件堆疊期間多個凹痕式積體電路封裝件系統1902之對準(見第20圖)。

現參考第20圖，其中係顯示藉由該對準槽1938(第19圖)與該對準柱1940(第19圖)而互相堆疊之凹痕式積體電路封裝件系統1902與第二凹痕式積體電路封裝件系統2002。

現參考第21圖，其中係顯示根據本發明之實施例之積體電路封裝件系統2100之流程圖。該積體電路封裝件系統2100包括於方塊2102中，提供具有短引線指與長引線指之導線架；於方塊2104中，安置第一晶粒於該導線架中；於方塊2106中，將第二晶粒自該第一晶粒偏移；於方塊2108中，將該偏移之第二晶粒用接著劑黏接至該第一晶粒與該長引線指；於方塊2110中，將該第一晶粒電性連接至該短引線指；於方塊2112中，將該第二晶粒電性連接到至少該長引線指或該短引線指；以及於方塊2114中，包覆至少部分之該導線架、該第一晶粒及該第二晶粒於封裝膠體中。

因此，已發現本發明之積體電路封裝件系統提供重要與迄今未知和無法得到之解決辦法、能力、以及功能性優點，以用於減小尺寸並於多晶片相同大小晶粒封裝件中增加密度。所產生之製程及組構(configuration)係直接的、具成本效益的、不複雜的、極高度通用、準確的、敏感的、以及有效的，且能藉由改造已知的元件來實施，以用於立即、有效的、及經濟製造、應用、以及利用。

雖然本發明已結合特定最佳模式來描述，應該瞭解鑑於先前說明許多替代、修改以及變化對在此技術領域具有通常技藝者會是顯而易見的。因此，本發明欲包含所有落於附加的申請權利範圍之範疇內的所有此種替代、修改、以及變化。本文中迄今所述及或示出於附加的圖式中之所有標的均以說明及非限制的意義來詮釋。

102．．．積體電路封裝件系統

104．．．第一晶粒

106．．．導線架

108．．．短引線指

110．．．長引線指

112．．．第一接觸墊

114．．．第一銲線

116．．．第二晶粒

118．．．黏著劑

120．．．遠端部份

122．．．第二接觸墊

124．．．第二銲線

126．．．封裝膠體

402．．．覆蓋膜

1102．．．支撐式積體電路封裝件系統

1104．．．第一晶粒

1106．．．導線架

1108．．．短引線指

1110．．．長引線指

1112．．．第一接觸墊

1114．．．第一銲線

1116．．．第二晶粒

1118．．．黏著劑

1120．．．遠端部份

1122．．．第二接觸墊

1124．．．第二銲線

1126．．．封裝膠體

1128．．．支撐物

1402．．．第二支撐式封裝件

1502．．．倒置堆疊積體電路封裝件系統

1530．．．頂部支撐式積體電路封裝件系統

1532．．．底部支撐式積體電路封裝件系統

1602．．．積體電路封裝件系統

1604．．．第一晶粒

1606．．．導線架

1608．．．短引線指

1610．．．長引線指

1612．．．第一接觸墊

1614．．．第一銲線

1616．．．第二晶粒

1618．．．黏著劑

1620．．．明顯部份

1622．．．第二接觸墊

1624．．．第二銲線

1626．．．封裝膠體

1702．．．積體電路封裝件系統

1734．．．第三接觸墊

1736．．．第三銲線

1802．．．積體電路封裝件系統

1902．．．凹痕式積體電路封裝件系統

1938．．．對準槽

1940．．．對準柱

2002．．．第二凹痕式積體電路封裝件系統

2100．．．積體電路封裝件系統

2102、2104、2106、2108、2110、2112、2114．．．方塊

第1圖係根據本發明之實施例的積體電路封裝件系統的剖面圖；

第2圖係該積體電路封裝件系統於製造初期時之平面圖；

第3圖係第2圖顯示之結構沿著其中的線3-3所擷取的剖面圖；

第4圖係第3圖之結構於替換第一晶粒後之圖；

第5圖係第4圖之結構於黏接第二晶粒後之圖；

第6圖係第7圖顯示之結構於銲線接合後沿著其中的線6-6所拮取之剖面圖；

第7圖係第6圖顯示之結構之平面圖；

第8圖係第6圖顯示之結構於包覆製程後之圖；

第9圖係該積體電路封裝件系統於包覆製程後之俯視圖；

第10圖係該積體電路封裝件系統於包覆製程後之仰視圖；

第11圖係根據本發明之另一實施例之支撐式積體電路封裝件系統的剖面圖；

第12圖係該支撐式積體電路封裝件系統之俯視圖；

第13圖係該支撐式積體電路封裝件系統之仰視圖；

第14圖係互相堆疊之支撐式積體電路封裝件系統的剖面圖；

第15圖係根據本發明之另一實施例之倒置堆疊積體電路封裝件系統之剖面圖；

第16圖係根據本發明之另一實施例之積體電路封裝件系統的剖面圖；

第17圖係根據本發明之另一實施例之具有第三接觸墊之積體電路封裝件系統的剖面圖；

第18圖係根據本發明之另一實施例之僅具有第一接觸墊與第三接觸墊之積體電路封裝件系統的剖面圖；

第19圖係根據本發明之另一實施例之具有對準槽與對準柱之支撐式積體電路封裝件系統的剖面圖；

第20圖係具有對準槽與對準柱之互相堆疊之支撐式積體電路封裝件系統的剖面圖；以及

第21圖係根據本發明之實施例之用於積體電路封裝件系統之系統的流程圖。

2100．．．積體電路封裝件系統

2102、2104、2106、2108、2110、2112、2114．．．方塊

Claims

一種積體電路封裝件系統，包括：導線架，具有短引線指及長引線指，且該長引線指及該短引線指實質上位在相同的水平面內；第一晶粒，係在該導線架中且電性連接至該短引線指；第二晶粒，係自該第一晶粒偏移且電性連接到至少該長引線指或該短引線指；黏著劑，黏接該第二晶粒於該第一晶粒和該長引線指之上；以及封裝膠體，包覆至少部分之該導線架、該第一晶粒及該第二晶粒。
如申請專利範圍第1項所述之系統，其中：該導線架進一步包括形成支撐式封裝件之支撐物；以及該系統進一步包括：第二支撐式封裝件，係堆疊在該支撐式封裝件上。
如申請專利範圍第1項所述之系統，其中：該導線架進一步包括形成支撐式封裝件之支撐物；以及該系統進一步包括：第二支撐式封裝件，係倒置且堆疊在該支撐式封裝件上。
如申請專利範圍第1項所述之系統，其中，該第二晶粒係大於該第一晶粒。
如申請專利範圍第1項所述之系統，進一步包括：第一銲線，將該第一晶粒電性連接至該短引線指；第二銲線，將該第二晶粒電性連接至該長引線指；以及第三銲線，將該第二晶粒電性連接至該短引線指。
如申請專利範圍第1項所述之系統，進一步包括：第一接觸墊，位於對準至該短引線指之該第一晶粒上；第二接觸墊，位於對準至該長引線指之該第二晶粒上；第一銲線，將該第一接觸墊電性連接至該短引線指；第二銲線，將該第二接觸墊電性連接至該長引線指；以及其中：該短引線指及該長引線指係位於該導線架之相對側上；以及該第二晶粒使該第一接觸墊未被覆蓋。
如申請專利範圍第6項所述之系統，其中：該導線架進一步包括位於該短引線指及該長引線指上之對準槽與對準柱，以形成凹痕式封裝件；以及該系統進一步包括：第二凹痕式封裝件，藉由該對準槽與該對準柱，對準並堆疊於該凹痕式封裝件上。
如申請專利範圍第6項所述之系統，其中：該導線架進一步包括形成支撐式封裝件之支撐物；以及該系統進一步包括：第二支撐式封裝件，係倒置且堆疊於該支撐式封裝件上。
如申請專利範圍第6項所述之系統，其中，該第二晶粒係大於該第一晶粒。
如申請專利範圍第6項所述之系統，進一步包括第三銲線，將該第二晶粒電性連接至該短引線指。