TWI423035B - 多晶片儲存裝置及其基板 - Google Patents

Description

多晶片儲存裝置及其基板

本發明係關於一種多晶片儲存裝置及其基板。更詳細地說，本發明係關於一種支援複數存取介面及擴充儲存容量功能之多晶片儲存裝置及其基板。

隨著科技的進步以及資訊工業的發展，數位化儲存產品已在日常生活中佔有不可或缺的地位。各式的數位化儲存產品具有不同的存取介面，例如平行式先進技術附件(parallel Advanced Technology Attachment,PATA)介面以及袖珍閃存(Compact Flash,CF)介面。第1圖係一習知儲存裝置1之示意圖。習知儲存裝置1包含一基板11、一存取介面13、一控制晶片15、一記憶體介面17以及一記憶體晶片19。基板11具有一第一表面、一第二表面以及複數連接件。其中第二表面係相對於第一表面，並透過複數連接件電性連接第一表面。控制晶片15設置於基板11之第一表面。存取介面13設置於基板11之第二表面。控制晶片15透過複數連接件電性連接至存取介面13，用以使一電子裝置透過存取介面13存取控制晶片15。此外，控制晶片15與記憶體介面17電性連接，並透過記憶體介面17連接至記憶體晶片19以存取記憶體晶片19。

如上述所述，存取介面13只支援單一存取介面，例如：存取介面13只支援PATA介面或CF其中之一。因此，若存取介面不符合電子裝置之介面時，須透過額外轉接或其它方式以存取儲存裝置，進而造成使用上的不便性。再者，控制晶片15需透過記憶體介面17連接至記憶體晶片17，故擴大習知儲存裝置之面積尺寸。有鑑於此，如何使儲存裝置支援多種存取介面，同時又能縮小儲存裝置之面積尺寸，進而達到便利性及最小化之要求，乃為此一業界亟待達成之目標。

本發明之一目的在於提供一種支援複數存取介面之多晶片儲存裝置，為達此目的本發明透過多晶片封裝方式將一控制晶片及一記憶體晶片封裝組合，以達到產品最小化。此外，透過多晶片儲存裝置之連接件配置設計使一電子裝置透過複數存取介面存取控制晶片，以達到便利性。

本發明之另一目的在於提供一種具擴充儲存容量功能之多晶片儲存裝置。為達此目的本發明透過多晶片儲存裝置之擴充記憶體介面連接至一擴充記憶體，以增加多晶片儲存裝置之儲存容量。

本發明之另一目的在於提供一種用於具有複數存取介面之多晶片儲存裝置之基板。為達此目的，本發明之基板包含複數連接件，透過佈置該基板內之複數連接件，俾一電子裝置透過該等存取介面其中之一控制該多晶片儲裝置。

本發明之另一目的在於提供一種用於具有記憶體擴充介面之多晶片儲存裝置之基板。為達此目的，本發明之基板包含複數連接件，透過佈置該基板內之複數連接件，俾該多晶片儲存裝置透過該記憶體擴充介面電性連接至一擴充記憶體晶片，以增加該多晶片儲存裝置之一儲存容量。

在參閱圖式及隨後描述之實施方式後，此技術領域具有通常知識者便可瞭解本發明之其它目的，以及本發明之技術手段及實施態樣。

以下將透過實施例來解釋本發明內容，其係關於一種支援複數存取介面及擴充儲存容量功能之多晶片儲存裝置。然而，本發明的實施例並非用以限制本發明需在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。需說明者，以下實施例及圖式中，與本發明非直接相關之訊號已省略而未繪示；且為求容易瞭解起見，各元件間之尺寸關係乃以稍誇大之比例繪示出。

第2A圖係為本發明第一實施例之示意圖。多晶片儲存裝置2包含一基板21、複數存取介面23、一控制晶片25以及一記憶體晶片27。以下以複數存取介面23包含一PATA介面以及一CF介面為例說明本實施例。

基板21具有一第一表面、一第二表面，相對於該第一表面、及複數連接件，其中該等連接件設置於該基板21內，用以電性連接該第一表面及第二表面。關於基板之進一步說明可參閱第3圖及相關說明如後。在本實施例中，基板21係可為用於球閘陣列(ball grid array,BGA)封裝之一積體電路板。控制晶片25及記憶體晶片27設置於基板11之第一表面213。控制晶片25電性連接至記憶體晶片27，以存取記憶體晶片27。記憶體晶片27於本發明中可為一快閃記憶體(flash memory)晶片。存取介面23設置於基板21之第二表面，用以透過部分該等連接件電性連接該控制晶片25，俾一電子裝置透過該等存取介面23其中之一控制該控制晶片25以存取該記憶體晶片27。

在本實施例中，複數存取介面23包含一PATA介面以及一CF介面，該電子裝置即可控制該控制晶片25以PATA規格或CF規格存取該記憶體晶片27，無須因電子裝置之適用規格不同，而需使用不同儲存裝置以儲存資料。本發明之多晶片儲存裝置即可支援多種存取介面，同時又能縮小儲存裝置之面積尺寸。

類似地，在其他實施例中，複數存取介面亦可包含一PATA介面及一序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面，或包含一SATA介面及一CF介面，或同時包含一PATA介面、一SATA介面及一CF介面等等。

需注意者，控制晶片25及記憶體晶片27於第一表面之排列位置可如第2A圖所示之毗連並排或彼此堆疊，例如：記憶體晶片27與控制晶片25之排列位置亦可為上下並排，抑或記憶體晶片27可疊置於控制晶片25上。因此，記憶體晶片27與控制晶片25於第一表面之位置非用以限制本發明之條件。

承上所述，本發明透過封裝技術，可將該基板21、該記憶體晶片27、該控制晶片25及該複數存取介面23共同封裝為一體以達到產品之最小化，同時透過連接件之配置設計以提供多種存取介面以達到便利性。

第2B圖係為本發明第二實施例之示意圖。第二實施例係本發明第一實施例之延伸。在第二實施例中，多晶片儲存裝置2更包含一記憶體擴充介面29，設置於基板21之第二表面。該記憶體擴充介面29用以透過部分該等連接件電性連接該控制晶片25，俾該控制晶片25透過該記憶體擴充介面29電性連接至一擴充記憶體晶片291，以增加該多晶片儲存裝置2之一儲存容量。藉此，本發明之多晶片儲存裝置可支援多種存取介面，並具有擴充儲存容量功能。

第2C圖係為本發明第三實施例之示意圖。第三實施例係本發明第二實施例之變化。在第三實施例中，多晶片儲存裝置2依舊包含一記憶體擴充介面，俾使記憶體晶片透過連接件(圖未繪出)及記憶體擴充介面電性連接至一擴充記憶體晶片，以增加多晶片儲存裝置2之儲存容量。需注意者，在本實施例中之存取介面33只為一PATA介面、一SATA介面及一CF介面其中之一。換句話說，本實施例中之多晶片儲存裝置2只支援單一存取介面，但具有擴充儲存容量功能，藉此可增加多晶片儲存裝置2之儲存容量。此外，前述所有實施例之連接件，更可包含複數電源連接件，用以提供該多晶片儲存裝置一工作電壓及一接地端電壓，以及一系統組態連接件，電性連接至該控制晶片，用以致能該控制晶片以一唯讀記憶體碼模式讀取該記憶體晶片。

第3圖係本發明之第四實施例，係用於如本發明之多晶片儲存裝置之一基板示意圖。第四實施例包含複數連接件配置，用於當存取介面23為包含PATA介面、SATA介面及CF介面，且基板具有可擴充性時之實施方式。連接件之配置及元件符號對應關係請參考下列表1，記憶體擴充介面連接件之配置請參考下列表2，電源(Core Power)連接件之配置請參考下列表3，系統組態連接件之配置請參考下列表4。

如表1所示，用於存取介面23之連接件共有77個，其中連接件310D,310E用於晶片選擇(chip select)，連接件311P,309P,310R用於平行先進技術附件介面位址匯流排(address bus)，連接件310F,309C,310G,309F,309H,310M,309M,310N用於Compact Flash介面位址匯流排，連接件309B,311G,309A,311E,311C,311V,309U,311U,310C,311F,310B,311D,311B,310U,309T,311T用於平行先進技術附件介面資料匯流排(data bus)，連接件309E用於平行先進技術附件介面輸入/輸出資料讀取致能(I/O data read enable)，連接件309D用於平行先進技術附件介面輸入/輸出資料寫入致能(I/O data write enable)，連接件311H用於Compact Flash介面輸入/輸出資料讀取致能，連接件310H用於Compact Flash介面輸入/輸出資料寫入致能，連接件311R用於直接記憶體存取(direct memory access,DMA)回應訊號(acknowledge signal)，連接件311M用於主要/附屬(master/slaver)控制訊號，連接件311N用於硬體重置(hardware reset)，連接件310T用於平行先進技術附件介面主要/附屬交握訊號(handshake signal)，連接件309R用於裝置主動訊號(device active signal)，連接件309G用於中斷訊號(interrupt signal)，連接件309N用於超直接記憶體存取(ultra direct memory access,DMA)閃控訊號(strobe signal)，連接件310P用於平行先進技術附件介面直接記憶體存取請求訊號(request signal)，連接件305A,307A,308A,304C,305C,306C,307C,309J,310J,311J,309K,310K,311K,308L,309L,310L,311L,308M,308N,308P,308R,308T,306U,307U,308U,306V,307V,308V,309V,310V,306W,307W,308W,309W,310W,311W用於輸入/輸出電源(I/O power)，例如3.3伏特。

如表2所示，其中連接件301F,302F,301G,301H,302G,302H,303G,303H用於連接至快閃通道0(flash channel 0)之快閃資料匯流排(flash data bus)，連接件301P,301R,302R,303R,302N,301N,303P,302P用於連接至快閃通道1之快閃資料匯流排，連接件302C用於快閃通道0之快閃命令閂致能(flash command latch enable)，連接件303E用於快閃通道0之快閃地址閂致能(flash address latch enable)，連接件303B用於連接至快閃通道0之快閃讀取閃控控制(flash read strobe control)，連接件303D用於連接至快閃通道0之快閃寫入閃控控制(flash write strobe control)，連接件301M用於用於快閃通道1之快閃命令閂致能，連接件302M用於快閃通道1之快閃地址閂致能，連接件303N用於連接至快閃通道1之快閃讀取閃控控制，連接件303M用於連接至快閃通道1之快閃寫入閃控控制，連接件303F用於快閃介面寫入防護(flash interface write protection)，其直接連接至快閃記憶體，連接件301C,302D,301A,302A,301D,302E,301E,302B用於快閃晶片致能訊號(flash chip enable signal)，在本實施例中儲存裝置最高可支援十六個快閃晶片，連接件301B,303C用於快閃準備/忙碌訊號，其指示快閃記憶體之狀態為準備或忙碌。如上所述，用於擴充介面之連接件個數為35支。

如表3所示，其中連接件310A,311A用於電源，例如1.8伏特，連接件304,306A,304B,305B,306B,308B,308C,304D,308D,304E,308E,304F,308F,304G,308G,304H,308H,301J,302J,303J,304J,305J,306J,307J,308J,301K,302K,303K,304K,305K,306K,307K,308K,301L,302L,303L,304L,305L,306L,307L,304M,304N,304P,304R,301T,302T,303T,304T,301U,302U,303U,304U,305U,301V,302V,303V,304V,305V,301W,302W,303W,304W,305W用於接地端。

如表4所示，其中連接件303A用於唯讀記憶體碼模式(read only memory code mode)。

需注意者，當存取介面只支援單一介面時，僅需要包含該介面所需之連接件即可，例如僅支援PATA介面時，只需使用34個連接件，係為連接件310D,310E,311P,309P,310R,309B,311G,309A,311E,311C,311V,309U,311U,310C,311F,310B,311D,311B,310U,309T,311T,309E,309D,311R,311M,311N,310T,309R,309G,309N,310P,304C,304D,311A。

如表5所示，其中連接件301T用以連接SATA訊號接受正極，連接件302T用以連接SATA訊號接收負極，連接件303T用以連接SATA訊號傳輸負極，連接件304T用以連接SATA訊號傳輸正極。

如表6所示，其中連接件301U係為一切換連接件，用以切換於一SATA傳輸模式及一PATA傳輸模式間，俾SATA介面以及PATA介面其中之一作為一資料傳輸介面。

綜上所述，本發明之多晶片儲存裝置透過多晶片封裝技術將控制晶片及記憶體晶片封裝組合，以達到產品最小化，此外，透過連接件配置設計提供支援複數存取介面以達到便利性，更藉由記憶體擴充介面來擴充記憶體晶片個數，以增加多晶片儲存裝置之儲存容量。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。

1．．．習知儲存裝置

11．．．基板

13．．．存取介面

15．．．控制晶片

17．．．記憶體介面

19．．．記憶體介面

2．．．多晶片儲存裝置

21．．．基板

23．．．存取介面

25．．．控制晶片

27．．．記憶體晶片

29．．．記憶體擴充介面

291．．．擴充記憶體晶片

3．．．連接件配置

301A．．．FCE5連接件

302A．．．FCE4連接件

303A．．．P31連接件

304A．．．GND連接件

305A．．．VCC3連接件

306A．．．GND連接件

307A．．．VCC3連接件

308A．．．VCC3連接件

309A．．．HD13連接件

310A．．．VCC18連接件

311A．．．VCC18連接件

301B．．．FRB1連接件

302B．．．FCE0連接件

303B．．．F0RE連接件

304B．．．GND連接件

305B．．．GND連接件

306B．．．GND連接件

307B．．．GND連接件

308B．．．GND連接件

309B．．．HD15連接件

310B．．．HD5連接件

311B．．．HD3連接件

301C．．．FCE7連接件

302C．．．F0CLE連接件

303C．．．FRB0連接件

304C．．．VCC3連接件

305C．．．VCC3連接件

306C．．．VCC3連接件

307C．．．VCC3連接件

308C．．．GND連接件

309C．．．HA9連接件

310C．．．HD7連接件

311C．．．HD11連接件

301D．．．FCE3連接件

302D．．．FCE6連接件

303D．．．F0WE連接件

304D．．．GND連接件

308D．．．GND連接件

309D．．．HIOW連接件

310D．．．CE1連接件

311D．．．HD4連接件

301E．．．FCE1連接件

302E．．．FCE2連接件

303E．．．F0ALE連接件

304E．．．GND連接件

308E．．．GND連接件

309E．．．HIOE連接件

310E．．．CE2連接件

311E．．．HD12連接件

301F．．．F0D0連接件

302F．．．F0D1連接件

303F．．．FWP連接件

304F．．．GND連接件

308F．．．GND連接件

309F．．．HA7連接件

310F．．．HA10連接件

311F．．．HD6連接件

301G．．．F0D2連接件

302G．．．F0D4連接件

303G．．．F0D6連接件

304G．．．GND連接件

308G．．．GND連接件

309G．．．HIRQ連接件

310G．．．HA8連接件

311G．．．HD14連接件

301H．．．F0D3連接件

302H．．．F0D5連接件

303H．．．F0D7連接件

304H．．．GND連接件

308H．．．GND連接件

309H．．．HA6連接件

310H．．．HWE連接件

311H．．．HOE連接件

301J．．．GND連接件

302J．．．GND連接件

303J．．．GND連接件

304J．．．GND連接件

305J．．．GND連接件

306J．．．GND連接件

307J．．．GND連接件

308J．．．GND連接件

309J．．．VCC3連接件

310J．．．VCC3連接件

311J．．．VCC3連接件

301K．．．GND連接件

302K．．．GND連接件

303K．．．GND連接件

304K．．．GND連接件

305K．．．GND連接件

306K．．．GND連接件

307K．．．GND連接件

308K．．．GND連接件

309K．．．VCC3連接件

310K．．．VCC3連接件

311K．．．VCC3連接件

301L．．．GND連接件

302L．．．GND連接件

303L．．．GND連接件

304L．．．GND連接件

305L．．．GND連接件

306L．．．GND連接件

307L．．．GND連接件

308L．．．VCC3連接件

309L．．．VCC3連接件

310L．．．VCC3連接件

311L．．．VCC3連接件

301M．．．F1CLE連接件

302M．．．F1ALE連接件

303M．．．F1WE連接件

304M．．．GND連接件

308M．．．VCC3連接件

309M．．．HA4連接件

310M．．．HA5連接件

311M．．．CSEL連接件

301N．．．F1D5連接件

302N．．．F1D4連接件

303N．．．F1RE連接件

304N．．．GND連接件

308N．．．VCC3連接件

309N．．．IORDY連接件

310N．．．HA3連接件

311N．．．HRST連接件

301P．．．F1D0連接件

302P．．．F1D7連接件

303P．．．F1D6連接件

304P．．．GND連接件

308P．．．VCC3連接件

309P．．．HA1連接件

310P．．．DMARQ連接件

311P．．．HA2連接件

301R．．．F1D1連接件

302R．．．F1D2連接件

303R．．．F1D3連接件

304R．．．GND連接件

308R．．．VCC3連接件

309R．．．DASP連接件

310R．．．HA0連接件

311R．．．REG連接件

301T．．．RXP連接件

302T．．．RXN連接件

303T．．．TXN連接件

304T．．．TXP連接件

308T．．．VCC3連接件

309T．．．HD1連接件

310T．．．PDIAG連接件

311T．．．HD0連接件

301U．．．SATA連接件

302U．．．GND連接件

303U．．．GND連接件

304U．．．GND連接件

305U．．．GND連接件

306U．．．VCC3連接件

307U．．．VCC3連接件

308U．．．VCC3連接件

309U．．．HD9連接件

310U．．．HD2連接件

311U．．．HD8連接件

301V．．．GND連接件

302V．．．GND連接件

303V．．．GND連接件

304V．．．GND連接件

305V．．．GND連接件

306V．．．VCC3連接件

307V．．．VCC3連接件

308V．．．VCC3連接件

309V．．．VCC3連接件

310V．．．VCC3連接件

311V．．．HD10連接件

301W．．．GND連接件

302W．．．GND連接件

303W．．．GND連接件

304W．．．GND連接件

305W．．．GND連接件

306W．．．VCC3連接件

307W．．．VCC3連接件

308W．．．VCC3連接件

309W．．．VCC3連接件

310W．．．VCC3連接件

311W．．．VCC3連接件

第1圖係一習知儲存裝置之示意圖；

第2A圖係為本發明第一實施例之示意圖；

第2B圖係為本發明第二實施例之示意圖；

第2C圖係為本發明第三實施例之示意圖；以及

第3圖係用於本發明之第四實施例之示意圖。

2．．．多晶片儲存裝置

21．．．基板

23．．．存取介面

25．．．控制晶片

27．．．記憶體晶片

29．．．記憶體擴充介面

291．．．擴充記憶體晶片

Claims (40)

1. 一種多晶片儲存裝置，用以連接一電子裝置，該多晶片儲存裝置包含：一基板，具有一第一表面、一第二表面，相對於該第一表面、及複數連接件，其中該等連接件設置於該基板內，用以電性連接該第一表面及第二表面；一記憶體晶片，設置於該基板之該第一表面；一控制晶片，設置於該基板之該第一表面且電性連接至該記憶體晶片，用以存取該記憶體晶片；以及複數存取介面，設置於該第二表面，用以透過部分該等連接件電性連接該控制晶片，俾該電子裝置透過該等存取介面其中之一控制該控制晶片以存取該記憶體晶片。
2. 如請求項1所述之多晶片儲存裝置，其中該基板係用於球閘陣列(ball grid array,BGA)封裝之一積體電路板。
3. 如請求項1所述之多晶片儲存裝置，其中該記憶體晶片係一快閃記憶體(flash memory)晶片。
4. 如請求項1所述之多晶片儲存裝置，其中該等存取介面包含一平行先進技術附件(Parallel Advanced Technology Attachment,PATA)介面以及一袖珍閃存(Compact Flash,CF)介面。
5. 如請求項1所述之多晶片儲存裝置，其中該等存取介面包含一平行式先進技術附件(parallel Advanced Technology Attachment,PATA)介面以及一序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面。
6. 如請求項1所述之多晶片儲存裝置，其中該等存取介面包含一序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面以及一袖珍閃存(Compact Flash,CF)介面。
7. 如請求項6所述之多晶片儲存裝置，其中該等存取介面更包含一平行式先進技術附件(parallel Advanced Technology Attachment,PATA)介面。
8. 如請求項1所述之多晶片儲存裝置，其中該基板更包含：一記憶體擴充介面，設置於該第二表面，用以透過部分該等連接件電性連接該控制晶片，俾該控制晶片透過該記憶體擴充介面電性連接至一擴充記憶體晶片，以增加該多晶片儲存裝置之一儲存容量。
9. 如請求項8所述之多晶片儲存裝置，其中該擴充記憶體晶片係一快閃記憶體(flash memory)晶片。
10. 如請求項1所述之多晶片儲存裝置，其中該等連接件更包含：複數電源連接件，電性連接至該記憶體晶片及該控制晶片，用以提供至少一工作電壓及一接地端；以及一系統組態連接件，電性連接至該控制晶片，用以致能該控制晶片以一唯讀記憶體碼模式讀取該記憶體晶片。
11. 如請求項1所述之多晶片儲存裝置，其中該記憶體晶片及該控制晶片可為毗連並排以及彼此堆疊其中之一。
12. 如如請求項1所述之多晶片儲存裝置，其中該基板、該記憶體晶片、該控制晶片及該複數存取介面係共同封裝為一體。
13. 一種多晶片儲存裝置，用以連接一電子裝置，該多晶片儲存裝置包含：一基板，具有一第一表面、一第二表面，相對於該第一表面、及複數連接件，其中該等連接件設置於該基板內，用以電性連接該第一表面及第二表面；一記憶體晶片，設置於該基板之該第一表面；以及一控制晶片，設置於該基板之該第一表面且電性連接至該記憶體晶片，用以存取該記憶體晶片；一存取介面，設置於該第二表面且，透過部分該等連接件電性連接該控制晶片，俾該電子裝置透過該存取介面控制該控制晶片以存取該記憶體晶片；以及一記憶體擴充介面，設置於該第二表面，用以透過部分該等連接件電性連接該控制晶片，俾該控制晶片透過該記憶體擴充介面電性連接至一擴充記憶體晶片，以增加該多晶片儲存裝置之一儲存容量。
14. 如請求項13所述之多晶片儲存裝置，其中該基板係用於球閘陣列(ball grid array,BGA)封裝之一積體電路板。
15. 如請求項13所述之多晶片儲存裝置，其中該記憶體晶片係一快閃記憶體(flash memory)晶片。
16. 如請求項13所述之多晶片儲存裝置，其中該擴充記憶體晶片係一快閃記憶體(flash memory)晶片。
17. 如請求項13所述之多晶片儲存裝置，其中該存取介面係一平行式先進技術附件(parallel Advanced Technology Attachment,PATA)介面、一序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面及一袖珍閃存(Compact Flash,CF)介面其中之一。
18. 如請求項13所述之多晶片儲存裝置，其中該等連接件更包含：複數電源(Core Power)連接件，用以提供該多晶片儲存裝置一工作電壓及一接地端；系統組態連接件，電性連接至該控制晶片，用以致能該控制晶片以一唯讀記憶體碼模式讀取該記憶體晶片。
19. 如請求項13所述之多晶片儲存裝置，其中該記憶體晶片及該控制晶片可為毗連並排以及彼此堆疊其中之一。
20. 一種用於如請求項1所述之多晶片儲存裝置之基板，包含：一第一表面；一第二表面，相對於該第一表面；複數連接件，設置於該基板內，用以電性連接該第一表面及該第二表面；其中該複數連接件用以電性連接複數存取介面，俾一電子裝置透過該等存取介面其中之一控制如請求項1所述之多晶片儲裝置。
21. 如請求項20所述之基板，其中該複數存取介面包含一平行式先進技術附件(parallel Advanced Technology Attachment,PATA)介面以及一袖珍閃存(Compact Flash,CF)介面，該複數連接件包含：31個連接件，用於電性連接至該PATA介面；以及10個連接件，用於電性連接至該CF介面。
22. 如請求項21所述之基板，其中該31個連接件，用於電性連接至該PATA介面者，包含：2個晶片選擇(chip select)連接件；3個平行先進技術附件介面位址匯流排(address bus)連接件；16個平行先進技術附件介面資料匯流排(data bus)連接件；1個平行先進技術附件介面輸入/輸出資料讀取致能(I/O data read enable)連接件；1個平行先進技術附件介面輸入/輸出資料寫入致能(I/O data write enable)連接件；1個直接記憶體存取(direct memory access,DMA)回應訊號(acknowledge signal)連接件；1個主要/附屬(master/slaver)控制訊號連接件；1個硬體重置(hardware reset)連接件；1個平行先進技術附件介面主要/附屬交握訊號(handshake signal)連接件；1個裝置主動訊號(device active signal)連接件；1個中斷訊號(interrupt signal)連接件；1個超直接記憶體存取(ultra direct memory access,DMA)閃控訊號(strobe signal)連接件；以及1個平行先進技術附件介面直接記憶體存取請求訊號(request signal)連接件。
23. 如請求項21所述之基板，其中該10個連接件，用於電性連接至該CF介面者，包含：8個袖珍閃存卡介面位址匯流排連接件；1個袖珍閃存卡介面輸入/輸出資料讀取致能連接件；以及1個袖珍閃存卡介面輸入/輸出資料寫入致能連接件。
24. 如請求項20所述之基板，其中該複數存取介面包含一序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面，該複數連接件更包含4個連接件，用以電性連接該SATA介面。
25. 如請求項24所述之基板，其中該4個連接件，用以電性連接該SATA介面者，包含：1個SATA訊號接受正極連接件；1個SATA訊號接收負極連接件；1個SATA訊號傳輸負極連接件；以及1個SATA訊號傳輸正極連接件。
26. 如請求項25所述之基板，其中該複數連接件更包含1個切換連接件用以切換於一SATA傳輸模式及一PATA傳輸模式間，俾該PATA介面及該SATA介面其中之一作為一資料傳輸介面。
27. 如請求項20所述之基板，其中該複數連接件更包含35個連接件，用以電性連接一快閃記憶體擴充介面。
28. 如請求項27所述之基板，其中該35個連接件，用以電性連接該快閃記憶體擴充介面者，包含：8個連接至快閃通道0(flash channel 0)之快閃資料匯流排(flash data bus)連接件；8個連接至快閃通道1之快閃資料匯流排連接件；1個快閃通道0之快閃命令閂致能(flash command latch enable)連接件；1個快閃通道0之快閃地址閂致能(flash address latch enable)連接件；1個連接至快閃通道0之快閃讀取閃控控制(flash read strobe control)連接件；1個連接至快閃通道0之快閃寫入閃控控制(flash write strobe control)連接件；1個快閃通道1之快閃命令閂致能連接件；1個快閃通道1之快閃地址閂致能連接件；1個連接至快閃通道1之快閃讀取閃控控制連接件；1個連接至快閃通道1之快閃寫入閃控控制連接件；1個快閃介面寫入防護(flash interface write protection)連接件；8個快閃晶片致能訊號(flash chip enable signal)連接件；以及2個快閃準備/忙碌訊號連接件。
29. 如請求項20所述之基板，其中該多晶片儲存裝置包含一控制晶片以及一記憶體晶片，該基板更包含：複數電源連接件，用以提供該多晶片儲存裝置一工作電壓及一接地端電壓。
30. 如請求項20所述之基板，更包含：一系統組態連接件，用以致能該控制晶片以一唯讀記憶體碼模式讀取該記憶體晶片。
31. 一種用於如請求項13所述之多晶片儲存裝置之基板，包含：一第一表面；一第二表面，相對於該第一表面；複數連接件，設置於該基板內，用以電性連接該第一表面及該第二表面；其中該複數連接件用以電性連接一存取介面，俾一電子裝置透過該存取介面控制如請求項13所述之多晶片儲裝置。
32. 如請求項31所述之基板，其中該存取介面係為一平行式先進技術附件(parallel Advanced Technology Attachment,PATA)介面，該複數連接件包含：31個連接件，用於電性連接至該PATA介面；以及35個連接件，用以電性連接一快閃記憶體擴充介面。
33. 如請求項32所述之基板，其中該31個連接件，用於電性連接至該PATA介面者，包含：2個晶片選擇(chip select)連接件；3個平行先進技術附件介面位址匯流排(address bus)連接件；16個平行先進技術附件介面資料匯流排(data bus)連接件；1個平行先進技術附件介面輸入/輸出資料讀取致能(I/O data read enable)連接件；1個平行先進技術附件介面輸入/輸出資料寫入致能(I/O data write enable)連接件；1個直接記憶體存取(direct memory access,DMA)回應訊號(acknowledge signal)連接件；1個主要/附屬(master/slaver)控制訊號連接件；1個硬體重置(hardware reset)連接件；1個平行先進技術附件介面主要/附屬交握訊號(handshake signal)連接件；1個裝置主動訊號(device active signal)連接件；1個中斷訊號(interrupt signal)連接件；1個超直接記憶體存取(ultra direct memory access,DMA)閃控訊號(strobe signal)連接件；以及1個平行先進技術附件介面直接記憶體存取請求訊號(request signal)連接件。
34. 如請求項32所述之基板，其中該35個連接件，用以電性連接該快閃記憶體擴充介面者，包含：8個連接至快閃通道0(flash channel 0)之快閃資料匯流排(flash data bus)連接件；8個連接至快閃通道1之快閃資料匯流排連接件；1個快閃通道0之快閃命令閂致能(flash command latch enable)連接件；1個快閃通道0之快閃地址閂致能(flash address latch enable)連接件；1個連接至快閃通道0之快閃讀取閃控控制(flash read strobe control)連接件；1個連接至快閃通道0之快閃寫入閃控控制(flash write strobe control)連接件；1個快閃通道1之快閃命令閂致能連接件；1個快閃通道1之快閃地址閂致能連接件；1個連接至快閃通道1之快閃讀取閃控控制連接件；1個連接至快閃通道1之快閃寫入閃控控制連接件；1個快閃介面寫入防護(flash interface write protection)連接件；8個快閃晶片致能訊號(flash chip enable signal)連接件；以及2個快閃準備/忙碌訊號連接件。
35. 如請求項31所述之基板，其中該多晶片儲存裝置包含一控制晶片以及一記憶體晶片，該基板更包含：複數電源連接件，用以提供該多晶片儲存裝置一工作電壓及一接地端電壓。
36. 如請求項31所述之基板，更包含：一系統組態連接件，用以致能該控制晶片以一唯讀記憶體碼模式讀取該記憶體晶片。
37. 如請求項31所述之基板，其中該存取介面係為一袖珍閃存(Compact Flash,CF)介面，該複數連接件包含：10個連接件，用於電性連接至該CF介面；以及35個連接件，用以電性連接一快閃記憶體擴充介面。
38. 如請求項37所述之基板，其中該10個連接件，用以電性連接至該CF介面者，包含：8個袖珍閃存卡介面位址匯流排連接件；1個袖珍閃存卡介面輸入/輸出資料讀取致能連接件；以及1個袖珍閃存卡介面輸入/輸出資料寫入致能連接件。
39. 如請求項31所述之基板，其中該存取介面係為一序列式先進技術附件(Serial Advanced Technology Attachment,SATA)介面，該複數連接件包含：4個連接件，用於電性連接至該SATA介面；以及35個連接件，用以電性連接一快閃記憶體擴充介面。
40. 如請求項39所述之基板，其中該4個連接件，用以電性連接該SATA介面者，包含：1個SATA訊號接受正極連接件；1個SATA訊號接收負極連接件；1個SATA訊號傳輸負極連接件；以及1個SATA訊號傳輸正極連接件。