TWI422291B - Multi-layer stacked circuit cable with local separation section - Google Patents

Description

具有局部分離區段之多層疊置電路排線

本發明係關於一種多層疊置電路排線，特別是關於一種具有局部分離區段之多層疊置電路排線。

印刷電路板或軟性電路排線各有其優勢及特點，不同的應用場合可選擇使用不同的電路板型態。軟性電路排線在電子產品中主要作為摺疊、旋轉等部位訊號連接的組件，目前在電子產品之轉折處(Hinge Part)應用最多，常見的有折疊式(Clamshell)、滑蓋式(Slip)、掀蓋式(Flip)到立體旋轉式機體，為軟性電路排線在電子產品應用中產值最大者。

在目前所使用之軟性電路板排線產品中，因應不同傳輸線數目之需求，可採用單面板、雙面板、多層板等不同軟性電路板排之結構，習知軟性電路排線結構一般是將數條外覆有絕緣層之導線並列形成一扁平型排線之結構，而作為許多種電器設備、電子設備、電腦設備及通訊設備之信號傳送之用。

然而，採用扁平型排線作為訊號之傳輸線在實際應用時，雖然在通過狹長形穿置空間時，並不會太大的問題，但在目前許多電子設備或通訊設備中，經常會使用到具有不同 結構之轉軸結構。例如目前廣受使用之筆記型電腦、液晶顯示器、數位相機、手機、觸控面板或許多消費性電子之結構設計中，其蓋板或螢幕即經常是以轉軸結構結合在電子裝置主體上。為了要使電訊號由電子裝置主體傳送至該蓋板或螢幕，目前的作法是採用小型化的排線產品或以極細導線叢集捆束來作為訊號之傳輸線。在這些應用領域中，若採用傳統扁平型排線就會面臨許多問題，例如：影響轉軸轉動操作的平順、扁平型排線可撓度不足、扁平型排線撓曲耐用度不足等。

本申請人先前針對此一需求，乃設計出具有間隙區段之軟性電路排線，並已提出專利申請在案。此專利技術針對單層軟性電路排線配合叢集結構而克服了習知技術的缺失，已可因應大部份的產業需求，但在組合型態方面仍受到限制。例如在多層電路板組合、多個單面電路板組合、或是雙面電路板與單面電路板組合等各種搭配組合方面，仍有很大的發展空間。現本申請人因應此一需求，更研發本發明具有局部分離區段之多層疊置電路排線，以提供更多的產業選擇。

緣此，本發明之目的即是提供一種具有局部分離區段之多層疊置電路排線，使多層疊置電路排線具有充份可撓度、良好的撓曲耐用度，可改善習知扁平型排線在實際應用時所遭遇到之缺點。

本發明為解決習知技術之問題所採用之技術手段係以結合材料層形成在該第一扁平排線之第一非分離區段與該第二扁平排線之第二非分離區段之間，用以將該第一扁平排 線與該第二扁平排線疊置定位，且使該第一扁平排線之第一分離區段與該第二扁平排線之第二分離區段之間保持分離。至少一導電通孔，貫通該第一扁平排線之第一非分離區段與該第二扁平排線之第二非分離區段，該第二電路排線之至少一部份第二訊號傳輸線經由該導電通孔連接至該第一電路排線之第一訊號傳輸線。

較佳實施例中，第一扁平排線與第二扁平排線更包括有至少一叢集區段，且第一扁平排線與第二扁平排線可為三層(含)以上之多層電路板。

本發明所採用的具體實施例，將藉由以下之實施例及附呈圖式作進一步之說明。

參閱第1圖所示，其顯示本發明第一實施例具有局部分離區段之多層疊置電路排線100的平面示意圖，第2圖是顯示第1圖中2-2斷面的剖視圖，第3圖顯示第1圖中3-3斷面的剖視圖。本發明具有局部分離區段之多層疊置電路排線100主要包括有一第一扁平排線1、一第二扁平排線2以及結合於多層疊置電路排線100兩端部的連接端101、102。連接端101、102可為一般習知的金手指插接結構或是配置有插接槽座、插接器等構件。第一扁平排線1係呈一扁平排線的型態，以一延伸方向I延伸並定義有一第一分離區段A1、至少一第一非分離區段A21、A22以及一第一延伸區段A3。

同時參閱第3、4圖，在此實施例中，該第一扁平排線1包括至少有一基材11，在基材11的第二表面11b佈設有複數條第一訊號傳輸線12，並以第一絶緣覆層13覆蓋該第一訊號傳輸線12。

至少一部份的第一訊號傳輸線12的一端延伸至第一扁平排線1的第一延伸區段A3而形成複數個相互絶緣且間隔預定間距的導電腳位121。第一扁平排線1的第一延伸區段A3可依不同的應用需求而形成插接端或是設置連接器，並以連接器的各個導電接腳連接於該導電腳位121。

位在該第一扁平排線1的第一表面11a，疊置結合有至少一第二扁平排線2，其亦以該延伸方向I延伸，並定義有一第二分離區段A1'、至少一第二非分離區段A21'、A22'以及一第二延伸區段A3’。

第二扁平排線2包括至少有一基材21，在基材21的第一表面21a佈設有複數條第二訊號傳輸線22，並以一第二絶緣覆層23覆蓋於第二訊號傳輸線22的表面。

第一扁平排線1的第一非分離區段A21、A22以垂直於該延伸方向I之疊置方向，分別對應疊合於第二扁平排線2的第二非分離區段A21'、A22'，且在第一扁平排線1的第一非分離區段A21、A22與第二扁平排線2的第二非分離區段A21'、A22'之間，以結合材料層9將第一扁平排線1與第二扁平排線2結合疊置定位，且使該第一扁平排線1之第一分離區段A1與該第二扁平排線2之第二分離區段A1'之間保持分離。該結合材料層9係為習知使用的黏著層。

在第一扁平排線1之第一非分離區段A21、A22與該第二扁平排線2之第二非分離區段A21、A22’設有至少一貫通的導電通孔5。第二扁平排線2之至少一部份的第二訊號傳輸線22可透過該導通孔5而連接第一扁平排線1之至少一部份第一訊號傳輸線12。在另外實施例中，第二訊號傳輸線22亦可透過該導通孔5導引至第一扁平排線1的第一表面11a之後，再延伸至第一訊號傳輸線12或第一扁平排線1的第一延伸區段A3之指定導電腳位121。

在材料的選用方面，該第一扁平排線1可為具有單層基材之電路板，亦可為包括有多層基材(例如三層或三層以上)之多層電路板。該第二扁平排線2可為具有單層基材之電路板，亦可為包括有多層基材(例如三層或三層以上)之多層電路板。

參閱第5圖所示，第一扁平排線1可更包括有至少一叢集結構A4，該叢集結構A4係形成在連接端101、102之間，該叢集結構A4係由複數條沿著該第一扁平排線1之延伸方向I切割形成切割線41而形成複數條叢集線4所組成。相同地，第二扁平排線2可更包括有至少一叢集結構，該叢集結構係形成在該第二扁平排線2的第一分離區段A1'，該叢集結構係由複數條沿著該第二扁平排線2之延伸方向I所切割形成之叢集線所組成。

前述實施例以一第一扁平排線1與一第二扁平排線2作為圖式說明。參閱第6圖所示，在本發明第二實施例具有局部分離區段之多層疊置電路排線200中，第一扁平排線1 的第一表面11a除了結合一個以上的第二扁平排線2之外，亦可在第一扁平排線1的第二表面11b以結合材料層9疊置結合有一第三扁平排線3。第三扁平排線3的構件包括有一基材31、第三訊號傳輸線32、第三絶緣覆層33。

除了以單面板實現本發明外，亦可以以雙面板實現本發明。如第7圖所示，以四層板作為圖式說明，本發明第三實施例具有局部分離區段之多層疊置電路排線300包括有一第一扁平排線6、以及至少一第二扁平排線7。第一扁平排線6係一雙面板扁平排線，其亦呈一扁平排線的型態，並定義有一第一分離區段A1、一第一非分離區段A21、A22及一第一延伸區段A3。

第一扁平排線6包括一基材61，在基材61的第一表面61a及第二表面61b均佈設有複數條第一訊號傳輸線62、62a。

至少一部份的第一訊號傳輸線62、62a的一端延伸至第一扁平排線6的第一延伸區段(自由端)而形成複數個相互絶緣且間隔預定間距的導電腳位621、621a。

位在該第一扁平排線6的第一表面61a，由一結合材料層9疊置結合有至少一第二扁平排線7。第二扁平排線7包括至少有一基材71。基材71的底面佈設有複數條第二訊號傳輸線72，再以一第二絶緣覆層73覆蓋第二訊號傳輸線72。

位在該第一扁平排線6的第二表面61b，亦由一結合材料層9疊置結合有至少一第三扁平排線8。第三扁平排線8包括至少有一基材81，在基材81的頂面佈設有複數條第三 訊號傳輸線82，再以一第三絶緣覆層83覆蓋第三訊號傳輸線82。

第一扁平排線6、第二扁平排線7與第三扁平排線8之疊合與前述實施例相同，且由於第一扁平排線6的第一非分離區段A21、A22與第二扁平排線7與第三扁平排線8的第二非分離區段A21'、A22'之間，以結合材料層9結合疊置定位，且使該第一扁平排線6之第一分離區段A1與該第二扁平排線7與第三扁平排線8之第二分離區段A1'之間保持分離。

在第一扁平排線6之第一非分離區段A21、A22與第二扁平排線7與第三扁平排線8之第二非分離區段A21’、A22’分別設有至少一貫通的導電通孔5。以使第一扁平排線6、第二扁平排線7與第三扁平排線8的各別第一訊號傳輸線62、62a、第二訊號傳輸線72、第三訊號傳輸線82之間可經由該導通孔5而選擇連接、不連接、或延伸至第一扁平排線6的第一延伸區段A2之指定導電腳位621或621a。

由以上之實施例可知，本發明確具產業上之利用價值，故本發明業已符合於專利之要件。惟以上之敘述僅為本發明之較佳實施例說明，凡精於此項技藝者當可依據上述之說明而作其它種種之改良，惟這些改變仍屬於本發明之發明精神及以下所界定之專利範圍中。

100、200、300‧‧‧具有局部分離區段之多層疊置電路排線

101、102‧‧‧連接端

1‧‧‧第一扁平排線

11‧‧‧基材

11a‧‧‧第一表面

11b‧‧‧第二表面

12‧‧‧第一訊號傳輸線

121‧‧‧導電腳位

13‧‧‧第一絶緣覆層

14‧‧‧絶緣覆層

2‧‧‧第二扁平排線

21‧‧‧基材

21a‧‧‧第一表面

21b‧‧‧第二表面

22‧‧‧第二訊號傳輸線

23‧‧‧第二絶緣覆層

3‧‧‧第三扁平排線

31‧‧‧基材

32‧‧‧第三訊號傳輸線

33‧‧‧第三絶緣覆層

4‧‧‧叢集線

41‧‧‧切割線

5‧‧‧導電通孔

6‧‧‧第一扁平排線

61‧‧‧基材

61a‧‧‧第一表面

61b‧‧‧第二表面

62、62a‧‧‧第一訊號傳輸線

621、621a‧‧‧導電腳位

7‧‧‧第二扁平排線

71‧‧‧基材

72‧‧‧第二訊號傳輸線

73‧‧‧第二絶緣覆層

8‧‧‧第三扁平排線

81‧‧‧基材

82‧‧‧第三訊號傳輸線

83‧‧‧第三絶緣覆層

9‧‧‧結合材料層

A1‧‧‧第一分離區段

A1’‧‧‧第二分離區段

A21、A22‧‧‧第一非分離區段

A21’、A22’‧‧‧第二非分離區段

A3’‧‧‧第一延伸區段

A3’‧‧‧第二延伸區段

A4‧‧‧叢集結構

I‧‧‧延伸方向

第1圖顯示本發明第一實施例具有局部分離區段之多層疊 置電路排線的平面示意圖；第2圖顯示第1圖中2-2斷面的剖視圖；第3圖顯示第1圖中3-3斷面的剖視圖；第4圖顯示第3圖中各構件分離時的剖視分解圖；第5圖顯示本發明亦可在扁平排線結構中包括有叢集結構的平面示意圖；第6圖顯示本發明第二實施例具有局部分離區段之多層疊置電路排線的平面示意圖；第7圖顯示本發明第三實施例具有局部分離區段之多層疊置電路排線的平面示意圖。

100‧‧‧具有局部分離區段之多層疊置電路排線

1‧‧‧第一扁平排線

11‧‧‧基材

12‧‧‧第一訊號傳輸線

13‧‧‧第一絶緣覆層

2‧‧‧第二扁平排線

21‧‧‧基材

22‧‧‧第二訊號傳輸線

23‧‧‧第二絶緣覆層

9‧‧‧結合材料層

A1‧‧‧第一分離區段

A1’‧‧‧第二分離區段

A21、A22‧‧‧第一非分離區段

A21’、A22’‧‧‧第二非分離區段

A3‧‧‧第一延伸區段

A3’‧‧‧第二延伸區段

I‧‧‧延伸方向

Claims (11)

1. 一種具有局部分離區段之多層疊置電路排線，包括：一第一扁平排線，以一延伸方向延伸，該第一扁平排線定義有至少一第一分離區段、至少一第一非分離區段以及一第一延伸區段，其中該第一非分離區段介於該第一分離區段與該第一延伸區段之間；複數個導電腳位，佈設在該第一扁平排線的第一延伸區段；複數條第一訊號傳輸線，形成在該第一扁平排線；至少一第二扁平排線，以該延伸方向延伸，該第二扁平排線定義有至少一第二分離區段及至少一第二非分離區段，且該第二扁平排線之第二分離區段及第二非分離區段係以垂直於該延伸方向之疊置方向對應疊置於該第一扁平排線之第一分離區段及第一非分離區段；一結合材料層，形成在該第一扁平排線之第一非分離區段與該第二扁平排線之第二非分離區段之間，用以將該第一扁平排線與該第二扁平排線疊置定位，且使該第一扁平排線之第一分離區段與該第二扁平排線之第二分離區段之間保持分離；複數條第二訊號傳輸線，形成在該第二扁平排線；至少一導電通孔，貫通該第一扁平排線之第一非分離區段與該第二扁平排線之第二非分離區段，該第二 電路排線之至少一部份第二訊號傳輸線經由該導電通孔連接至該第一電路排線之第一訊號傳輸線，其中該第一扁平排線與該第二扁平排線之一包括有至少一叢集區段，且該叢集區段係由複數條沿著該延伸方向所切割形成之叢集線所組成。
2. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第一扁平排線更包括有至少一叢集區段，該叢集區段係形成在該第一扁平排線的第一分離區段，該叢集區段係由複數條沿著該延伸方向所切割形成之叢集線所組成。
3. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第二扁平排線更包括有至少一叢集區段，該叢集區段係形成在該第二扁平排線的第二分離區段，該叢集區段係由複數條沿著該第二扁平排線之延伸方向所切割形成之叢集線所組成。
4. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該結合材料層係為一黏著層，用以將該第一扁平排線與該第二扁平排線疊合黏置。
5. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第一扁平排線之第一延伸區段係一插接端或配置有一連接器之一。
6. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第一訊號傳輸線係形成在該第一扁平排線的第一表面或第二表面之一。
7. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第一訊號傳輸線係形成在該第一扁平排線的第一表面及第二表面。
8. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第二訊號傳輸線係形成在該第二扁平排線的第一表面或第二表面之一。
9. 如申請專利範圍第1項所述之具有局部分離區段之多層疊置電路排線，其中該第二訊號傳輸線係形成在該第二扁平排線的第一表面及第二表面。
10. 如申請專利範圍第1項所述之多層疊置排線，其中第一扁平排線為三層(含)以上之多層電路板。
11. 如申請專利範圍第1項所述之多層疊置排線，其中第二扁平排線為三層(含)以上之多層電路板。