TWI422002B - 可銅線鍵接的封裝體結構及其製作方法 - Google Patents

Description

可銅線鍵接的封裝體結構及其製作方法

本發明是有關於一種半導體元件的封裝體結構及其製作方法，特別是關於一種可銅線鍵接的切割DFN封裝體結構及其製作方法。

現有一種切割DFN(Dual Flat No-lead)封裝體，包含在引線框架上相互電性隔離的第一載片台和第二載片台，用於承載兩種不同的FET晶片，或者承載一個FET晶片和一個IC控制晶片；更包含延伸至引線框架外相對兩側的若干引腳，用來與外部元件連接。

其中一些引腳與第一、第二載片台分隔且無電性連接；晶片上的電極與該些引腳的電性連接，往往通過連接引線的鍵接實現。或者，一個載片台上的晶片電極，與另一個載片台的電性連接，也通過連接引線的鍵接實現。

現在使用銅線鍵接作為半導體封裝中的電性連接十分普遍。然而，由於上述切割DFN封裝體在封裝完成前，僅使用底部貼膠連接第一、第二載片台，使得該引線框架的強度不夠，不足以支持用銅線作為上述連接引線進行鍵接。

此時若使用銅線鍵接，往往會因打線力量太大，致使第一、第二載片台發生震動，而使銅線沒有與晶片上的電極正確鍵接，影響了半導體元件的可靠性，也降低了生產效率。

有鑑於上述習知技藝之問題，本發明之主要目的就是在提供一種可銅線鍵接的封裝體結構及其製作方法，通過改進切割DFN封裝體的製作方法，增加引線框架的強度，以支持銅線鍵接的進行，提高產品品質和生產效率。

為了達到上述目的，本發明的技術手段是提供一種可銅線鍵接的封裝體結構，其中包含：引線框架，其設置有若干載片台，和延伸至封裝體結構外的若干引腳，以及若干加強筋，其連接相鄰的載片台；每對相鄰載片台之間連接有至少一個加強筋；若干半導體晶片，對應設置在若干載片台上；在晶片之間，或晶片與引腳之間，或晶片與載片台之間，通過銅線鍵接形成電性連接。

可銅線鍵接的封裝體結構更包含塑封體，使該若干載片台及其承載的該若干晶片封裝在塑封體內部，並覆蓋至加強筋的頂面；載片台的未連接晶片的底面，以及該若干引腳暴露在塑封體的底面外。

加強筋在塑封體封裝後去除，使相鄰的載片台相互電性隔絕。

加強筋，其高度低於其連接的相鄰載片台的高度；加強筋底面與載片台底面在同一平面上。

引線框架上的其中一些引腳，由該若干載片台引出；晶片的底面與載片台的頂面固定連接，使晶片設置的若干底部電極，與載片台電性連接，並通過該些引腳與外部元件連接。

所述引線框架上的另一些引腳，與該若干載片台分隔且無電性連接；晶片設置的若干頂部電極，與該些引腳通過銅線鍵接形成電 性連接，並通過該些引腳與外部元件連接。

一種可銅線鍵接的封裝體結構的製作方法，包含以下步驟：步驟1、形成引線框架上連接相鄰載片台的若干加強筋；相鄰載片台之間形成有至少一個加強筋；步驟2、半導體晶片對應連接在載片台上；晶片之間，或晶片與引腳之間，或晶片與載片台之間通過銅線鍵接形成電性連接；步驟3、封裝帶晶片及鍵接銅線的引線框架；塑封封裝材料覆蓋在晶片、載片台的頂部，以及加強筋的頂面上，並固化形成塑封體；使載片台的底面、加強筋底面和若干引腳暴露在塑封體外；步驟4、從封裝體結構的底面，切割去除加強筋，在相鄰載片台之間形成間隔空隙，實現相鄰載片台的電性隔離。

步驟1中所述之加強筋，是在相鄰載片台之間的對應位置，通過半腐蝕引線框架的上半部分形成的。

步驟2中更包含，將晶片底面與載片台的頂面固定連接，使晶片的若干底部電極，與載片台電性連接，並通過由該若干載片台引出的若干引腳與外部元件連接。

所述步驟2中更包含，將與該若干載片台分隔且無電性連接的若干引腳，與晶片的若干頂部電極，通過銅線鍵接形成電性連接。

與現有技術相比，本發明提出之可銅線鍵接的封裝體結構及其製作方法，其優點在於：本發明通過半腐蝕引線框架，形成了與載 片台一體的，用於連接相鄰載片台的至少一個加強筋；其在封裝完成前，都能有效增強引線框架的整體強度。因此，使該引線框架的強度，足以支撐在晶片之間、晶片與載片台之間、晶片與引腳之間使用銅線鍵接，有效提高產品品質和生產效率。

10‧‧‧引線框架

11‧‧‧第一載片台

12‧‧‧第二載片台

20‧‧‧加強筋

31‧‧‧高端閘極引腳

32‧‧‧高端源極引腳

33‧‧‧高端汲極引腳

34‧‧‧低端閘極引腳

35‧‧‧低端源極引腳

36‧‧‧低端汲極引腳

41‧‧‧高端MOSFET晶片

42‧‧‧低端MOSFET晶片

50‧‧‧銅線

60‧‧‧塑封體

61‧‧‧第一、第二載片台之間空隙上半部分

62‧‧‧第一、第二載片台之間空隙下半部分

411、421‧‧‧頂部閘極

411、421‧‧‧頂部源極

第1圖至第4圖 係為本發明之可銅線鍵接的封裝體結構的製作方法的步驟俯視圖；第5圖至第8圖 係為本發明之可銅線鍵接的封裝體結構的製作方法的步驟在A-A向的側剖視圖；其中，第1圖 係為本發明之引線框架的結構俯視圖；第2圖 係為本發明之晶片貼片與銅線鍵接的俯視圖；第3圖 係為本發明之塑封體封裝後在第7圖中B-B向的俯剖視圖；第4圖 係為本發明之去除加強筋形成封裝體成品後在第8圖中B-B向的俯剖視圖；第5圖 係為第1圖在A-A向的側剖面圖；第6圖 係為第2圖在A-A向的側剖面圖；第7圖 係為第3圖在A-A向的側剖面圖；第8圖 係為第4圖在A-A向的側剖面图。

以下結合附圖，通過較佳的具體實施例，詳細說明本發明。

本發明所提供的封裝體結構及製作方法，可適用於所有的半導體晶片，包括FET晶片及IC控制晶片等等。在以下所提供的各具體 實施例的詳細描述中，以MOSFET晶片為例來詳細說明本發明的各項優點及有益效果。但應當注意的是，這些具體描述及實例並非用來限制本發明的範圍。

請參閱第3圖、第4圖、第7圖及第8圖，如圖所示，本發明所述之可銅線鍵接的封裝體，是一切割DFN封裝體，其包含設置在引線框架10上分別承載2個MOSFET晶片的第一載片台11、第二載片台12，以及延伸至引線框架10外相對兩側的若干引腳；更包含塑封體60，將第一、第二載片台及高端和低端MOSFET晶片封裝在其內部，而使第一、第二載片台的底面，以及該若干引腳暴露在塑封體60的底面外。

請參閱第1圖及第5圖，如圖所示，與現有封裝結構最大的不同在於，為了提高引線框架10的整體強度，引線框架10上設置有若干間隔設置的加強筋20，來連接第一、第二載片台。若干加強筋20，是在第一、第二載片台之間對應位置，通過半腐蝕引線框架10的上半部分形成的；也就是說，若干加強筋20僅從封裝體底面向上的位置連接第一、第二載片台，若干加強筋20的上表面低於第一、第二載片台的上表面。該加強筋20會在封裝完成後，從封裝體的底部切割去除，使第一載片台11與第二載片台12相互電性隔離。

請參閱第2圖及第6圖，如圖所示，第一、第二載片台上的兩個MOSFET晶片可以是2個N型或2個P型的MOSFET晶片；令其中一個為高端MOSFET晶片41，另一個為低端MOSFET晶片42。高端和低端MOSFET晶片均具有底部汲極(圖中未示出)、頂部源極412、422和頂部閘極411、421。

對應地，在引線框架10上設置有與第一、第二載片台分隔且無電性連接的若干引腳，包含高端源極引腳32、高端閘極引腳31、低端源極引腳35和低端閘極引腳34；以及引線框架10上設置的從第一、第二載片台引出的若干引腳，包含高端汲極引腳33、低端汲極引腳36。

其中，高端閘極引腳31、高端源極引腳32和低端汲極引腳36，位於引線框架10的同一側；高端汲極引腳33、低端閘極引腳34和低端源極引腳35，位於引線框架10上與上述相對的一側。

高端MOSFET晶片41粘接在第一載片台11上，使其底部汲極與第一載片台11形成電性連接，通過高端汲極引腳33與外部元件連接；而其頂部源極412和頂部閘極411通過若干銅線50鍵接，分別與高端源極引腳32、高端閘極引腳31形成電性連接。

同樣的，低端MOSFET晶片42粘接在第二載片台12上，使其底部汲極與第二載片台12形成電性連接，通過低端汲極引腳36引出；而其頂部源極422和頂部閘極421通過若干銅線50鍵接，分別與低端源極引腳35、低端閘極引腳34形成電性連接。

高端MOSFET晶片41的頂部源極412，還與第二載片台12通過銅線50鍵接，即高端MOSFET晶片41的頂部源極412與低端MOSFET晶片42的底部汲極形成電性連接。

請參閱第7及第8圖，如圖所示，塑封體60，在封裝時向下覆蓋至加強筋20的頂面，形成位於第一、第二載片台之間空隙上半部分61的塑封體部分；而在加強筋20切割去除後，該上半部分61的塑封體部分保留，而利用第一、第二載片台之間空隙的下半部分62 ，實現所述第一、第二載片台的電性隔離。

請參閱第1至第4圖及第5至第8圖，如圖所示，上述可銅線鍵接的封裝體的製作方法，包含以下步驟：

步驟1、形成引線框架10上連接第一、第二載片台的至少一個加強筋20；

具體的，切割DFN封裝體的引線框架10上，形成有第一載片台11、第二載片台12，與第一載片台11或第二載片台12相連接或不相連接的若干引腳，尤其還形成有連接在第一、第二載片台之間的至少一個加強筋20。

在第一、第二載片台之間的對應位置，通過半腐蝕引線框架10的上半部分，形成加強筋20。

與第一載片台11相分隔的高端閘極引腳31、高端源極引腳32，以及從第二載片台12引出的低端汲極引腳36，位於引線框架10的同一側；引線框架10上與之相對的一側，形成有從第一載片台11引出的高端汲極引腳33，以及與第二載片台12分隔的低端閘極引腳34、低端源極引腳35。

步驟2、晶片貼片及銅線50鍵接；

步驟2.1、高端MOSFET晶片41粘接在第一載片台11上，使其底部汲極與第一載片台11形成電性連接，通過低端汲極引腳36引出；而其頂部源極412和頂部閘極411通過若干銅線50鍵接，分別與高端源極引腳32、高端閘極引腳31形成電性連接。

步驟2.2、低端MOSFET晶片42粘接在第二載片台12上，使其底部 汲極與第二載片台12形成電性連接，通過低端汲極引腳36引出；而其頂部源極422和頂部閘極421通過若干銅線50鍵接，分別與低端源極引腳35、低端閘極引腳34形成電性連接。

步驟2.3、高端MOSFET晶片41的頂部源極，與第二載片台12通過銅線50鍵接，即高端MOSFET晶片41的頂部源極412與低端MOSFET晶片42的底部汲極形成電性連接。

步驟3、封裝帶晶片及鍵接銅線50的引線框架10；

塑封封裝材料覆蓋在高端和低端的MOSFET晶片上，第一、第二載片台的頂部，以及加強筋20的頂面上，固化形成塑封體60。此時，第一、第二載片台的底面、加強筋20的底面，以及該若干引腳均暴露在塑封體60的底面之外。

步驟4、切割去除加強筋20；

從封裝體的底面開始，將加強筋20切割去除，在第一、第二載片台之間形成間隔空隙62，實現該第一、第二載片台的電性隔離。

至此，完成切割DFN封裝體的製作過程。

除了封裝如上述實施例中兩個MOSFET晶片，本發明還可以封裝用第一、第二載片台分別承載的一MOSFET晶片和一IC控制晶片，或其他兩種相同或不相同的晶片。

由於本發明通過半腐蝕引線框架，形成了與第一、第二載片台一體的，用於連接第一、第二載片台的至少一個加強筋；在封裝完成前，都能有效增強引線框架的整體強度。因而，該引線框架的強度，足以支撐在晶片之間、晶片與載片台之間、晶片與引腳之 間使用銅線鍵接，有效提高產品品質和生產效率。

儘管本發明的內容已經通過較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本技術領域中具有通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由後附之申請專利範圍來限定。

11‧‧‧第一載片台

12‧‧‧第二載片台

20‧‧‧加強筋

31‧‧‧高端閘極引腳

32‧‧‧高端源極引腳

33‧‧‧高端汲極引腳

34‧‧‧低端閘極引腳

35‧‧‧低端源極引腳

36‧‧‧低端汲極引腳

41‧‧‧高端MOSFET晶片

42‧‧‧低端MOSFET晶片

50‧‧‧銅線

60‧‧‧塑封體

411、421‧‧‧頂部閘極

412、422‧‧‧頂部源極

Claims (9)

1. 一種可銅線鍵接的封裝體結構，其包含：一引線框架，其設置有若干載片台，和延伸至該封裝體結構外的若干引腳，以及若干加強筋，其連接相鄰的該載片台，該加強筋底面與該載片台底面在同一平面上；每對相鄰該載片台之間連接有至少一該加強筋；若干半導體晶片，對應設置在該若干載片台上；在該半導體晶片之間，或該半導體晶片與該引腳之間，或該半導體晶片與該載片台之間，通過一銅線鍵接形成電性連接；單一的一塑封體，使該若干載片台及其承載的該若干半導體晶片封裝在該塑封體內部，並覆蓋至該加強筋的頂面；該載片台的未連接該半導體晶片的底面，以及該若干引腳暴露在該塑封體的底面外。
2. 如申請專利範圍第1項所述之可銅線鍵接的封裝體結構，其中，該加強筋在該塑封體封裝後去除，使相鄰的該載片台相互電性隔絕。
3. 如申請專利範圍第1或2項所述之可銅線鍵接的封裝體結構，其中，該加強筋之高度低於其連接的該相鄰載片台的高度。
4. 如申請專利範圍第1項所述之可銅線鍵接的封裝體結構，其中，該引線框架上的其中一些該引腳，由該若干載片台引出；該半導體晶片的底面與該載片台的頂面固定連接，使該半導體晶片設置 的若干底部電極，與該載片台電性連接，並通過該些引腳與外部元件連接。
5. 如申請專利範圍第4項所述之可銅線鍵接的封裝體結構，其中，該引線框架上的另一些該引腳，與該若干載片台分隔且無電性連接；該半導體晶片設置的若干頂部電極，與該些引腳通過該銅線鍵接形成電性連接，並通過該些引腳與外部元件連接。
6. 一種可銅線鍵接的封裝體結構的製作方法，其中，包含以下步驟：步驟1、形成一引線框架上連接相鄰載片台的若干加強筋，該加強筋底面與該載片台底面在同一平面上；相鄰該載片台之間形成有至少一該加強筋；步驟2、一半導體晶片對應連接在該載片台上；該半導體晶片之間，或該半導體晶片與引腳之間，或該半導體晶片與該載片台之間通過一銅線鍵接形成電性連接；步驟3、封裝帶該半導體晶片及該鍵接銅線的該引線框架；塑封封裝材料覆蓋在該半導體晶片、該載片台的頂部，以及該加強筋的頂面上，並固化形成單一的一塑封體；使該載片台的底面、該加強筋底面和該若干引腳暴露在該塑封體外；步驟4、從封裝體結構的底面，切割去除該加強筋，在相鄰該載片台之間形成間隔空隙，實現相鄰該載片台的電性隔離。
7. 如申請專利範圍第6項所述之可銅線鍵接的封裝體結構的製作方法，其中，步驟1中所述之該加強筋，是在相鄰該載片台之間的對應位置，通過半腐蝕該引線框架的上半部分形成的。
8. 如申請專利範圍第6項所述之可銅線鍵接的封裝體結構的製作方法，其中，步驟2中更包含將該半導體晶片底面與該載片台的頂 面固定連接，使該半導體晶片的若干底部電極，與該載片台電性連接，並通過由該若干載片台引出的該若干引腳與外部元件連接。
9. 如申請專利範圍第8項所述之可銅線鍵接的封裝體結構的製作方法，其中，步驟2中更包含將與該若干載片台分隔且無電性連接的該若干引腳，與該半導體晶片的若干頂部電極，通過該銅線鍵接形成電性連接。