TWI421997B - 具有下置式引腳之電子封裝件及其方法 - Google Patents

Description

具有下置式引腳之電子封裝件及其方法

本發明通常係關於電子設備，且更特定言之係關於薄輪廓及小佔據面積之封裝件及組件之方法。

掌上型消費型產品市場在攜帶型電子設備之小型化方面係積極主動的。在主要由行動電話及數位助理市場驅動的情況下，此等設備之製造商受到不斷收縮之格式及對更類似個人電腦之功能性之需求的挑戰。此挑戰給表面黏著元件之製造商確定了壓力，從而使其將其產品設計以控制可能之最小區域。藉由如此做法，此允許攜帶型電子設備設計者將額外功能倂入一設備內而不增加該產品總尺寸。具有一或多個曝露之積體電路終端的無引腳封裝件為一種提供半導體製造商以顯著減小一表面黏著設備之尺寸的能力的封裝件結構。該等封裝件包括如同國際整流器公司生產之DirectFET^{T M} 封裝件的具有曝露之終端的四側無引腳扁平(QFN)類型設計。

幾個製造問題存在於當前的具有曝露之終端的表面黏著類型封裝件中。舉例而言，在焊接附著(solder attach)及/或回焊步驟中，半導體晶粒趨於移動，從而影響接合區域(例如源極、發射極、閘極或基電極接合區域)之總方向。當表面黏著設備附著於一印刷電路板或一組件之下一層時，此即對該表面黏著設備之對準產生不利影響。

另外，典型表面黏著封裝件製造方法利用單穴模製方法。該等方法使用具有封膠流道及閘極區域的模穴，其在製造過程中傾向於浪費封膠材料。同樣，單穴模製方法要求該製造使用具有過量引腳框材料的引腳框，該過量材料隨後作為廢料而被移除並丟棄。該等廢棄材料增加了製造成本且可成為對環境之危害。

由Kim Hwee Tan等申請人申請之2004年6月10日之美國專利申請公開案2004/0108580描述了一封裝件結構，該封裝件結構使用一連接至一凹陷引腳框的單覆晶焊料凸起之半導體。Tan進一步描述了一完全密封之結構，其類似於一具有一用於熱增強之曝露晶粒背面之型式。Tan使用了一研磨方法來移除密封材料以提供該曝露晶粒背面。Tan之結構的一缺點為其使用了一覆晶互聯方案。此等方案要求凸塊下金屬層(UBM)及焊料凸塊電鍍方法，其增加晶片製造成本。UBM表示金屬化之層，其在位於晶片上之接合襯墊與焊料凸塊之間提供一介面，且其通常由三個獨立層組成。此外，該等焊料凸塊可對晶片及/或封裝件結構引起應力問題，其可導致品質及可靠性問題。另外，Tan之研磨方法可損害該半導體晶片及/或該封裝件，其亦可導致品質及可靠性問題。

因此，需要一改良之電子封裝件結構及處理(尤其)晶粒對準問題及減少材料廢料的方法。此外，具有一支持多晶片布局設計、可撓性互聯或路徑選擇方案及具有可焊、無凸塊或非覆晶頂部金屬結構之晶片的結構及方法係有利的。

為便於瞭解，該等圖式圖形中之元件不必根據比例繪出，且類似元件符號在全部該等不同圖中之適當處使用。雖然本發明被描述為使用一具有一曝露終端之QFN實施例，但彼等熟悉此項技術者可認識到本發明亦可應用於其他類型之封裝件。

圖1A根據本發明之一實施例展示一封裝件結構、無引腳封裝件結構、下置式封裝件設備或一QFN封裝件結構10的一剖面圖。封裝件10包括一引腳框、下置式引腳框或導電基板11，例如，該導電基板11由一諸如銅之金屬薄片衝壓並形成。或者，引腳框11包括一銅合金(例如，TOMAC 4，TAMAC 5，2ZFROFC，或CDA194)，一鍍銅之鐵/鎳合金(例如，鍍銅合金42)、鍍鋁、鍍塑膠或其類似物。所鍍之材料包括銅、銀、鍍鎳-鈀的多層及金。在一示範性實施例中，引腳框11由銅形成為具有約15至約50(15至50)微米之間的厚度。

引腳框11進一步包括凹陷或下置式部分或導電引腳14及16。下置式引腳14及16分別包括底腳或襯墊部分18及19，其用於將封裝件10連接至一印刷電路板或組件之下一層。下置式引腳14及16分別進一步包括中間、連接或支腿部分22及23，及支撐、頂部、基底或晶片連接部分26及27。底腳部分18與中間部分22形成一角36。在一示範性實施例中，角36約為90度。或者36亦可大於或小於90度。在一示範性實施例中，底腳部分19具有一與支腿部分23相似之方向。基底部分26及27分別包括突出部、凸起柱腳、支座、晶片附著部分、連接元件或柱31及32。支座31及32係用於耦接、連接或接合至一電子或半導體晶片34，且使用(例如)習知光罩及蝕刻技術而形成。用以形成支座31及32的其他方法包括接線柱球焊(stud bumping)、電鍍及衝壓以形成凹陷特性。另外，使用銲線球形成及線調整來形成支座31及32。

半導體晶片34包括(例如)一功率金氧半場效電晶體(MOSFET)設備、一雙極電晶體、一絕緣閘極雙極電晶體、一閘流體、一二極體、一類比或數位積體電路、一感應器、一被動元件或另一電子設備。半導體晶片34包括一第一接合表面43及一與該第一接合表面43相對之第二接合表面或終端44。在所展示之實施例中，半導體晶片34為一功率電晶體，其包括一控制電極或接點28及一形成於第一接合表面43上之第一或多數電流承載電極或接點29。支座31及32各自具有一對應於接點28及29之區域的附加區域，且因此支座31及32可具有不同尺寸或表面區域或形狀以與接點28及29適當配對或連接。

在一較佳實施例中，接點28及29包括一可焊之金屬，諸如鈦鎳銀、鉻鎳金或其類似物。使用一焊料晶粒附著及/或導電環氧晶粒附著材料將接點28及29附著於支座31及32上。根據本發明，與具有平坦及較大接觸區域之先前技術結構相比，支座31及32提供一較小或最佳接觸區域，且提供一自定中心效應。此減少晶片附著過程期間半導體晶片34之旋轉，且從而減少未對準問題。

半導體晶片34進一步包括一第二電流承載電極37，在此實施例中其形成於另一半導體晶片34之背部或下側上。在封裝件10中，電流承載電極37為一曝露終端，其適於直接接合或附著於一組件之一下一層的接合襯墊上。在一較佳實施例中，電流承載電極37包括一諸如鈦鎳銀、鉻鎳金或其類似物的可焊金屬層，以用於將焊料或另一晶粒附著層附著於該組件之下一層。

封裝件10進一步包括一可選模製密封層或保護層39，其覆蓋半導體晶片34之至少一部分及下置式導電引腳14及16之部分。在所展示之實施例中，底腳部分18及19具有曝露之表面以耦接或連接至組件之一下一層。舉例而言，藉由在模製過程期間將電流承載電極37及引腳框11之底腳部分18及19相對於一模穴之一表面而置放以防止封膠覆蓋此等表面，此即得以完成。因為在一研磨方法中此消除了一額外方法步驟，且亦消除了與其關聯之可靠性問題，所以此係較佳的。

舉例而言，密封層39包括一環氧樹脂封膠，諸如可購自美國加利福尼亞聖克拉拉市Sumitomo Plastics的G770封膠。或者，密封層39包括一增加熱導率之封膠，諸如可購自加利福尼亞聖克拉拉市Hitachi Chemical的CEL 9000系列封膠。

圖1B根據本發明之另一實施例展示一下置式封裝件結構20的一剖面圖。封裝件結構20除了未使用密封層39之外與封裝件結構10相似。封裝件20適於極輕重量及薄輪廓之應用。在將封裝件20附著於組件之下一層之後，將一等型鈍化塗層(例如，一環氧或胺基甲酸酯塗層)塗覆於該封裝件上以用於額外保護。

圖2根據一用於製造封裝件10之較佳雙射出成型(overmolding)製造方法展示圖1A之封裝件10之複數封裝件100的一剖面圖。封裝件10之複數封裝件100係使用一下置式引腳框11之陣列111及一雙射出成型方法而形成。在該雙射出成型方法中，該引腳框11之陣列111與封膠之連續層139一起模製，且使用一鋸、切塊或其他分離技術，沿著(例如)虛線1001將該模製結構切成個別封裝件10。因為此方法減少了封膠材料之使用，且減少了廢棄引腳框材料之量，所以此方法與一單穴模製方法相比係較佳的。

圖3根據本發明展示一下置式封裝件30之一替代實施例的一放大剖面圖。在此實施例中，一導電插塞或板41附著於電極37，其用於耦接至組件之一下一層。在一示範性實施例中，板41包括銅、銅合金或與用於引腳框11之材料相似的材料。另外，展示一波狀或非平面下置式部分116，其耦接至半導體晶片34之接點29且具有多支座32。在一示範性實施例中，波狀下置式部分116包括一波狀中間部分123及一波狀基底部分127。因為波狀下置式部分116將下置式導電引腳之一部分置放於靠近封裝件30之外表面，其有助於增強或改良由電流承載電極29產生之熱量的轉移或耗散，所以波狀下置式部分116在某些應用中係較佳的。在一替代實施例中，僅下置式部分116之中間部分或基底部分為波狀的。當然，如同下文中所述實施例，波狀下置式部分116及/或導電板41可能與圖1B之封裝件20一同使用。

圖4根據本發明展示下置式引腳框11在附加一第一半導體晶片34後之一陣列1011的一部分，該第一半導體晶片34適用於製造封裝件10及20。半導體晶片34附著於使用上述材料之基座31及32。雖然未展示，但是在一密封步驟及/或分離步驟之前，一第二或一額外半導體晶片34係附著於該等第二基座31及32。圖5展示在可選密封層39形成之後，圖1A之封裝件10的一仰視圖，並展示襯墊部分18及19之曝露部分以及電極37。或者，根據圖3中所展示之實施例，元件37由板41之一表面所替代。

圖6展示一包括一引腳框211之下置式封裝件100之一替代實施例的一部分，該引腳框211包括下置式導電引腳14及16。在此實施例中，引腳框211包括一額外下置式部分或導電引腳214，其包括一底腳或襯墊部分221、一中間、連接或支腿部分222及支撐、頂部、接合、平臺、基底或晶片連接部分228。同樣，支腿部分222具有一高度或長度225，其小於支腿部分22之高度或長度25，支腿部分23允許使用一附加結構，一連接設備、夾片或條241來將半導體晶片34耦接至基底部分228，如圖展示。舉例而言，使用焊料晶粒附著材料將夾片241附著於半導體晶片34及基底部分228上。夾片241包括(例如)銅、銅合金、鍍銅或相似材料。在一替代實施例中，高度25與225相同，且使用一彎曲夾片將半導體晶片34耦接至基底部分228。

在圖6之實施例中，高度25大於支座31及32、半導體晶片34及夾片241之組合厚度，從而使得密封層39在成型後覆蓋夾片241。圖7展示在可選密封層39形成之後及在一分離步驟之後一封裝件結構100A的一仰視圖。封裝件100A之底腳部分18、19及221包括如圖所示之用於耦接至組件之一下一層的曝露表面。若電極37之平面度為一問題，則圖6之實施例係較佳的。

圖8根據本發明展示一包括一引腳框311之下置式多晶片封裝件300的一部分。除一共同襯墊部分319之外，引腳框311包括如圖4中所展示之引腳框部分11及半導體晶片34。引腳框311進一步包括額外凹陷或下置式部分或導電引腳314及316，以用於支撐一相同或不同之半導體晶片334。舉例而言，半導體晶片334包括一二極體、一感應器、一被動元件、一積體電路或類似物。下置式導電引腳316包括一支座332，使用(例如)一焊料晶粒附著層將半導體晶片334附著於其上。在此實施例中，下置式導電引腳314部分為下置式，或如圖示上升至另一基底部分上方以容納一夾片341，該夾片341將半導體晶片334耦接至基底部分326。下置式導電引腳314進一步包括一底腳或襯墊部分321以用於耦接至組件之一下一層。支腿部分322將襯墊部分321耦接至基底部分326。在一替代實施例中，夾片341被除去，且直接曝露半導體晶片334之下部或背部側面336以用於耦接至組件之一下一層。當然，導電板41可用於此處描述之其他實施例。

圖9為在一用以形成可選密封層39的模製步驟之後及在一用以展示該封裝件外形及底腳部分18、319、321及電極37之一示範性位置的分離步驟之後，一下置式多晶片封裝件結構300A的一仰視圖。

圖10根據本發明展示一包括引腳框411之替代下置式多晶片封裝件400的一部分。圖10之實施例除引腳框411包括一額外下置式導電引腳414之外皆與圖9相似，該導電引腳414支撐一將半導體晶片34之電極37耦接至一基底部分426的導電夾片441。此相似於連同圖6所描述之該等實施例。在此實施例中，下置式導電引腳414部分為下置式，或上升至另一基底部分上方以容納夾片441。在一替代實施例中，下置式導電引腳414與另一下置式部分係同樣程度之下置式，且使用一彎曲夾片將電極37耦接至下置式導電引腳414。下置式導電引腳414包括一底腳或襯墊部分421以用於耦接至組件之一下一層。

圖11為在一用以形成密封層39之可選模製步驟之後及在一用以展示該封裝件外形及襯墊部分18、319、321及421之曝露表面之一示範性位置的分離步驟之後，一下置式多晶片封裝件400A的一仰視圖。當然，如圖5、7、9及11中所展示之襯墊部分18、19、319、321及421的尺寸僅為示範性的，且該等尺寸可根據設計及應用約束而增加或減少。

圖12根據本發明之另一實施例展示一下置式封裝件結構40的一剖面圖。封裝件40除密封層139為較薄的以曝露基底部分127之上部、外部或主要表面之外皆與封裝件10、30、100A、300A及400A相似。舉例而言，藉由在模製過程期間將基底部分127相對一模穴之一表面而置放，以防止封膠覆蓋基底部分127，此即得以完成。

在所示實施例中，雖然亦曝露基底部分26之一外部表面，但此不係必需的。藉由曝露基底部分127之該外部表面，熱耗散得以改良。同樣，如圖12中所示，基底部分127比基底部分27長以提供更多表面區域以耗散熱量。視需要，使用傳導環氧樹脂將一散熱片64直接附著於基底部分127。或者，使用一導熱且電絕緣層63將散熱片64附著於封裝件40。當然，圖12之實施例適用於封裝件10、30、100A、300A、400A及其組合物。

圖13根據本發明之另一實施例展示一下置式封裝件結構500的一剖面圖。在此實施例中，引腳框511包括一下置式導電引腳514，其具有一與半導體晶片34之一接點528相間隔之基底或平臺部分526，除此之外，該封裝件結構與封裝件結構10、30、100A及300A相似。亦即，基底部分526形成為無一支座。此允許其他連接設備之使用，諸如用以將接點528耦接至基底部分526的銲線541。銲線541係使用習知引線接合技術形成。在此實施例中，接點528包括一適用於銲線之導電材料，諸如鋁、鋁合金或其類似物。在一替代實施例中，用一帶狀接合或一夾片替代銲線541。當然，圖13之實施例適用於封裝件結構10、20、30、100A、300A或其之組合物。

因此顯然已根據本發明提供了一用於形成一用於改良電子封裝件之結構及方法。該封裝件將一下置式引腳框與一定向晶片合併，以使得其主要電流承載電極得以耦接至該下置式引腳框上之支座。在焊料晶粒附著期間，該等支座減少了晶片旋轉。在一實施例中，該晶片包括一控制電極，其耦接至該下置式引腳框上之其他支座。在一較佳實施例中，該電流承載電極包括一可焊之金屬。與利用覆晶及UBM互聯機制之先前技術設備相比，該等支座及可焊之金屬提供一更可靠及節省成本的封裝件結構。

在另一實施例中，使用一銲線將該控制電極耦接至該引腳框。在另一實施例中，該引腳框包括一下置式導電引腳，其具有一波狀外形以增強熱耗散。在又一實施例中，使密封層變薄以提供可改良熱耗散之曝露的基底部分。根據本發明之結構進一步適用於多晶片及多互聯組態。在一形成本發明之封裝件的較佳方法中使用一雙射出成型方法，其減少封膠之使用及引腳框廢料之量。

雖然已參考本發明之特定實施例描述及說明了本發明，然而並非意欲將本發明限於此等說明性實施例。

10．．．下置式封裝件設備/四側無引腳扁平封裝件結構

20、30、40、100、100A、500．．．下置式封裝件結構

11．．．引腳框/導電基板

211、411、511．．．引腳框

14．．．下置式部分/導電引腳

16、314、414、514．．．下置式導電引腳

18、19、221、319、321、421．．．底腳/襯墊部分

22、23．．．支腿部分/中間部分/支腿部分

222、322．．．支腿部分

25、225．．．高度

26、27、127、228、326、426、526．．．基底部分

28、29、528．．．接點

31、32、332．．．支座

34、334．．．半導體晶片

36．．．角

37．．．電流承載電極

39、139．．．密封層

41．．．導電板

43．．．第一接合表面

44．．．第二接合表面/終端

63．．．導熱絕緣層

64．．．散熱片

111、1011．．．陣列

116．．．下置式部分

123．．．中間部分

241、341、441．．．夾片

300、300A、400、400A．．．下置式多晶片封裝件結構

336．．．下部或背部側面

541．．．銲線

1001．．．虛線

圖1A根據本發明說明一封裝件結構的一剖面圖；圖1B根據本發明之另一實施例說明一封裝件結構的一剖面圖；圖2根據本發明說明複數個使用一較佳模製方法而製造得之圖1A之封裝件結構的一剖面圖；圖3根據本發明說明一封裝件結構之一替代實施例的一剖面圖；圖4根據圖1A及圖1B之封裝件結構說明一引腳框結構及晶片的一部分；圖5說明倂入圖4之引腳框結構之圖1A之封裝件結構的一仰視圖；圖6根據本發明說明一替代引腳框結構及晶片的一部分；圖7說明一倂入圖6之引腳框結構及晶片之封裝件結構的一仰視圖；圖8根據本發明說明一用於一多晶片封裝件結構之引腳框結構的一部分；圖9說明一倂入圖8之引腳框結構及晶片之封裝件結構的一仰視圖；圖10根據本發明說明一用於一多晶片封裝件之替代引腳框結構及晶片的一部分；圖11說明一倂入圖10之引腳框結構及晶片之封裝件結構的一仰視圖；圖12根據本發明之另一實施例說明一封裝件結構的剖面圖；及圖13根據本發明之又一實施例說明一封裝件結構的剖面圖。

10．．．下置式封裝件設備/四側無引腳扁平封裝件結構

11．．．引腳框/導電基板

14、16．．．下置式部分/導電引腳

18、19．．．底腳/襯墊部分

22、23．．．支腿部分/中間部分/支腿部分

26、27．．．基底部分

28、29．．．接點

31、32．．．支座

34．．．半導體晶片

36．．．角

37．．．電流承載電極

39．．．密封層

43．．．第一接合表面

44．．．第二接合表面/終端

Claims (26)

1. 一種封裝件結構，其包括：一電子晶片，其具有一具有一第一電極之第一接合表面、及一與該第一接合表面相對之第二接合表面，其中該電子晶片係無凸塊；及一第一下置式導電引腳，其具有一第一基底部分及一第一支座，其中該第一支座係作為該第一基底部分之一部分而形成，且其中該第一支座具有一小於該第一電極之連接區域，且其中該第一支座係連接至該第一電極。
2. 如請求項1之封裝件結構，其進一步包括一密封層，該密封層覆蓋該第一下置式導電引腳之至少一部分及該電子晶片之至少一部分。
3. 如請求項2之封裝件結構，其中該第一基底部分之一表面得以曝露。
4. 如請求項2之封裝件結構，其中該第一下置式導電引腳包括一第一襯墊部分，且其中一部分該第一襯墊部分及該第二接合表面得以曝露。
5. 如請求項2之封裝件結構，其中該密封層包括一雙射出成型密封材料。
6. 如請求項1之封裝件結構，其中該第一電極包括一可焊金屬。
7. 如請求項1之封裝件結構，其中該第一下置式導電引腳之至少一部分為波狀。
8. 如請求項1之封裝件結構，其進一步包括一耦接至該第 二接合表面之導電板。
9. 如請求項1之封裝件結構，其進一步包括一第二下置式導電引腳，其中該第二下置式導電引腳包括一第二支座及一第二襯墊部分，且其中該電子晶片進一步包括一在該第一接合表面上之第二電極，且其中該第二電極耦接至該第二支座。
10. 如請求項9之封裝件結構，其進一步包括一第三下置式導電引腳，其中該第二接合表面以一連接結構而耦接至該第三下置式導電引腳。
11. 如請求項10之封裝件結構，其中該連接結構包括一夾片。
12. 如請求項1之封裝件結構，其進一步包括一與該電子晶片間隔之一第二下置式導電引腳，且其中一連接元件將該第二下置式導電引腳耦接至該電子晶片上之一第二電極。
13. 如請求項12之封裝件結構，其中該連接元件包括一銲線。
14. 一種電子封裝件結構，其包括：一第一下置式導電引腳，其包括一第一襯墊部分及一具有一第一凸起柱腳之第一基底部分；一第二下置式導電引腳，其包括一第二襯墊部分及一第二基底部分；一第一電子晶片，其在一第一表面上具有第一及第二接點，其中該第一接點耦接至該第一凸起柱腳，且其中 該電子晶片係無凸塊；及一第一連接元件，其將該第二基底部分耦接至該第二接點。
15. 如請求項14之電子封裝件結構，其進一步包括一密封層，該密封層覆蓋該第一下置式導電引腳之至少一部分及該第一電子晶片之至少一部分。
16. 如請求項15之電子封裝件結構，其中該第一基底部分之一表面得以曝露。
17. 如請求項14之電子封裝件結構，其中該第一連接元件包括一形成於該第二基底部分上之一第二凸起柱腳。
18. 如請求項14之電子封裝件結構，其中該第一連接元件包括一銲線。
19. 如請求項14之電子封裝件結構，其進一步包括：一第三下置式導電引腳，其包括一第三襯墊部分及一具有一第三凸起柱腳之第三基底部分；一第四下置式導電引腳，其包括一第四襯墊部分及一第四基底部分；一第二電子晶片，其具有一耦接至該第三凸起柱腳之第三接點；及一第二連接元件，其將該第二電子晶片耦接至該第四下置式導電引腳。
20. 如請求項14之電子封裝件結構，其進一步包括：一第三下置式導電引腳，其包括一第三襯墊部分及一第三基底部分；及 一第二連接元件，其將該第一電子晶片之一第二表面耦接至該第三基底部分。
21. 如請求項20之電子封裝件結構，其中該第二連接元件包括一夾片。
22. 如請求項14之電子封裝件結構，其中該第一下置式導電引腳之一部分為波狀。
23. 一種用於形成一電子封裝件之方法，其包括以下步驟：提供一具有第一及第二下置式導電引腳之引腳框，其中該第一及該第二下置式導電引腳包括基底部分，且其中該第一下置式導電引腳之該基底部分具有一第一凸起柱腳，其係作為該第一基底部分之一部分而形成；將一無凸塊之電子晶片附著於該引腳框，其中該無凸塊之電子晶片包括第一及第二接點，且其中該第一接點連接至該第一凸起柱腳，且其中該第一凸起柱腳具有一小於該第一接點之區域；及將該第二接點耦接至該第二基底部分。
24. 如請求項23之方法，其進一步包括將該第一及該第二下置式導電引腳之至少一部分及該電子晶片之至少一部分密封的步驟。
25. 如請求項23之方法，其中該將該第二接點耦接至該第二基底部分的步驟包括將該第二接點附著於一形成於該第二基底部分上之第二凸起柱腳。
26. 如請求項23之方法，其中該將該第二接點耦接至該第二基底部分的步驟包括用一銲線將該第二接點耦接至該第二基底部分。