[go: up one dir, main page]

TWI421348B - 四元素鎵碲銻為基的相變化記憶裝置 - Google Patents

四元素鎵碲銻為基的相變化記憶裝置 Download PDF

Info

Publication number
TWI421348B
TWI421348B TW100126044A TW100126044A TWI421348B TW I421348 B TWI421348 B TW I421348B TW 100126044 A TW100126044 A TW 100126044A TW 100126044 A TW100126044 A TW 100126044A TW I421348 B TWI421348 B TW I421348B
Authority
TW
Taiwan
Prior art keywords
phase change
gatesb
change material
memory
current
Prior art date
Application number
TW100126044A
Other languages
English (en)
Other versions
TW201231684A (en
Inventor
Tung Hua Chuang
Yi Chou Chen
Tsung Shune Chin
Kin Fu Kao
Po Chin Chang
Yung Ching Chu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201231684A publication Critical patent/TW201231684A/zh
Application granted granted Critical
Publication of TWI421348B publication Critical patent/TWI421348B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

四元素鎵碲銻為基的相變化記憶裝置
本發明係關於相變化記憶裝置，以及用於此種裝置的材料。
以相變化為基礎的材料，例如以硫屬化物為基礎的材料或相似的材料，可以使用於積體電路中所提供適當大小的電流，來引發在非晶相與結晶相之間的相變化。非晶相通常的特徵是具有比結晶相更高的電阻，其可以很容易地被感測以指示資料。此特性已引起廣泛的注意，尤其是對於使用可程式化電阻材料以形成非揮發式記憶體電路，其可利用隨機存取方式來讀取及寫入。
根據熟知為GST的相變化材料Ge2 Sb2 Te5 使用於積體電路中已經有廣泛的研究。也可以使用其他添加物或是其他硫屬化物。硫屬化物係任意選自由四種元素氧(O)、硫(S)、硒(Se)及碲(Te)組成之群，形成周期表VIA族之群。硫屬化物包含硫屬與更具有正電性元件或自由基的化合物。硫屬合金包含硫屬與其它材料，例如轉換金屬，的組成。硫屬合金通常包含一個或多個選自元件週期表IVA族的元素，例如鍺或錫。通常，硫屬合金包含至少一種選自銻、鎵、銦、銀的組合物。以相變化為基礎的記憶體材料已被描述於許多技術文獻中，包含Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te，Sn/Sb/Te，In/Sb/Ge，Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S的合金。在Ge/Sb/Te合金的家族中，可適用的合金組成範圍相當的廣。
以鎵碲銻合金為基的相變化材料已見於文獻之中，請參閱Chin等人所提出之美國專利申請公開US2009/0194759號及Liang等人所提出之美國專利申請公開US2009/0230375號(見第[0035]段)，其在此作為參考之範例。
相變化記憶裝置的表現通常是以切換速度、切換電流、資料保存及承受力等特性加以評斷。當然，選取適當的這些特性需要在設計上做些取捨而使得尋找可用的材料變得十分困難。
因此，最好是能提供一種記憶胞，其能夠在高速及低功率下操作，且具有良好的資料保存及承受力，並且此記憶材料可以使用於製造如此裝置的製程中。
本發明描述一種包括相變化材料的記憶裝置，其包含例如是矽的第四元素搭配於以鎵碲銻為基M-(GaTeSb)的系統中以產生較高結晶溫度、較高結晶電阻及較低熔化溫度的四元素相變化材料。此處所描述之四元素以鎵碲銻為基M-(GaTeSb)的系統可進一步特徵化為成長控制結晶系統。
以鎵碲銻為基M-(GaTeSb)的相變化材料被觀察到可以調配出增加結晶臨界溫度而不會增加熔化溫度(且因此導致該熔化溫度與該結晶轉換溫度之間的該差值較小)的配方。在此方式下，可以達成較佳的資料保存能力而不會增加重置操作所需的能量，且不會增加切換時間。
一種相變化材料，具有一熔化溫度及一結晶轉換溫度，及該熔化溫度與該結晶轉換溫度之間的一差值，包含MA -(Gax Tey Sbz )B ，其中其中x,y,z是變數，M包含選取自C、Si、Ge、Sn、Pb、N、P、As、Sb、Bi、O、S、Se、Te及Po群組中的一元素，且其中A和B是正、非零的數目，具有A值使得該結晶轉換溫度較沒有M的Gax Tey Sbz 還高，且該熔化溫度與該結晶轉換溫度之間的該差值較沒有M的Gax Tey Sbz 還小，且更進一步特徵化為成長控制結晶系統。(x,y,z)的參數至少滿足(z>x，z>y)或(z≧x+y)的關係式。
藉由使用一種具有較高結晶溫度的四元素GaTeSb系統之相變化材料，可以改善保存特性。
藉由使用一種具有較高電阻的四元素GaTeSb系統之相變化材料，可以降低切換時間。
藉由使用一種具有較高電阻的四元素GaTeSb系統之相變化材料，可以降低切換電流。
藉由使用一種具有較低熔化溫度的四元素GaTeSb系統之相變化材料，可以降低切換時間。
藉由使用一種具有較低熔化溫度的四元素GaTeSb系統之相變化材料，可以降低切換電流。
本發明其它的目的及優點係見於以下圖示、實施方式及申請專利範圍所述。
本發明以下的實施例描述係搭配第1到17圖進行說明。
第1圖顯示一個"香菇狀"記憶胞，其具有一第一電極111延伸通過介電層112，一包含四元素相變化材料M-GaTeSb為基的相變化主體之記憶元件113，及一第二電極114於記憶元件113之上。此第一電極111與例如是二極體或電晶體的存取裝置(未示)耦接，而第二電極114與一位元線耦接或者可以是位元線(未示)的一部分。此第一電極111具有較第二電極114和記憶元件113相對窄的寬度，導致此第一電極111與記憶元件相變化主體的一個較小的接觸區域，及一個較大的接觸區域於第二電極114與記憶元件相變化主體之間，使得可以在較小絕對電流通過記憶元件113的情況下達成較大的電流密度。因為此第一電極111較小的接觸區域，電流密度最大值係發生於記憶元件靠近第一電極111的區域，導致主動區域115具有圖中所示的"香菇狀"。
此相變化材料基本上由一個以M-GaTeSb為基的四元素系統構成，其具有以下的組成式：
MA -(Gax Tey Sbz )B
其中M=IV A元素(碳C、矽Si、鍺Ge、錫Sn、鉛Pb)，M=V A元素(氮N、磷P、砷As、銻Sb、鉍Bi)或M=VI A元素(氧O、硫S、硒Se、碲Te、釙Po)；其中x,y,z係選擇以構成顯著結晶系統。(x,y,z)的參數至少滿足(z>x，z>y)或(z≧x+y)的關係式。例如以下之x,y,z的組合可以構成顯著結晶系統：
x,y,z=2,1,7
x,y,z=3,2,12
x,y,z=2,3,5
x,y,z=3,1,8
x,y,z=3,2,12
此第一及第二電極111、114，可以包含舉例而言，氮化鈦或氮化鉭。替代地，此第一及第二電極111、114，每一個可以包含鎢、氮化鎢、氮化鈦鋁、或是氮化鉭鋁，或是包含，對進一步的範例而言，一個或多個元素選自下列群組摻雜-Si、Si、C、Ge、Cr、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O以及Ru及其組合。在一範例實施例中，此第一電極111包含鎢而此第二電極114包含氮化鉭。
以下將描述製造包括形成底層存取結構(未顯示於第1圖中)的一記憶胞製造流程。此底層的存取電路可以使用業界所熟知的製程形成，且存取電路元件的組態係取決於此處所描述之記憶胞實際應用的記憶陣列之組態。通常而言，存取電路可以包括例如是鰭型場效電晶體雙極電晶體或二極體等之存取裝置、字元線和源極線、導電栓塞、及摻雜區域於一半導體基板內，而位元線於此陣列之上。
形成具有接觸表面的第一電極111，其延伸穿過介電層112，係使用舉例而言鎢栓塞製程，包括沈積介電層112，之後在對應存取裝置上方蝕刻形成介層孔。然後在這些介層孔中填入鎢，且將完成結構的上表面進行平坦化。在某些實施例中，第一電極111之上接觸表面具有採用次微影技術產生的寬度或直徑。
之後，利用共濺鍍技術形成一層四元素的相變化材料M-GaTeSb於平坦化的表面之上。然後，形成例如是氮化鉭的頂電極材料被沈積和圖案化以形成位元線或是其他頂電極結構。
之後，進行後段製程以完成此晶片的半導體製程。此後段製程可以使用業界所熟知的標準製程，且實際進行的製程係取決晶片上之記憶胞實際應用的組態。通常而言，由後段製程形成的結構包括接觸窗、層間介電層及用於將晶片上的記憶胞與周邊電路耦接之電路的內連線。由於這些製程的結果，第6圖中所示的控制電路及偏壓電路可以形成於此裝置中。
第2圖顯示一具有四元素的相變化材料M-GaTeSb之第二記憶胞500的剖面圖，此四元素的相變化材料M-GaTeSb係構成橋狀記憶元件516，且具有之前所描述的主動區域510。
此記憶胞500包括一介電間隔物515分隔第一及第二電極520、540。此記憶元件516延伸跨過間隔物515而與第一及第二電極520、540連接，因此定義出一個介於第一與第二電極520、540之間的電流路徑，其具有由介電間隔物515寬度517所定義的路徑長度。在操作中，當電流通過介於第一與第二電極520、540之間且通過記憶元件516時，主動區域510會較記憶元件516的其餘部分更快地加熱。
第3圖顯示一具有四元素的相變化材料M-GaTeSb之第三記憶胞600的剖面圖，此四元素的相變化材料M-GaTeSb係構成柱狀記憶元件616，且具有之前所描述的主動區域610。
此記憶胞600包括一柱狀記憶元件616分別在頂表面622與底表面624與第一及第二電極620、640接觸。在此範例中，此記憶元件616具有大致相同的寬度617，使得第一及第二電極620、640定義出由介電層(未示)所圍繞的多層柱狀物。此處所使用的名詞"大致"是想要用來表示製程偏差的容許值。在操作時，電流會通過第一和第二電極620、640之間且通過記憶元件616，此主動區域610會較記憶元件616的其餘部分613更快地加熱。
第4圖顯示具有四元素的相變化材料M-GaTeSb之第四記憶胞700的剖面圖，此四元素的相變化材料M-GaTeSb係構成多孔狀記憶元件716，且具有之前所描述的主動區域710。
此記憶胞700包括一多孔狀記憶元件716由介電層(未示)所環繞且與第一和第二電極720、740分別在底表面和頂表面接觸。記憶元件716具有一寬度小於第一和第二電極的寬度，且在操作時，電流會通過第一和第二電極之間且通過記憶元件，此主動區域會較記憶元件的其餘部分更快地加熱。
必須理解的是，本發明之記憶胞結構並不侷限於此處所描述的記憶胞結構。
在第5圖中，顯示四個記憶胞930、932、934、936，如圖中所示每一個記憶胞具有各自的記憶元件940、942、944、946，代表陣列中的一小區段。
記憶胞930、932、934、936中每一個存取電晶體的源極與共同源極線954耦接，此共同源極線終止於一例如是接地端點的源極線終端電路955。在另一實施例中，存取電晶體的源極並沒有電性連接，而是可以單獨的控制。此源極線終端電路955可以包含一偏壓電路例如電壓源或是電流源，以及解碼電路以施加調整偏壓至某些實施例接地端點以外的共同源極線954。
複數條字元線包含字元線956、958平行地延伸於一第一方向且與字元線解碼器814電性通訊。記憶胞930和934中存取電晶體的閘極與字元線956耦接，記憶胞932和936中存取電晶體的閘極與字元線958耦接。
複數條位元線包含位元線960、962平行地延伸於一第二方向且與位元線解碼器818電性通訊。在此例示實施例中，每一個記憶元件是將對應的位元線與對應的存取電晶體的汲極耦接。替代地，記憶元件可以是將對應的位元線與對應的存取電晶體的源極耦接。
第6圖係可應用本發明之積體電路810的簡化方塊圖。此積體電路810包括使用此處所描述之四元素以鎵碲銻為基M-(GaTeSb)的材料記憶胞之記憶體陣列812。一字元線解碼器814具有讀取、重置及設置模式，係耦接至複數條字元線816，其間並形成電性連接，且沿著記憶體陣列812之列方向排列。一位元線(行)解碼器818係耦接並電性連接至複數條沿著記憶體陣列812之行排列之複數條位元線820，以讀取、設置和重置此陣列812中之相變化記憶胞(未示)。位址係經由匯流排822提供至字元線解碼器814和位元線解碼器818。方塊824中的感測電路與資料輸入結構，包括讀取、重置及設置模式的電壓及/或電流源，係透過資料匯流排826耦接至位元線解碼器818。資料係由積體電路810上的輸入/輸出埠或其他內部或外部之資料來源，透過資料輸入線828傳送至方塊824之資料輸入結構。積體電路810亦可包括其他電路830，如一般用途之處理器、特定用途的應用電路或是可提供此記憶胞陣列812所支持之系統單晶片功能之複數模組的組合。資料係由方塊824中的感測放大器，透過資料輸出線832，傳送至積體電路810上的輸入/輸出埠或其他積體電路810內或外之資料目的地。
在此實施例中，此控制器834係利用偏壓調整狀態機構來實施控制偏壓電路電壓及電流源836，以施加如讀取、程式化、抹除、抹除驗證及程式化驗證等模式的電壓及/或電流至字元線及位元線。控制器834可以利用技術領域中已知的特殊目的邏輯電路來施作。於其他實施方式中，控制器834可包括一般用途之處理器以執行電腦程式來控制元件的操作，而該處理器可以施作於相同的積體電路上。於另外的實施方式中，控制器834可利用特殊目的邏輯電路與一般用途之處理器的組合來施作。
方塊836中的偏壓電路電壓及電流源可以使用具有電壓劃分器及電荷磊、電流源電路、脈衝形狀電路、時脈電路及電壓和電流切換電路等業界標準電路的電壓供應輸入來施作。
在操作中，陣列812中的每一記憶胞根據對應記憶元件的電阻值來儲存資料。此資料可以由，例如比較一選取記憶胞之位元線電流與一由感測放大器824所感測之合適的參考電流來決定。此參考電流可以被建立使得一預定之電流範圍與邏輯"0"對應，而另一不同的預定電流範圍與邏輯"1"對應。
讀取或寫入陣列812中的一個記憶胞可以藉由施加合適的電壓至字元線之一者且耦接位元線之一者至一電壓以使得電流流入所選取之記憶胞來達成。舉例而言，如第5圖中所示，通過所選取之記憶胞(在此範例中為930及其對應之記憶元件為940)的電流路徑980係藉由施加足以開啟記憶胞930之電晶體的電壓至位元線960、字元線956、源極線954，以誘發電流自位元線960流至源極線954，或反之亦然，來建立此路徑980。所施加的電壓大小及持續時間係根據所執行的操作，例如是讀取操作或是寫入操作，來決定。
在記憶胞930的一重置(或抹除)操作時，字元線解碼器814提供字元線一個合適的電壓以開啟記憶胞的存取電晶體。位元線解碼器818提供位元線一個合適的電壓大小及持續時間以誘發電流通過記憶元件，此電流足以提高主動區域的溫度超過此記憶元件，之相變化材料的轉換溫度，且高於熔化溫度以將此主動區域置於一液態。此電流然後被終止，舉例而言，停止施加在字元線與位元線的電壓，導致相對短的冷卻時間而使主動區域很快地冷卻而穩定在大致為高電阻的非晶相，以在記憶胞中建立高電阻重置狀態。此重置操作也可以包含一個或多個電壓脈衝施加至此位元線，舉例而言使用一組脈衝。
在選取記憶胞的一設置(或程式化)操作時，字元線解碼器814提供字元線一個合適的電壓以開啟記憶胞的存取電晶體。位元線解碼器818提供位元線一個合適的電壓大小及持續時間以誘發電流通過記憶元件，此電流足以導致主動區域的至少一部分自高電阻的非晶相轉變至低電阻的結晶相，此轉變降低此記憶元件的電阻且將此記憶胞設置為低電阻狀態。
在此記憶胞的讀取(或感測)操作時，字元線解碼器814提供字元線一個合適的電壓以開啟記憶胞的存取電晶體。位元線解碼器818提供位元線一個合適的電壓大小及持續時間以誘發電流通過記憶元件，此電流並不會導致記憶元件進行電阻態改變。因此，此記憶胞的資料狀態係由偵測此記憶胞的電阻所對應的高電阻或低電阻狀態而決定，可以舉例而言，由方塊824中的感測放大器比較位元線電流與一合適的參考電流來決定。
第7~9圖顯示M-GaTeSb相變化材料之電阻率與溫度的關係圖，其中在第7圖中M是不同濃度的矽，在第8圖中M是不同濃度的鍺，而在第9圖中M是不同濃度的氮。如圖中所示，在GaTeSb材料中加入第四種元素，結晶溫度係顯著地升高。結晶溫度係由電阻率的突然降低而指示。
在第7圖中M是不同濃度的矽，其中矽濃度是藉由增加矽濺鍍靶上的能量而調整。對於分別是30、60、90和120瓦的能量階級，進行矽濃度的量測。其測量值分別是矽濃度的原子百分比(at%)為10.1、19.8、29.4和36.2%。對於150和180瓦的能量階級，矽濃度無法直接量測。測量的組成成分顯示於下表中。
在第8圖中M是不同濃度的鍺，其中鍺濃度是藉由增加鍺濺鍍靶上的能量而調整。對於分別是10、20、30和40瓦的能量階級，進行鍺濃度的量測。其測量值分別是鍺濃度的原子百分比為9.1、12.7、20.5和26.9%。對於50瓦以上的能量階級，鍺濃度無法直接量測。測量的組成成分顯示於下表中。
在第9圖中M是不同濃度的氮，其中氮濃度是藉由增加濺鍍反應室中氬對氮載體的相對氣體流率(即減少氬的流率)而調整。分別顯示對於氬對氮載體的相對氣體流率比是90/1.9、80/1.9、70/1.9、60/1.9、50/1.9和40/1.9的結果。測量的組成成分顯示於下表中。
第10圖是Si-GaTeSb的溫度差圖示，顯示樣品相對於一參考體的放熱改變。此分析顯示樣品相對高的結晶溫度(Tx)及相對低的熔化溫度(Tm)。當第四元素(此範例中為矽)的濃度增加，觀察到結晶溫度(Tx)顯著地升高，而熔化溫度(Tm)大致維持不變。此結果顯示結晶溫度(Tx)與熔化溫度(Tm)的差值減少(當四個樣品的第四元素濃度增加時，Tx-Tm自298降至262至243至230)，而熔化溫度(Tm)沒有顯著地改變。其結果是，當第四元素濃度增加時，重置能量並沒有增加或甚至會降低。因此裝置操作所需的能量是降低或維持不變而改善了裝置的表現。
第11圖顯示自x射線繞射分析的2θ圖示。如圖中所示，對不同矽成份的樣品而言，x射線繞射分析的2θ值並未改變。如此是建議加上額外的第四元素數量並不會顯著地改變其結晶結構。
第12~14圖顯示結晶相之電阻率與M濃度的關係圖，及非晶相和結晶相之電阻率比值與M濃度的關係圖。其中在圖中M分別是矽、鍺和氮。這些圖式顯示選擇適當的薄膜相變化電阻搭配合適的非晶相和結晶相之電阻率比值，可以對記憶裝置提供一個良好的表現特性。
第12圖顯示M是矽的M-GaTeSb相變化材料，在矽濃度約為29%原子百分比時具有絕佳的特性。矽濃度大於約為30%原子百分比時，結晶相之電阻率快速地增加，而其比值則快速地降低。所以合適的裝置特性大約是在10~30%原子百分比範圍之間。
第13圖顯示M是矽的M-GaTeSb相變化材料，在鍺濃度約為13%原子百分比時具有絕佳的特性。鍺濃大於約為13%原子百分比時，結晶相之電阻率快速地增加，而其比值則快速地降低。所以合適的裝置特性大約是在8~23%原子百分比範圍之間。
第14圖顯示M是氮的M-GaTeSb相變化材料，在氮濃度約為18.5%原子百分比時具有絕佳的特性。氮濃度大於約為18.5%原子百分比時，結晶相之電阻率快速地增加，而其比值則快速地降低。所以合適的裝置特性大約是在13~19%原子百分比範圍之間。
在250℃進行烘烤測試超過1680秒，具有類似於第1圖中結構之記憶裝置，其具有底電極直徑約0.18微米及M-GaTeSb的記憶材料，其中M是矽，濃度約為29%原子百分比時具有絕佳的保存特性。此外，相同裝置的測試裝置進行超過1百萬次循環的可靠性測試後，建議在一量產產品中具有更高的可靠性。
第16圖顯示測試的Si-GaTeSb裝置切換的電流與電壓關係圖，其顯示一設置電流約為1微安培，及重置電流小於2微安培，而第15A和15B圖顯示未摻雜的GaTeSb裝置的電流與電壓關係圖，其設置電流約為2微安培，及重置電流約為3微安培。範例的設置操作脈衝包括一系列的脈衝：(1)自0到2.5V持續200奈秒；(2)施加2.5V約20微秒；和(3)自2.5V到0持續200奈秒。而重置脈衝的範例可以使用具有4.5V大小持續10奈秒之後再進行一快速退火。
第17圖近一步顯示具有較佳電流-電壓特性之測試Si-GaTeSb裝置的電流與電壓關係圖，其顯示一設置電流約為1.4微安培，及重置電流約為1.5微安培，其設置操作脈衝包括一系列的脈衝：(1)自0到3.9V；(2)施加3.9V約10微秒；和(3)自3.9V到0持續100奈秒。而重置脈衝的範例可以使用具有4.3V大小持續10奈秒之後再進行一快速退火。在如此的操作脈衝下，此測試M-GaTeSb裝置展現出類似地設置電流，但是其設定時間是更短的。在相對低電壓之快速的重置則是此材料之高結晶電阻及低熔化溫度的結果。
在相對低電壓的快速重置作用是此材料高結晶電阻及低熔化溫度的結果。結晶此相變化材料所需要的較長設置脈衝與此M-GaTeSb家族的本質高結晶溫度一致。此Si29.4 (Ge2 SbTe7 )70.6 的高結晶溫度建議絕佳的保持及高溫度表現特性。
雖然本發明係參照較佳實施例及範例來加以描述，應了解這些範例係用於說明而非限縮之用。對於依據本發明之精神及下述申請專利範圍內的修改及組合，將為熟習此項技藝之人士顯而易知。申請專利範圍如以下所述。
111．．．第一電極
112．．．介電層
113．．．記憶元件
114．．．第二電極
115．．．主動區域
500．．．第二記憶胞
520．．．第一電極
515．．．介電間隔物
516．．．記憶元件
517．．．介電間隔物的寬度
540．．．第二電極
510．．．主動區域
600．．．第三記憶胞
620．．．第一電極
613．．．記憶元件的其餘部分
616．．．記憶元件
617．．．記憶元件的寬度
622．．．底表面
624．．．頂表面
640．．．第二電極
610．．．主動區域
700．．．第四記憶胞
720．．．第一電極
716．．．記憶元件
740．．．第二電極
710．．．主動區域
810．．．積體電路
812．．．具有四元素M-(GaTeSb)的相變化記憶胞之記憶體陣列
814．．．字元線解碼器及驅動器
816．．．字元線
818．．．位元線解碼器
820．．．位元線
822．．．匯流排
824．．．感測放大器/資料輸入結構
826．．．資料匯流排
828．．．資料輸入線
830．．．其它電路
832．．．資料輸出線
834．．．控制器
836．．．偏壓電路之電壓及電流源
930、932、934、936．．．記憶胞
940、942、944、946．．．記憶元件
954．．．源極線
955．．．源極線終端
956、958．．．字元線
960、962．．．位元線
980．．．電流路徑
第1圖顯示一個具有四元素相變化材料M-GaTeSb之記憶胞的簡要示意圖。
第2圖顯示一個具有四元素相變化材料M-GaTeSb之替代記憶胞的簡要示意圖。
第3圖顯示一個具有四元素相變化材料M-GaTeSb之另一替代記憶胞的簡要示意圖。
第4圖顯示又一個具有四元素相變化材料M-GaTeSb之另一替代記憶胞的簡要示意圖。
第5圖顯示使用具有四元素相變化材料M-GaTeSb記憶胞之記憶陣列的方塊示意圖。
第6圖係可應用包含本發明所描述之記憶體陣列的積體電路的簡化方塊圖。
第7圖顯示四元素相變化材料M-GaTeSb之電阻率與溫度的關係圖，其中M是不同濃度的矽。
第8圖顯示四元素相變化材料M-GaTeSb之電阻率與溫度的關係圖，其中M是不同濃度的鍺，
第9圖顯示四元素相變化材料M-GaTeSb之電阻率與溫度的關係圖，其中M是不同濃度的氮。
第10圖顯示四元素相變化材料M-GaTeSb的溫度差分析圖示，其中M是矽。
第11圖顯示四元素相變化材料M-GaTeSb的x射線繞射分析2θ圖示，其中M是矽。
第12圖顯示結晶相之電阻率與M濃度的關係圖，及非晶相和結晶相之電阻率比值與M濃度的關係圖，其中M是矽。
第13圖顯示結晶相之電阻率與M濃度的關係圖，及非晶相和結晶相之電阻率比值與M濃度的關係圖，其中M是鍺。
第14圖顯示結晶相之電阻率與M濃度的關係圖，及非晶相和結晶相之電阻率比值與M濃度的關係圖，其中M是氮。
15A和15B圖顯示未摻雜的GaTeSb裝置切換之電流與電壓關係圖，顯示設置電流約為2微安培，及重置電流約為3微安培。
第16圖顯示測試的Si-GaTeSb裝置切換的電流與電壓關係圖。
第17圖顯示測試的Si-GaTeSb裝置切換的電流與電壓關係圖。
111．．．第一電極
112．．．介電層
113．．．記憶元件
114．．．第二電極
115．．．主動區域

Claims (9)

  1. 一種相變化材料，具有一熔化溫度及一結晶轉換溫度，及該熔化溫度與該結晶轉換溫度之間的一差值，包含：四元素MA -(Gax Tey Sbz )B ，其中x,y,z是變數，M包含選取自IVA元素、VA元素、或VIA元素之一元素，且其中A和B是正、非零的數目，該具有之A值使得該結晶轉換溫度較沒有M的Gax Tey Sbz 還高，且該熔化溫度與該結晶轉換溫度之間的該差值較沒有M的Gax Tey Sbz 還小，其中變數(x,y,z)的組合滿足至少(z>x和z>y)及(z≧x+y)的關係式之一，以構成顯著結晶系統。
  2. 如申請專利範圍第1項所述之相變化材料，其中變數(x,y,z)的組合可以選自(2,1,7)、(3,2,12)、(2,3,5)、(3,1,8)和(3,2,12)之一。
  3. 如申請專利範圍第1項所述之相變化材料，其中M包含矽、鍺或氮。
  4. 如申請專利範圍第1項所述之相變化材料，其中M包含矽，且具有介於10~30%原子百分比。
  5. 如申請專利範圍第1項所述之相變化材料，其中M包含鍺，且具有介於8~23%原子百分比。
  6. 如申請專利範圍第1項所述之相變化材料，其中M包含氮，且具有介於13~19%原子百分比。
  7. 一種記憶裝置，其具有一第一電極、一記憶元件及一第二電極，其中該記憶元件包含一相變化材料，具有一熔化溫度及一結晶轉換溫度，及該熔化溫度與該結晶轉換溫度之間的一差值，包含：一成長控制結晶四元素Gax Tey Sbz 材料MA -(Gax Tey Sbz )B ，其中x,y,Z是變數，M包含選取自IV A元素、V A元素、或VI A元素之一元素，且其中A和B是正、非零的數目，該具有之A值使得該結晶轉換溫度較沒有M的Gax Tey Sbz 還高，且該熔化溫度與該結晶轉換溫度之間的該差值較沒有M的Gax Tey Sbz 還小，其中變數(x,y,z)的組合滿足至少(z>x和z>y)及(z≧x+y)的關係式之一，以構成顯著結晶系統。
  8. 如申請專利範圍第7項所述之記憶裝置，其中M包含矽、鍺或氮。
  9. 如申請專利範圍第7項所述之記憶裝置，其中M包含選取自C、Si、Ge、Sn、Pb、N、P、As、Sb、Bi、O、S、Se、Te及Po群組中的一元素。
TW100126044A 2011-01-19 2011-07-22 四元素鎵碲銻為基的相變化記憶裝置 TWI421348B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161434331P 2011-01-19 2011-01-19
US13/046,994 US20120181499A1 (en) 2011-01-19 2011-03-14 QUATERNARY GALLIUM TELLURIUM ANTIMONY (M-GaTeSb) BASED PHASE CHANGE MEMORY DEVICES

Publications (2)

Publication Number Publication Date
TW201231684A TW201231684A (en) 2012-08-01
TWI421348B true TWI421348B (zh) 2014-01-01

Family

ID=46490090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126044A TWI421348B (zh) 2011-01-19 2011-07-22 四元素鎵碲銻為基的相變化記憶裝置

Country Status (3)

Country Link
US (1) US20120181499A1 (zh)
CN (1) CN102610750A (zh)
TW (1) TWI421348B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117087B (zh) * 2013-01-16 2015-08-26 华中科技大学 一种短时与长时存储器件及存储方法
CN103050624B (zh) * 2013-01-23 2015-01-21 中国科学院上海微系统与信息技术研究所 用于相变存储器的Ga-Ge-Sb-Te薄膜材料
US9257643B2 (en) * 2013-08-16 2016-02-09 International Business Machines Corporation Phase change memory cell with improved phase change material
CN104733610B (zh) * 2013-12-23 2017-12-15 杭州华为数字技术有限公司 金属掺杂锗碲基阻变存储材料及制备方法和阻变单元器件
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9917252B2 (en) * 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
US20170263863A1 (en) * 2016-03-14 2017-09-14 Macronix International Co., Ltd. Phase change memory having a composite memory element
WO2018066320A1 (ja) * 2016-10-04 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
US10050196B1 (en) 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
US10374009B1 (en) 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN114843305B (zh) * 2022-05-26 2025-09-26 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法
US12310031B2 (en) 2022-07-08 2025-05-20 Macronix International Co., Ltd. Multi-layer ovonic threshold switch (OTS) for switching devices and memory devices using the same
FR3142865A1 (fr) * 2022-12-02 2024-06-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Commutateur à base de matériau à changement de phase

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101962A (zh) * 2007-07-26 2008-01-09 上海交通大学 基于镓掺杂Ga3Sb8Te1相变存储单元及其制备方法
US20090230375A1 (en) * 2008-03-17 2009-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase Change Memory Device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906774B2 (en) * 2008-02-01 2011-03-15 Industrial Technology Research Institute Phase change memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101962A (zh) * 2007-07-26 2008-01-09 上海交通大学 基于镓掺杂Ga3Sb8Te1相变存储单元及其制备方法
US20090230375A1 (en) * 2008-03-17 2009-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase Change Memory Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文Kao, K.-F., et al.,"Electrical Characteristics of Ga3Te2Sb12 with High Thermal Stability for PRAM", Jan. 2010, 3rd Intern. NanoElec. Conf. (INEC), p. 698-9。 *

Also Published As

Publication number Publication date
TW201231684A (en) 2012-08-01
CN102610750A (zh) 2012-07-25
US20120181499A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
TWI421348B (zh) 四元素鎵碲銻為基的相變化記憶裝置
JP6062155B2 (ja) ＧｅリッチなＧＳＴ−２１２相変化材料
EP3598513B1 (en) Tellurium-free arsenic/selenium/germanium chalcogenides for selector devices and memory devices using the same
US8374019B2 (en) Phase change memory with fast write characteristics
CN101937970B (zh) 具有一个或多个非定值掺杂浓度分布的相变化存储器
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
US8324605B2 (en) Dielectric mesh isolated phase change structure for phase change memory
TWI451427B (zh) 用於減少相變化記憶體中瑕疵位元數的方法及其裝置
US7423300B2 (en) Single-mask phase change memory element
CN101183681B (zh) 用于提升保存能力的双稳态阻抗随机存取存储器结构
US7786462B2 (en) Chalcogenide devices exhibiting stable operation from the as-fabricated state
TWI385790B (zh) 相變化記憶體之多晶矽栓塞雙極性電晶體
US8809829B2 (en) Phase change memory having stabilized microstructure and manufacturing method
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US8916414B2 (en) Method for making memory cell by melting phase change material in confined space
TWI742629B (zh) 記憶體裝置與積體電路
CN101728483B (zh) 介电层夹置的柱状存储装置