TWI420325B - 正弦／餘弦值產生裝置 - Google Patents

Description

正弦/餘弦值產生裝置

本發明係有關於一種正弦/餘弦值產生裝置，特別是有關於一種使用較少記憶體空間的正弦/餘弦值產生裝置。

在許許多多的工程領域當中，常常會使用到數學函式的計算，然而，在所有的數學計算中，三角函數(Trigonometric Functions)雖然相對簡單，但卻是非常重要。在三角函數的計算當中，正弦/餘弦(Sine/Cosine)係最常用的數學函數計算，因為工程領域的相關應用常常以正弦/餘弦函數為基礎，進而推導衍生出更繁瑣的數學計算。以通訊工程的領域來說，正弦/餘弦波形常常是信號處理機制中所需用到的最基本訊號形式。

根據數學上的定義，一個圓被分成四個象限，每個象限具有90度的角度值。在傳統的正弦/餘弦值產生機制中，通常先把第一象限(0至90度)中所有角度的正弦/餘弦值都計算出並儲存起來，然後利用這些值求出0至360間任意角度的正弦/餘弦值，但有時候需要加上負號。舉例來說，參考第1圖，其顯示正弦/餘弦函數的基本特性圖。其中，對於正弦函數而言，其第一和第二象限的所有值都是正的，而對於餘弦函數而言，其第一和第四象限的所有值都是正的。如使一來，若要求出正弦函數之一任意角度的值，假設是210度，則必須先把該角度映射至第一象限內的對應角度，然後才可進一步計算其正弦/餘弦值。更具體地說，透過公式：sin(π+θ)=sinπcosθ+cosπsinθ，該210度的角度可被轉換成第一象限內的對應角度30度，但最後的結果值必須再加上負號。因此，210度的正弦值等於30度的正弦值加負號。在上述的習知方式中，必須事先計算第一象限內所有正弦/餘弦函數的值，才可進一步求出任意角度的正弦/餘弦值。

基於以上的考量，本發明的目的在於提供一種低成本的正弦/餘弦值產生裝置。與習知方式需要事先計算第一象限(90度)內所有正弦/餘弦值的特性相比，本發明只需要事先計算第一八分圓(Octant，45度)內所有的正弦/餘弦值，便可進而計算出任意角度的正弦/餘弦值，因而節省一半的記憶體佔用空間。

有鑑於此，本發明揭露一種正弦/餘弦值產生裝置，用以產生一輸入相位的正弦/餘弦值，包括一相位投射器、一查表/算術單元、一臨時正弦/餘弦值產生器和一正弦/餘弦值產生器。相位投射器用以將輸入相位映射至介於八分圓之內的一八分圓相位，並決定用以判斷輸入相位是否為pi/4、3*pi/4、5*pi/4或7*pi/4的一旗標。查表/算術單元用以接收八分圓相位，並輸出對應於八分圓相位的正弦/餘弦值。臨時正弦/餘弦值產生器用以接收對應於八分圓相位的正弦/餘弦值，以便根據旗標產生臨時正弦/餘弦值。正弦/餘弦值產生器根據用以顯示輸入相位所在之八分圓位置的一八分圓索引，選擇性地將臨時正弦/餘弦值做正弦/餘弦函數值的對調或改變正負號，以作為上述輸入相位的正弦/餘弦值。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：第2圖顯示根據本發明一實施例所述之正弦/餘弦值產生裝置100的方塊圖。正弦/餘弦值產生裝置100包括一相位投射器120、一查表/算術單元140、一臨時正弦/餘弦值產生器160和一正弦/餘弦值產生器180。在第2圖中，相位投射器120接收一輸入相位值Phase_Value，用以產生一八分圓相位Phase_Octant、一八分圓索引Octant_Idx和一旗標Ph_on_pi/4。查表/算術單元140用以接收八分圓相位Phase_Octant，並輸出對應的正弦函數值Sin_Dout和餘弦函數值Cos_Dout。臨時正弦/餘弦值產生器160用以接收正弦函數值Sin_Dout、餘弦函數值Cos_Dout、旗標Ph_on_pi/4和八分圓索引Octant_Idx，並輸出一對調索引Invert_Swap、一臨時正弦值Sin_Oct和一臨時餘弦值Cos_Oct。正弦/餘弦值產生器180用以接收對調索引Invert_Swap、臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct，並產生最終的正弦值Sin_Val和餘弦值Cos_Val。以下，本發明將說明正弦/餘弦值產生裝置100的詳細動作流程。

第3圖顯示根據本發明一實施例所述之相位投射器120的方塊圖。相位投射器120所接收的輸入相位值Phase_Value係以N位元表示，分為兩個部分。第一部分係該N位元的前三高位元，表示為Phase_MSB。而第二部分係該N位元的後N-3低位元，表示為Phase_LSB。另外，八分圓索引Octant_Idx係用以顯示輸入相位值Phase_Value位於一個圓中的哪個八分圓，如此一來，輸入相位值Phase_Value的相位位置即可用八分圓索引Octant_Idx來定義。舉例來說，對於一個位於第0個八分圓的輸入相位值Phase_Value來說，其八分圓索引Octant_Idx係表示為000。同樣地，對於一個位於第7個八分圓的輸入相位值Phase_Value來說，其八分圓索引Octant_Idx係表示為111。旗標Ph_on_pi/4係用以顯示輸入相位值Phase_Value是否正好為π/4、3π/4、5π/4或7π/4的角度值。對於輸入相位值Phase_Value正好為角度值π/4、3π/4、5π/4或7π/4的情況，有可能會讀取到錯誤的正弦/餘弦值，因此必須採取另外的措施。必須了解的是，本發明只需要事先計算並儲存第一八分圓內0至45度所有的正弦/餘弦值，便可依此求出任意角度的正弦/餘弦值。

如第3圖所示，相位投射器120包括擷取單元301和303、一2的補數碼產生器305、一選擇器307和一邏輯電路309。擷取單元301用以取得輸入相位值Phase_Value的前三高位元(Phase_MSB)，並輸出八分圓索引Octant_Idx。擷取單元303用以取得輸入相位值Phase_Value的後N-3低位元(Phase_LSB)。2的補數碼產生器305用以求出擷取單元303輸出值的2的補數值。選擇器307用以選擇擷取單元303的輸出值或2的補數碼產生器305的輸出值，作為八分圓相位Phase_Octant。其選擇的機制係根據一控制信號Phase_MSB[0]而定，亦即輸入相位值Phase_Value前三高位元Phase_MSB的最低位元。換言之，當控制信號Phase_MSB[0]為1時(亦即輸入相位值Phase_Value位於第1、3、5或7個八分圓之內時)，則將擷取單元303輸出值的2的補數值輸出為八分圓相位Phase_Octant。反之，當控制信號Phase_MSB[0]為0時(亦即輸入相位值Phase_Value位於第0、2、4或6個八分圓之內時)，則直接將擷取單元303的輸出值作為八分圓相位Phase_Octant。透過擷取單元303、2的補數碼產生器305和選擇器307，可將輸入相位值Phase_Value映射至位於第0個八分圓之內的對應角度。

如第3圖所示，邏輯電路309接收八分圓相位Phase_Octant和控制信號Phase_MSB[0]，用以產生旗標Ph_on_pi/4。在本實施例中，邏輯電路309更包括一比較器311和一及閘313。比較器311用以判斷八分圓相位Phase_Octant的所有位元是否皆為0。及閘313只在控制信號Phase_MSB[0]和比較器311的輸出皆為邏輯1時，將旗標Ph_on_pi/4拉升為高電位。亦即，及閘313只在控制信號Phase_MSB[0]的輸出為邏輯1，且八分圓相位Phase_Octant的所有位元皆為0時，才將旗標Ph_on_pi/4拉升為高電位。換言之，在輸入相位值Phase_Value剛好為π/4、3π/4、5π/4或7π/4時，旗標Ph_on_pi/4才會為高電位狀態。

第4A、4B和4C圖顯示根據本發明所述之查表/算術單元140的三個實施例的方塊圖。查表/算術單元140用以接收八分圓相位Phase_Octant，並輸出對應的正弦函數值Sin_Dout和餘弦函數值Cos_Dout。第4A圖顯示根據本發明所述之查表/算術單元140的一實施例，其係以全查表法(full-Look Up Table(full-LUT)approach)的方式實現。在第4A圖中，第0個八分圓內的所有的正弦/餘弦值皆事先計算，且儲存於一唯讀記憶體(Read-Only Memory)中。根據從相位投射器120所接收的八分圓相位Phase_Octant，查表/算術單元140以查表的方式從該唯讀記憶體中讀取對應的正弦/餘弦值，並將所讀取的正弦/餘弦值輸出為正弦函數值Sin_Dout和餘弦函數值Cos_Dout。第4B圖顯示根據本發明所述之查表/算術單元140的另一實施例，其係以全算術(full-arithmetic)的方式實現。在第4B圖中，第0個八分圓內的所有的正弦/餘弦值皆以一個實現坐標旋轉數位電腦(Coordinate Rotation Digital Computer，CORDIC)疊代演算法(iteration algorithm)的處理器來事先計算，且一個可藉著將八分圓相位Phase_Octan乘上常數π/4再將結果值截短成K位元而求得的正規化八分圓相位Phase_Normalized，可使用該處理器計算其對應的正弦/餘弦值做為輸出的正弦函數值Sin_Dout和餘弦函數值Cos_Dout。第4C圖依然顯示根據本發明所述之查表/算術單元140的另一實施例，其係以查表-算術混合法(LUT-arithmetic hybrid approach)的方式實現。在第4C圖中，第0個八分圓內的所有的正弦/餘弦值皆儲存於一唯讀記憶體中，且可藉著將八分圓相位Phase_Octan乘上常數π/4，再將結果值截短成K位元的方式求得一正規化的八分圓相位Phase_Normalized。該正規化的八分圓相位Phase_Normalized包括兩個部分：第一部分係正規化八分圓相位Phase_Normalized的前L個高位元，而第二部分係正規化八分圓相位Phase_Normalized的後(K-L)個低位元。第一部分的正弦/餘弦值可用查表的方式由唯讀記憶體中讀取，而第二部分的正弦/餘弦值可用一個實現CORDIC疊代演算法的處理器來計算。由唯讀記憶體所讀取的輸出值，和實現CORDIC疊代演算法之處理器所輸出的值，兩者可合併為正弦函數值Sin_Dout和餘弦函數值Cos_Dout。更詳細地說，假設正規化八分圓相位Phase_Normalized表示為A+B，A為第一部分，而B為第二部分。由於sin(A +B )=sinA *cosB +cosA *sinB ，且cos(A +B )=cosA *cosB -sinA *sinB ，因此可藉著查表的方式求出sinA 和sinB 的值，而藉著使用一個實現CORDIC疊代演算法的處理器可計算出cosA 和cosB 的值，最後再將從唯讀記憶體讀取的輸出值與處理器的輸出值兩者結合而求出sin(A +B )和cos(A +B )。第4D圖顯示根據本發明一實施例所述之唯讀記憶體中的資料儲存格式。在第4D圖的實施例中，餘弦值係儲存於唯讀記憶體的左邊部分，而正弦值係儲存於唯讀記憶體的右邊部分。

參考回第2圖，臨時正弦/餘弦值產生器160更包括選擇器501和502，以及一查表表格503，如第5A和5B圖所示。根據所接收的正弦函數值Sin_Dout、餘弦函數值Cos_Dout、旗標Ph_on_pi/4和八分圓索引Octant_Idx，臨時正弦/餘弦值產生器160輸出對調索引Invert_Swap、臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct。參考第5A圖，選擇器501選擇常數π/4或餘弦函數值Cos_Dout作為臨時餘弦值Cos_Oct，而選擇器502選擇常數π/4或正弦函數值Sin_Dout作為臨時正弦值Sin_Oct。該選擇係根據旗標Ph_on_pi/4而定。更詳細地說，當輸入相位值Phase_Value剛好為π/4、3π/4、5π/4或7π/4時，旗標Ph_on_pi/4將會為高電位狀態，且選擇器501和502將常數π/4同時輸出做為臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct。反之，旗標Ph_on_pi/4將會為低電位狀態，且選擇器501和502分別將正弦函數值Sin_Dout和餘弦函數值Cos_Dout輸出做為臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct。

參考第5B圖，在查表表格503中的對調索引Invert_Swap和八分圓索引Octant_Idx之間具有一對一的映射關係。在本實施例中，對調索引Invert_Swap和八分圓索引Octant_Idx皆為三位元。必須了解的是，雖然在本實施例中查表表格503係整合於臨時正弦/餘弦值產生器160之內，但其亦可整合於其他元件中，像是相位投射器120、查表/算術單元140或正弦/餘弦值產生器180。對調索引Invert_Swap的詳細用法將於稍後說明。

參考回第2圖，根據所接收的對調索引Invert_Swap、臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct，正弦/餘弦值產生器180產生最終的正弦值Sin_Val和餘弦值Cos_Val。參考第6圖，第一選擇器601和603用以對臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct加上符號(正負號)，而帶有正負號的臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct則進一步輸出到第二選擇器605和607。第一選擇器601和603根據由臨時正弦/餘弦值產生器160所輸出的控制信號Invert_Swap[1]和Invert_Swap[2]，個別地選擇臨時正弦值Sin_Oct和臨時餘弦值Cos_Oct(正值)，或著是其2的補數值(負值)，作為其輸出。另一方面，第二選擇器605和607亦根據由臨時正弦/餘弦值產生器160所輸出的控制信號Invert_Swap[0]，選定(1)選擇器603的輸出值為最終的餘弦值Cos_Val，選擇器601的輸出值為最終的正弦值Sin_Val，或著是(2)選擇器601的輸出為最終的餘弦值Cos_Val，選擇器603的輸出為最終的正弦值Sin_Val。

本發明之正弦/餘弦值產生裝置100至此已完整說明，然而，雖本發明以較佳實施例揭露如上，但其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．正弦/餘弦值產生裝置

120．．．相位投射器

140．．．查表/算術單元

160．．．臨時正弦/餘弦值產生器

180．．．正弦/餘弦值產生器

301、303．．．擷取單元

305．．．2的補數碼產生器

307、501、502、601、603、605、607．．．選擇器

309．．．邏輯電路

311．．．比較器

313．．．及閘

第1圖顯示正弦/餘弦函數的基本特性圖；

第2圖顯示根據本發明一實施例所述之正弦/餘弦值產生裝置的方塊圖；

第3圖顯示根據本發明一實施例所述之相位投射器的方塊圖；

第4A圖顯示根據本發明所述之查表/算術單元的一實施例，其係以全查表法的方式實現；

第4B圖顯示根據本發明所述之查表/算術單元的另一實施例，其係以全算術的方式實現；

第4C圖依然顯示根據本發明所述之查表/算術單元的另一實施例，其係以查表-算術混合法的方式實現；

第4D圖顯示根據本發明一實施例所述之唯讀記憶體中的資料儲存格式；

第5A圖顯示根據本發明一實施例所述之臨時正弦/餘弦值的產生過程；

第5B圖顯示根據本發明一實施例所述之對調索引和八分圓索引之間的查表表格；以及

第6圖顯示根據本發明一實施例所述之最終正弦/餘弦值的產生過程。

100．．．正弦/餘弦值產生裝置

120．．．相位投射器

140．．．查表/算術單元

160．．．臨時正弦/餘弦值產生器

180．．．正弦/餘弦值產生器

Claims (9)

1. 一種正弦/餘弦值產生裝置，用以產生一輸入相位的正弦/餘弦值，其中上述輸入相位介於0至2*pi，並且以N位元來表示，包括：一相位投射器，將上述輸入相位映射至介於八分圓之內的一八分圓相位，並決定用以判斷上述輸入相位是否為pi/4、3*pi/4、5*pi/4或7*pi/4的一旗標，其中上述相位投射器更決定上述八分圓索引，其中上述相位投射器更包括：一第一擷取單元，取得上述輸入相位的前三個高位元作為上述八分圓索引；一第二擷取單元，取得上述輸入相位的後N-3個低位元；一2的補數碼產生器，求出上述第二擷取單元所取得之N-3個低位元的補數；一選擇器，根據上述八分圓索引的低位元來選擇上述第二擷取單元所取得之N-3個低位元，或上述2的補數碼產生器所求出之N-3個低位元的補數，作為上述八分圓相位，以及一邏輯電路，根據上述八分圓相位和上述八分圓索引的低位元來產生上述旗標；一查表/算術單元，接收上述八分圓相位，並輸出對應於上述八分圓相位的正弦/餘弦值；一臨時正弦/餘弦值產生器，接收對應於上述八分圓相位的正弦/餘弦值，以便根據上述旗標產生臨時正弦/餘弦 值；以及一正弦/餘弦值產生器，根據用以顯示上述輸入相位所在之八分圓位置的一八分圓索引，選擇性地將上述臨時正弦/餘弦值做正弦/餘弦函數值的對調或改變正負號，以作為上述輸入相位的正弦/餘弦值。
2. 如申請專利範圍第1項所述之正弦/餘弦值產生裝置，其中上述邏輯電路更包括：一比較器，判斷上述八分圓相位的所有位元是否皆為邏輯0；以及一及閘，當上述八分圓索引的低位元為邏輯1，且上述比較器判斷上述八分圓相位的所有位元皆為邏輯0的時候，將上述旗標拉高至邏輯1位準。
3. 如申請專利範圍第1項所述之正弦/餘弦值產生裝置，其中上述查表/算術單元更包括：一唯讀記憶體，儲存第0個八分圓的正弦/餘弦值，並且輸出對應於上述八分圓相位的正弦/餘弦值。
4. 如申請專利範圍第1項所述之正弦/餘弦值產生裝置，其中上述查表/算術單元更包括：一處理器，根據一正規化的相位，使用CORDIC疊代演算法來輸出對應於上述八分圓相位的正弦/餘弦值，其中上述正規化相位係根據先求得上述八分圓相位與pi/4相乘後的結果值，再將該結果值切成K位元而求得。
5. 如申請專利範圍第1項所述之正弦/餘弦值產生裝置，其中上述查表/算術單元更包括：一唯讀記憶體，儲存第0個八分圓的正弦/餘弦值，並 且輸出一正規化相位之第一部分的正弦/餘弦值，其中上述正規化相位係根據先求得上述八分圓相位與pi/4相乘後的結果值，再將該結果值切成K位元而求得；以及一處理器，使用CORDIC疊代演算法產生上述正規化相位之第二部分的正弦/餘弦值，並藉著合併上述正規化相位之第一部分和第二部分的正弦/餘弦值來輸出對應於上述八分圓相位的正弦/餘弦值。
6. 如申請專利範圍第1項所述之正弦/餘弦值產生裝置，其中上述臨時正弦/餘弦值產生器更包括：一第一選擇器，根據上述旗標選擇一常數值或上述八分圓相位的餘弦值做為上述臨時正弦值；以及一第二選擇器，根據上述旗標選擇上述常數值或上述八分圓相位的正弦值做為上述臨時餘弦值。
7. 如申請專利範圍第6項所述之正弦/餘弦值產生裝置，其中上述臨時正弦/餘弦值產生器更包括：一查表表格，根據上述八分圓索引輸出一對調索引，用以顯示對應於上述八分圓相位的正弦/餘弦值是否需要於下一級的上述正弦/餘弦值產生器中，做正弦/餘弦函數值的對調或改變正負號的動作。
8. 如申請專利範圍第1項所述之正弦/餘弦值產生裝置，其中上述正弦/餘弦值產生器更包括：一第一選擇器，根據上述八分圓索引選擇上述臨時正弦/餘弦值，或上述臨時正弦/餘弦值之2的補數，做為上述第一選擇器的輸出；以及一第二選擇器，根據上述八分圓索引選擇上述第一選 擇器的輸出做為上述輸入相位的正弦/餘弦值。
9. 如申請專利範圍第7項所述之正弦/餘弦值產生裝置，其中上述正弦/餘弦值產生器更包括：一第一選擇器，根據上述對調索引，選擇上述臨時正弦值或上述臨時正弦值之2的補數，以及根據上述對調索引，選擇上述臨時餘弦值或上述臨時餘弦值之2的補數，做為上述第一選擇器的輸出；以及一第二選擇器，根據上述對調索引，選擇上述第一選擇器的輸出作為上述輸入相位的正弦或餘弦值。