JP2000112715A

JP2000112715A - 正弦・余弦演算回路

Info

Publication number: JP2000112715A
Application number: JP10297616A
Authority: JP
Inventors: Toru Sakata; 徹阪田; Seiji Enomoto; 清司榎本; Masahiro Morikura; 正博守倉
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1998-10-05
Filing date: 1998-10-05
Publication date: 2000-04-21
Anticipated expiration: 2018-10-05
Also published as: JP3015011B1

Abstract

(57)【要約】【課題】多ビットの位相角信号について、正弦・余弦
演算結果を求める場合、正弦・余弦演算結果を予め書き
込むための大容量のメモリを必要としない正弦・余弦演
算回路を提供することを目的とするものである。【解決手段】入力された位相角信号の絶対値信号と上
記入力信号の正負符号信号とを求め、上記絶対値信号に
基づいて、一次近似演算式を使用し、所定の限定された
象限内において、正弦演算結果と余弦演算結果とを近似
演算し、上記正負符号信号と上記絶対値信号の上位３ビ
ットとに応じて、上記正弦演算結果と上記余弦演算結果
とを、入れ替えまたは符号反転することによって、上記
所定の限定された象限以外の象限における正弦演算結果
と余弦演算結果とを出力するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相角を表す信号
に基づいて、その正弦波信号と余弦波信号とを発生する
正弦・余弦演算回路に係り、特に、ディジタル回路を使
用して、ディジタル信号を演算する正弦・余弦演算回路
に関する。

【０００２】

【従来の技術】従来、ディジタル回路で正弦・余弦演算
を行う回路として、メモリを用いた回路がよく知られて
いる。

【０００３】図７は、従来の正弦・余弦演算回路ＣＣの
一例を示す図である。従来の正弦・余弦演算回路ＣＣ
は、ＲＯＭ（Read Only Memory：読出専用メモリ）１１
と１２とによって構成され、全ての演算結果は、ＲＯＭ
１１、１２に書き込まれている。すなわち、位相角信号
Ａは、ＲＯＭ１１、１２のアドレスとして入力され、上
記アドレスとして入力される位相角信号Ａに対応する正
弦演算結果ＳＩＮが、ＲＯＭ１１に予め書き込まれ、ま
た、上記アドレスとして入力される位相角信号Ａに対応
する余弦演算結果ＣＯＳが、ＲＯＭ１２に予め書き込ま
れ、上記アドレスに対応して、正弦演算結果ＳＩＮと余
弦演算結果ＣＯＳとが読み出される。

【０００４】

【発明が解決しようとする課題】上記従来の正弦・余弦
演算回路では、正弦・余弦演算結果を予めメモリに書き
込んでおくようにするので、入力信号である位相角信号
Ａのビット数が大きいと、メモリ１１、１２の容量が非
常に大きくなるという問題がある。

【０００５】本発明は、多ビットの位相角信号につい
て、正弦・余弦演算結果を求める場合、正弦・余弦演算
結果を予め書き込むための大容量のメモリを必要としな
い正弦・余弦演算回路を提供することを目的とするもの
である。

【０００６】

【課題を解決するための手段】本発明は、入力された位
相角信号の絶対値信号と上記入力信号の正負符号信号と
を出力する絶対値・符号抽出回路と、上記絶対値・符号
抽出回路が出力した上記絶対値信号に基づいて、一次近
似演算式を使用し、所定の限定された象限内において、
正弦演算結果と余弦演算結果とを近似演算する正弦・余
弦近似演算回路と、上記絶対値・符号抽出回路が出力し
た上記正負符号信号と上記絶対値信号の上位３ビットと
に応じて、上記正弦・余弦近似演算回路が出力した上記
正弦演算結果と上記余弦演算結果とを、入れ替えまたは
符号反転することによって、上記所定の限定された象限
以外の象限における正弦演算結果と余弦演算結果とを出
力する位相回転処理回路とを有する正弦・余弦演算回路
である。

【０００７】

【発明の実施の形態および実施例】図１（１）は、本発
明の一実施例である正弦・余弦演算回路ＣＣ１を示すブ
ロック図である。図１（２）は、上記実施例におけるセ
レクタ３２の動作真理値表を示す図である。

【０００８】正弦・余弦演算回路ＣＣ１は、絶対値・符
号抽出回路１０と、正弦・余弦近似演算回路２０と、位
相回転処理回路３０とによって構成されている。

【０００９】絶対値・符号抽出回路１０は、入力信号で
ある位相角信号Ａの絶対値信号｜Ａ｜と、位相角信号Ａ
の符号情報信号ＩＳとを求めるものである。

【００１０】正弦・余弦近似演算回路２０は、絶対値信
号｜Ａ｜の下位（Ｎ−２）ビットに応じて、第１象限
（所定の限定された象限）内における正弦演算結果Ｓ、
余弦演算結果Ｃを、一次近似演算によって得る回路であ
る。なお、一次近似演算の代わりに、多項式近似演算を
行うようにしてもよい。

【００１１】位相回転処理回路３０は、正弦・余弦近似
演算回路２０が近似演算した正弦演算結果Ｓと余弦演算
結果Ｃとを、絶対値信号｜Ａ｜の上位３ビットの信号に
応じて、入れ替えたり、符号を反転することによって、
位相回転処理を行い、これによって、第１象限以外の象
限における正弦演算結果ＳＩＮと余弦演算結果ＣＯＳと
を得る回路である。なお、絶対値信号｜Ａ｜の上位３ビ
ットの信号は、２πを８つの象限に分けた場合、そのう
ちのどの象限に属するかを判別し得る信号である。

【００１２】位相回転処理回路３０は、Ｎビットの位相
角信号Ａを入力し、ＥＸＯＲ回路３１、３３、３４、３
６と、セレクタ３２と、第１の加算器３５と、第２の加
算器３７とを有する回路である。

【００１３】ＥＸＯＲ回路３１は、絶対値信号｜Ａ｜の
（Ｎ−１）ビット目の信号｜Ａ｜_N-1 と、（Ｎ−２）ビ
ット目の信号｜Ａ｜_N-2 とを排他的論理和演算し、正弦
演算結果Ｓと、余弦演算結果Ｃとを入れ替える必要があ
る象限（第２、３、６、７象限）を抽出するための選択
信号ＳＥＬを出力し、セレクタ３２に送るものである。

【００１４】セレクタ３２は、ＥＸＯＲ回路３１が出力
した選択信号ＳＥＬに応じて、正弦・余弦近似演算回路
２０が出力した正弦演算結果Ｓ、余弦演算結果Ｃのいず
れかを選択する回路である。なお、図１（２）に、選択
信号ＳＥＬと、セレクタ３２の出力信号ＣＹ、ＳＹとの
関係を示してある。

【００１５】ＥＸＯＲ３３は、絶対値信号｜Ａ｜のＮビ
ット目の信号｜Ａ｜_N と（Ｎ−１）ビット目の信号｜Ａ
｜_N-1 とを排他的論理和演算し、セレクタ３２の出力信
号ＣＹの符号を反転する（出力信号ＣＹを負数にする）
必要がある象限（第３、４、５、６象限）を抽出する信
号を出力するものである。

【００１６】ＥＸＯＲ回路３３、３４と加算器３５と
は、符号反転手段を構成し、π／２≦θ≦３π／２の範
囲で、符号反転を行う手段である。つまり、第３、４、
５、６象限の位相角信号Ａを入力したときに、ＥＸＯＲ
回路３３が「１」を出力し、したがって、ＥＸＯＲ回路
３４が、出力信号ＣＹをビット単位で反転し（１→０ま
たは０→１を実行し）、この反転された信号に加算器３
５が１を加えるので、出力信号ＣＹの符号を反転するこ
とができる。つまり、たとえば、４ビット演算で説明す
ると、ＣＹが「００１１」（「３」を示す２進数）であ
るとすると、この「００１１」をビット単位で符号反転
し、「１１００」を生成し、これに「１」を加えて、
「１１０１」になり、これが、「−３」を示す２進数に
なる。

【００１７】なお、ＥＸＯＲ回路３３とＥＸＯＲ回路３
４と加算器３５とは、第２象限〜第８象限における余弦
演算結果と、第１象限における余弦演算結果とを出力す
る回路である。

【００１８】ＥＸＯＲ回路３６と加算器３７とは、符号
反転手段を構成し、絶対値・符号抽出回路１０が出力し
た符号情報信号ＩＳに応じて、−π≦θ≦０の範囲で、
正弦演算結果Ｓ、余弦演算結果Ｃの符号反転を行うもの
である。なお、ＥＸＯＲ回路３６と加算器３７とは、第
２象限〜第８象限における正弦演算結果と、第１象限に
おける正弦演算結果とを出力する回路である。

【００１９】なお、正弦演算結果Ｓは、第１象限のみに
おける正弦演算結果であり、正弦演算結果ＳＩＮは、第
１〜８象限の全てにおける正弦演算結果であり、換言す
れば、正弦演算結果ＳＩＮは、正弦演算結果Ｓを位相回
転処理回路３０が位相回転処理した結果である。これと
同様に、余弦演算結果Ｃは、第１象限のみにおける余弦
演算結果であり、余弦演算結果ＣＯＳは、第１〜８象限
の全てにおける余弦演算結果であり、換言すれば、余弦
演算結果ＣＯＳは、余弦演算結果Ｃを位相回転処理回路
３０が位相回転処理した結果である。なお、入れ替えが
ある場合には、正弦演算結果Ｓが余弦演算結果Ｃにな
り、余弦演算結果Ｃが正弦演算結果ＳＩＮになる。

【００２０】図２は、上記実施例における正弦・余弦近
似演算回路２０の構成例を示す図である。

【００２１】正弦・余弦近似演算回路２０は、符号反転
回路２１、信号スイッチ手段２２、第１のビットシフト
回路２３１と、第２のビットシフト回路２３２と、ＥＸ
ＯＲ回路２４と、零値判定回路２５と、第１のデコーダ
２６１と、第２のデコーダ２６２と、セレクタ２７１〜
２７３、２８１〜２８４、第１の加算器２９１と、第２
の加算器２９２とを有する。

【００２２】信号スイッチ手段２２は、位相角信号の絶
対値と符号反転回路２１の出力信号とによって構成され
る２系統の信号を、上記位相角信号の最上位ビットに応
じて、出力端子を切り替えて、または、上記出力端子を
切り替えずに出力する手段である。

【００２３】図３は、上記実施例における各回路の入力
信号と出力信号との対応を示す図である。図３（１）
は、信号スイッチ手段２２の真理値表を示す図であり、
図３（２）は、第１のデコーダ２６１の動作を示す図で
あり、図３（３）は、第２のデコーダ２６２の動作を示
す図であり、図３（４）は、零値判定回路２５の動作を
示す図である。

【００２４】次に、正弦・余弦演算回路ＣＣ１の動作に
ついて説明する。

【００２５】まず、絶対値・符号抽出回路１０が、位相
角信号Ａの絶対値信号｜Ａ｜を求め、また、位相角信号
Ａの符号情報信号ＩＳを抽出する。そして、正弦・余弦
近似演算回路２０は、絶対値・符号抽出回路１０が求め
た絶対値信号｜Ａ｜の下位ビット（上位２ビットを除く
ビット）を使用し、正弦演算結果Ｓ・余弦演算結果Ｃを
近似演算によって求め、上記所定の限定された象限にお
ける正弦演算結果Ｓ・余弦演算結果Ｃを出力する。

【００２６】そして、位相回転処理回路３０は、絶対値
・符号抽出回路１０が出力した絶対値信号｜Ａ｜の上位
３ビットと符号信号ＩＳとに応じて、正弦・余弦近似演
算回路２０が求めた正弦演算結果Ｓ・余弦演算結果Ｃを
入れ替え、その符号を反転することによって、全ての象
限に対応する正弦演算結果ＳＩＮ・余弦演算結果ＣＯＳ
を得る。

【００２７】次に、正弦・余弦近似演算回路２０につい
て詳しく説明する。

【００２８】正弦・余弦近似演算回路２０は、絶対値・
符号抽出回路１０によって正値に制限された絶対値信号
｜Ａ｜の下位ビット信号に応じて、第１象限についての
み、正弦演算結果Ｓと余弦演算結果Ｃとを求める近似演
算を行う。

【００２９】第１象限という限られた象限内でのみ演算
するので、一次近似を適用することができる。しかし、
一次近似を適用すると、一般に、係数を乗算する必要が
生じ、ハードウェア規模が大きくなるという弊害が生じ
る。この弊害を除くために、位相角信号Ａ（ここではω
とする）と、位相角信号Ａを少なくとも１ビットシフト
し、空白部分に最上位ビットを充填した信号（位相角信
号Ａを２のべき乗分で割った信号）と、位相角信号Ａを
符号反転した後に少なくとも１ビットシフトし、空白部
分に最上位ビットを充填した信号（符号反転した信号を
２のべき乗分で割った信号）と、位相角信号Ａの零値判
定信号と、定数とを組み合わせて加減算を実行するとい
う処理のみで、正弦演算結果Ｓと余弦演算結果Ｃとが得
られるような一次近似式を使用し、正弦・余弦関数を近
似している。なお、位相角信号Ａの零値判定信号は、正
弦演算結果Ｓと余弦演算結果Ｃとを微調整する信号であ
り、この零値判定信号を使用しなくてもよい。

【００３０】図４は、上記実施例において使用する式
（１）、式（２）を示す図である。上記説明を式で表す
と、図４に示す式（１）のようになる。

【００３１】ただし、式（１）中、αは、実数演算を量
子化し、固定小数点演算する場合における係数である。
Ｋ_ojは、０または±１であり、Ｌ_ojは、０または±１で
あり、Ｍ_o は、０または１であり、Ｎ_o は、０または１
であり、また、ｚｅｒｏ（ｘ）は、ｘ＝０ならば、０で
あり、ｘ≠０ならば、１である。

【００３２】式（１）に示すような一次近似式を採用す
ることによって、乗算器等のハードウェア規模が大きい
演算手段を用いずに、正弦演算結果Ｓ、余弦演算結果Ｃ
を得ることができる。

【００３３】ところで、象限範囲を１つの一次式で近似
すると誤差が大きくなるという弊害が生じる。この弊害
を阻止するために、正弦・余弦近似演算回路２０では、
後述する図５に示すように、入力位相角信号Ａの値を複
数の区間に分け、各区間毎に、複数の一次近似式を逐次
切り替えて適用する。具体的には、図４に示す式（２）
において、Ｋ_ij、Ｌ_ij、Ｍ_i 、Ｎ_i 、Ｂ_i として、区間
毎に異なる値を選択する。

【００３４】式（２）において、αは、実数演算を量子
化し、固定小数点演算する場合における係数であり、Ｋ
_ijは、０または±１であり、Ｌ_ijは、０または±１であ
り、Ｍ_i は、０または１であり、Ｎ_i は、０または１で
あり、ｘ＝０ならば、ｚｅｒｏ（ｘ）＝０であり、ｘ≠
０ならば、ｚｅｒｏ（ｘ）＝１である。

【００３５】この場合、入力位相角信号Ａの任意の値に
応じて、近似式の切替を行うと、近似式を切替えるため
に、多ビットのコンパレータ等が必要になり、ハードウ
ェア規模が増大するという弊害が生じる。この弊害を阻
止するために、入力位相角信号Ａの定義域を、２のべき
乗数の区間（たとえば８つの区間）に区切り、この区切
りを、近似式の切り替え点として使用する。

【００３６】図５は、正弦・余弦近似演算回路２０にお
いて、複数の一次近似式のそれぞれの適用範囲例を示す
図である。

【００３７】図５において、第１象限において、正弦関
数については、単位位相角の変化に対する正弦演算結果
の変化量の変化が少ないので、３つの一次近似式Ｆ_S1、
Ｆ_S2、Ｆ_S3から、その１つの一次近似式を選択し、余弦
関数については、単位位相角の変化に対する余弦演算結
果の変化量の変化が多いので、５つの一次近似式Ｆ_C1、
Ｆ_C2、Ｆ_C3、Ｆ_C4、Ｆ_C5から、その１つの一次近似式を
選択するようにしている。

【００３８】図５に示すように、入力位相角信号Ａの定
義域を２のべき乗数の区間に区切り、この区切りを、近
似式の切り替え点として使用することによって、入力位
相角信号Ａの上位ビットをデコードし、所定の区間（不
等間隔または等間隔で設定された区間）に適用する一次
近似式をセレクタ２７１〜２７３、２８１〜２８４で切
り替える。このように、セレクタによって一次近似式を
切り替えれば、近似式を切り替えるための多ビットコン
パレータが不要になる。したがって、最小限のハードウ
ェア規模で、誤差を抑制しつつ正弦・余弦演算結果を近
似演算することができる。

【００３９】次に、正弦・余弦近似演算回路２０の動作
についてさらに詳しく説明する。

【００４０】正弦・余弦近似演算回路２０の入力信号で
ある位相角信号は、正弦・余弦演算回路ＣＣ１が入力す
る位相角信号Ａの絶対値信号｜Ａ｜のうちで、最上位ビ
ット｜Ａ｜_N と次のビット｜Ａ｜_N-1 とが除去されてい
る信号であり、たとえば、１０ビットの信号｜Ａ｜₉ 〜
｜Ａ｜₀ で構成され、９ビット目の信号｜Ａ｜₉ を符号
ビットとみなし、８ビット目の信号｜Ａ｜₈ 〜０ビット
目の信号｜Ａ｜₀ が、符号を除いた位相角信号を示すビ
ットである。

【００４１】そして、符号反転回路２１が、位相角信号
Ａの絶対値信号｜Ａ｜の正負を反転した信号−｜Ａ｜を
得る。図３（１）の真理値表に示すように、位相角信号
Ａの絶対値信号｜Ａ｜のビット｜Ａ｜₉ （正弦・余弦演
算回路ＣＣ１が入力する位相角信号Ａの絶対値信号｜Ａ
｜の最上位から３つ目のビット）に応じて、信号スイッ
チ手段２２が、信号｜Ａ｜と−｜Ａ｜とを、出力Ｘ、Ｙ
に選択、出力する。なお、０〜２πを８つの象限に分け
た場合、ビット｜Ａ｜₉ は、正弦・余弦演算回路ＣＣ１
が入力する位相角信号Ａの絶対値信号｜Ａ｜の最上位か
ら３つ目のビットであるので、図６に示す奇数象限、偶
数象限を示すビットである。

【００４２】つまり、ビット｜Ａ｜₉ ＝０であれば、出
力信号Ｘ＝｜Ａ｜であり、ビット｜Ａ｜₉ ＝１であれ
ば、出力信号Ｘ＝−｜Ａ｜であり、ビット｜Ａ｜₉ ＝０
であれば、出力信号Ｙ＝−｜Ａ｜であり、ビット｜Ａ｜
₉ ＝１であれば、出力信号Ｙ＝｜Ａ｜である。

【００４３】また、ＥＸＯＲ回路２４は、位相角信号｜
Ａ｜のビット｜Ａ｜₉ ＝１であるときに、位相角信号｜
Ａ｜の上位ビット｜Ａ｜₈ 〜｜Ａ｜₅ は、論理反転され
る。この信号スイッチ手段２２の制御とＥＸＯＲ回路２
４における論理反転とによって、０≦｜Ａ｜≦π／４の
範囲の値をπ／４≦｜Ａ｜≦π／２の範囲に対応させて
いる。たとえば、０≦｜Ａ｜≦π／４の部分とπ／４≦
｜Ａ｜≦π／２の部分とにおいて、正弦演算結果と余弦
演算結果を入れ替えて考えれば、図６において、π／４
の位置で線対称になっている。ここで、７π／１６の値
を求めようとすると、正弦演算結果と余弦演算結果との
入れ替えを別途行う必要があるが、π／１６の値を使え
ばよい。

【００４４】つまり、位相角の値で考えてみれば、π／
４≦｜Ａ｜≦π／２である｜Ａ｜の値について、第１象
限に置き換えられる値を｜Ａ｜’とすると、｜Ａ｜’＝
π／４−｜Ａ｜になる。ここで、この回路の入力は絶対
値信号であり、上位２ビットを切ったものであるので、
｜Ａ｜₉ が「０」であれば、０≦｜Ａ｜≦π／４であ
り、｜Ａ｜₉ が「１」であれば、π／４≦｜Ａ｜≦π／
２であり、｜Ａ｜₉ はπ／４を表している。そこで、｜
Ａ｜’＝π／４−｜Ａ｜を実現するには、信号スイッチ
手段２２の制御によって、通常と逆の割り当て（｜Ａ｜
と−｜Ａ｜との割り当て）を行い、さらに近似式の変更
を制御するデコーダに対する信号を論理反転することに
よって、「−｜Ａ｜」を表現している。論理反転する
と、「０」だったものが「１５」になり、図５の適用範
囲を通常とは逆の方向から見ることになる。

【００４５】第１のビットシフト回路２３１は、信号ス
イッチ手段２２の出力信号Ｘに応じて、信号Ｘ／２、Ｘ
／４、Ｘ／８、Ｘ／１６、Ｘ／３２、Ｘ／６４を得る。
また、第２のビットシフト回路２３２は、信号スイッチ
手段２２の出力信号Ｙに応じて、信号Ｙ／２、Ｙ／４、
Ｙ／８、Ｙ／１６、Ｙ／３２、Ｙ／６４を得る。

【００４６】第１のデコーダ２６１、第２のデコーダ２
６２は、ＥＸＯＲ回路２４の出力信号ＤＸをそれぞれデ
コードし、図３（２）、（３）に示すように、信号選択
用制御信号ＤＹ、信号選択用制御信号ＤＺを出力する。
つまり、信号ＤＸが０〜５であれば、信号選択用制御信
号ＤＹ＝０になり、信号ＤＸが６〜１０であれば、信号
選択用制御信号ＤＹ＝１になり、信号ＤＸが１１〜１５
であれば、信号選択用制御信号ＤＹ＝２になる。そし
て、第１のデコーダ２６１、第２のデコーダ２６２は、
１つの象限において使用する複数の一次近似式にうち
で、実際に使用する一次近似式を選択する信号を出力す
るものである。

【００４７】また、零値判定回路２５は、図３（４）に
示すように、位相角信号｜Ａ｜を構成する１０ビットの
全てが０であるビット列を検出し、制御信号ＡＺを出力
する。

【００４８】セレクタ２７１〜２７３は、信号選択用制
御信号ＤＹによって、Ｘ／４、Ｘ／８、Ｘ／３２、Ｙ／
３２の各信号と定数とを切り替え、加算器２９１へ出力
する。なお、信号選択用制御信号ＤＹが「０」であると
きに、図２においてセレクタ２７１〜２７３のそれぞれ
の最も上に記載されている信号を出力し、信号選択用制
御信号ＤＹが「１」であるときに、図２においてセレク
タ２７１〜２７３のそれぞれの中央に記載されている信
号を出力し、信号選択用制御信号ＤＹが「２」であると
きに、図２においてセレクタ２７１〜２７３のそれぞれ
の最も下に記載されている信号を出力する。

【００４９】また、セレクタ２８１〜２８４は、選択用
制御信号ＤＺによって、Ｘ／１６、Ｘ／６４、Ｙ／２、
Ｙ／４、Ｙ／８、Ｙ／１６、Ｙ／６４、ＡＺの各信号と
定数とを切り替え、加算器２９２へ出力する。このセレ
クタ２８１〜２８４の切り替え動作によって、適用する
近似式の切り替えを行っている。なお、信号選択用制御
信号ＤＺが「０」、「１」、「２」、「３」であるとき
に、図２においてセレクタ２８１〜２８４のそれぞれ、
上から、１、２、３、４番目に記載されている信号を出
力する。

【００５０】第１の加算器２９１は、セレクタ２７１〜
２７３の出力を加算し、正弦演算結果信号Ｓを出力す
る。また、加算器２９２は、セレクタ２８１〜２８４の
出力を加算し、余弦演算結果信号Ｃを出力する。

【００５１】上記のように、この場合の正弦・余弦演算
結果は、０≦｜Ａ｜≦π／４の範囲の値であり、位相角
信号｜Ａ｜の値がπ／４≦｜Ａ｜≦π／２である場合、
加算器２９１が余弦演算結果信号を出力し、加算器２９
２が正弦演算結果信号を出力するので、別途、位相回転
処理回路３０によって、入れ替える処理が必要である。
つまり、位相角信号が第２、３、６、７象限に属する場
合、入れ替えが必要である。

【００５２】図２に示す正弦・余弦近似演算回路２０を
使用すれば、ビットシフトと加算とを用いて正弦・余弦
演算するので、演算規模の増大を抑えることができる。

【００５３】次に、位相回転処理回路３０の動作につい
て詳しく説明する。

【００５４】図６は、上記実施例における位相回転処理
回路３０の動作の説明図であり、位相角に対する正弦演
算結果、余弦演算結果を示す図である。

【００５５】入力された位相角信号｜Ａ｜について正弦
演算結果ＳＩＮ、余弦演算結果ＣＯＳを求める場合、ま
ず、与えられた位相角信号｜Ａ｜について、位相平面
（２π）を、第１象限、第２象限、………、第８象限の
８つ象限に分割する。そして、第１象限における正弦演
算結果を_s とし、第１象限における余弦演算結果を
_C とし、第２象限における正弦演算結果を_s とし、第
２象限における余弦演算結果を_C とし、………、第８
象限における正弦演算結果を_s とし、第８象限におけ
る余弦演算結果を_C とする。ここで、第１象限におけ
る正弦演算結果_s と、第１象限における余弦演算結果
_C とを、正弦・余弦近似演算回路２０が近似演算す
る。

【００５６】正弦関数・余弦関数は、周期関数であり、
また互いに直交する関係にあるので、第１象限内のみに
ついて、正弦演算結果Ｓ、余弦演算結果Ｃを求め、この
求められた正弦演算結果Ｓ、余弦演算結果Ｃを入れ換
え、符号反転し、位相角信号について論理反転すること
によって、上記所定の象限以外の象限における正弦演算
結果ＳＩＮ、余弦演算結果ＣＯＳを求ることができる。

【００５７】つまり、第１象限における余弦演算結果
_C を、位相角信号について論理反転すれば、第２象限に
おける正弦演算結果_S を求めることができる。すなわ
ち、図６において、位相角π／４を示す破線を中心とし
て、第１象限における余弦演算結果_C と第２象限にお
ける正弦演算結果_S とが線対称になっているので、π
／４から０に変化するときに余弦演算結果_C が変化す
る（増加する）のと同じように、π／４からπ／２に変
化するときに第２象限における正弦演算結果_S を変化
させ（増加させ）ればよい。つまり、余弦演算結果_C
を位相角信号について論理反転すれば、正弦演算結果
_S を求めることができる。第２象限における余弦演算結
果_C は、第１象限における正弦演算結果_s を、上記
と同様に位相角信号について論理反転すればよい。

【００５８】第３象限における正弦演算結果_S は、余
弦演算結果_C をそのまま使用すればよく（正弦演算結
果_S を余弦演算結果_C として入れ替えればよく）、
第３象限における余弦演算結果_C は、正弦演算結果
_s の符号を反転した後、位相角信号について論理反転す
ればよい。第４象限における正弦演算結果_S は、正弦
演算結果_s を位相角信号について論理反転すればよ
く、第４象限における余弦演算結果_C は、余弦演算結
果_C を位相角信号について論理反転すればよい。

【００５９】また、第５象限における正弦演算結果_S
は、演算結果_S の符号を反転すればよく、第５象限に
おける余弦演算結果_C は、演算結果_C の符号を反転
すればよく、第６象限における正弦演算結果_S は、演
算結果_C の符号を反転すればよく、第６象限における
余弦演算結果_C は、演算結果_C の符号を反転した
後、位相角信号について論理反転すればよい。

【００６０】さらに、第７象限における正弦演算結果
_S は、演算結果_C の符号を反転すればよく、第７象限
における余弦演算結果_C は、演算結果_S を入れ替え
ればよく、第８象限における正弦演算結果_S は、演算
結果_S の符号を反転すればよく、第８象限における余
弦演算結果_C は、演算結果_C を位相角信号について
論理反転すればよい。

【００６１】上記のようにすることによって、全位相平
面上における正弦演算結果ＳＩＮ、余弦演算結果ＣＯＳ
を求めることができる。

【００６２】上記入れ替えを行う場合、通常の余弦演算
結果を出力する信号端子へ、正弦演算結果を出力し、逆
に、通常の正弦演算結果を出力する信号端子へ、余弦演
算結果を出力する必要があり、この入れ替え処理を、位
相回転処理回路３０が実行する。つまり、位相回転処理
回路３０では、絶対値信号｜Ａ｜の（Ｎ−２）ビット目
｜Ａ｜_N-2 と、（Ｎ−１）ビット目の信号｜Ａ｜_N-1 と
を、ＥＸＯＲ３１が排他的論理和演算し、ＥＸＯＲ３１
の出力信号によってセレクタ３２を制御することによっ
て、正弦・余弦近似演算回路２０の出力である正弦演算
結果Ｓと余弦演算結果Ｃを入れ替える。

【００６３】上記実施例によれば、多ビットの位相角信
号Ａについて、正弦・余弦演算結果を求める場合、正弦
・余弦演算結果を予め書き込むための大容量のメモリを
必要とはしない。

【００６４】

【発明の効果】本願発明によれば、多ビットの位相角信
号について、正弦・余弦演算結果を求める場合、正弦・
余弦演算結果を予め書き込むための大容量のメモリを必
要としないという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例である正弦・余弦演算回路Ｃ
Ｃ１を示すブロック図と、上記実施例におけるセレクタ
３２の動作真理値表とを示す図である。

【図２】上記実施例における正弦・余弦近似演算回路２
０の構成例を示す図である。

【図３】上記実施例における各回路の入力信号と出力信
号との対応を示す図である。

【図４】上記実施例において使用する式（１）、式
（２）を示す図である。

【図５】正弦・余弦近似演算回路２０において、複数の
一次近似式のそれぞれの適用範囲例を示す図である。

【図６】上記実施例における位相回転処理回路３０の動
作の説明図であり、位相角に対する正弦演算結果、余弦
演算結果を示す図である。

【図７】従来の正弦・余弦演算回路ＣＣの一例を示す図
である。

【符号の説明】

ＣＣ１…正弦・余弦演算回路、１０…絶対値・符号抽出回路、２１５５符号反転回路、２２…セレクタ、２３１…第１のビットシフト回路、２３２…第２のビットシフト回路、２４…ＥＸＯＲ、２６１…第１のデコーダ、２６２…第２のデコーダ、２７１〜２７３、２８１〜２８４…セレクタ、２９１…第１の加算器、２９２…第２の加算器、２０…正弦・余弦近似演算回路、３０…位相回転処理回路、３１、３２３４、３６…ＥＸＯＲ、３５、３７…加算器。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年９月２７日（１９９９．９．２
７）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【数１】（但し、Ｋ_ij、Ｌ_ijは０または±１であり、Ｍ_i、Ｎ_iは
０または１であり、ｚｅｒｏ（ω）はω＝０であれば０
であり、ω≠０であれば１である）を使用し、一次近似
演算する正弦・余弦近似演算回路と；上記絶対値・符号
抽出回路が出力した上記正負符号信号と、上記絶対値信
号の上位３ビットとに応じて、上記正弦・余弦近似演算
回路が出力した上記正弦演算結果と上記余弦演算結果と
を、入れ替え、符号反転することによって、上記所定の
限定された象限以外の象限における正弦演算結果と余弦
演算結果とを出力する位相回転処理回路と；を有するこ
とを特徴とする正弦・余弦演算回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者守倉正博東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内Ｆターム(参考） 5B022 AA00 BA02 CA04 CA07 DA01 DA02 EA07 FA03

Claims

【特許請求の範囲】

【請求項１】入力された位相角信号の絶対値信号と上
記位相角信号の正負符号信号とを出力する絶対値・符号
抽出回路と；上記絶対値・符号抽出回路が出力した上記
絶対値信号のうちの所定の下位ビットに基づいて、一次
近似演算式を使用し、所定の限定された象限内におい
て、正弦演算結果と余弦演算結果とを近似演算する正弦
・余弦近似演算回路と；上記絶対値・符号抽出回路が出
力した上記正負符号信号と、上記絶対値信号の上位３ビ
ットとに応じて、上記正弦・余弦近似演算回路が出力し
た上記正弦演算結果と上記余弦演算結果とを、入れ替
え、符号反転することによって、上記所定の限定された
象限以外の象限における正弦演算結果と余弦演算結果と
を出力する位相回転処理回路と；を有することを特徴と
する正弦・余弦演算回路。
【請求項２】請求項１において、上記正弦・余弦近似演算回路は、上記位相角信号の符号を反転して出力する符号反転回路
と；上記位相角信号と上記符号反転回路の出力信号とに
よって構成される２系統の信号を、上記位相角信号の最
上位ビットに応じて、出力端子を切り替えて、または、
上記出力端子を切り替えずに出力する信号スイッチ手段
と；上記セレクタが出力した第１の信号を、少なくとも
１ビット分下位ビット側へシフトダウンし、しかも、上
記シフトダウンによって生じた空白部に、最上位ビット
と同じビットが充填された信号を、出力する第１のビッ
トシフト手段と；上記セレクタが出力した第２の信号
を、少なくとも１ビット分下位ビット側へシフトダウン
し、しかも、上記シフトダウンによって生じた空白部
に、最上位ビットと同じビットが充填された信号を、出
力する第２のビットシフト手段と；上記位相角信号の絶
対値が「０」であるか否かを判定する零値判定回路と；
上記位相角信号の最上位ビットと、他の複数の上位ビッ
トとの排他的論理和演算を行う排他的論理和手段と；上
記排他的論理和手段の出力信号に応じて、第１の信号選
択用制御信号を出力する第１のデコーダと；上記排他的
論理和手段の出力信号に応じて、第２の信号選択用制御
信号を出力する第２のデコーダと；上記第１のビットシ
フト手段の出力信号と、上記第２のビットシフト手段の
出力信号と、定数を表す信号との中から、上記一次近似
演算式に必要な複数の信号を、上記第１の信号選択用制
御信号に応じて選択する第１の信号選択手段と；上記第
１の信号選択手段が出力した複数の信号を互いに加算す
る第１の加算器と；上記第１のビットシフト手段の出力
信号と、上記第２のビットシフト手段の出力信号と、上
記零値判定回路の出力信号と、定数を表す信号との中か
ら、上記一次近似演算式に必要な複数の信号を、上記第
２の信号選択用制御信号に応じて選択する第２の信号選
択手段と；上記第２の信号選択手段が出力した複数の信
号を互いに加算する第２の加算器と；を有する回路であ
ることを特徴とする正弦・余弦演算回路。