[go: up one dir, main page]

TWI420005B - 製造單晶矽棒之方法以及用該方法製造之晶圓 - Google Patents

製造單晶矽棒之方法以及用該方法製造之晶圓 Download PDF

Info

Publication number
TWI420005B
TWI420005B TW100104300A TW100104300A TWI420005B TW I420005 B TWI420005 B TW I420005B TW 100104300 A TW100104300 A TW 100104300A TW 100104300 A TW100104300 A TW 100104300A TW I420005 B TWI420005 B TW I420005B
Authority
TW
Taiwan
Prior art keywords
crucible
bmd
wafer
single crystal
goi
Prior art date
Application number
TW100104300A
Other languages
English (en)
Other versions
TW201144494A (en
Inventor
Young-Ho Hong
Original Assignee
Lg Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Siltron Inc filed Critical Lg Siltron Inc
Publication of TW201144494A publication Critical patent/TW201144494A/zh
Application granted granted Critical
Publication of TWI420005B publication Critical patent/TWI420005B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y10T428/249979—Specified thickness of void-containing component [absolute or relative] or numerical cell dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

製造單晶矽棒之方法以及用該方法製造之晶圓
本發明係關於製造單晶矽棒之方法以及用該方法製造之晶圓。
近來半導體裝置製程在低溫製程期間因為高整合製程中的低溫不足以讓氧析出核成長，因而限制了內層微缺陷(bulk micro defect,BMD)的形成，因此難以在低溫裝置製程期間提供足夠的本質收集能力給晶圓。
在本說明書內關於BMD之說明中，在單晶矽成長製程期間關於成長歷程的點缺陷以及氧氣都包括在單晶矽內。這些被包含的氧藉由半導體裝置製程期間所施加的熱而成長為氧析出物，如此提昇了矽晶圓的強度並且可作為本質的收集站，這些既是有利的屬性也會是有害的屬性，因其可能導致半導體裝置的漏電與缺陷。
因此根據相關技術所預定之BMD的形成，從晶圓表面往深度方向形成具有預定深度之不具氧析出物的剝蝕區(denuded zone,DZ)層。
有鑑於此，為了獲得適當的BMD濃度，根據點缺陷濃度的控制，嘗試進行像是氮或碳這類第三元素的摻雜來提高BMD濃度。雖然此方法可有效增加BMD程度，但是會導致像是少數載子擴散長度(minority-carrier diffusion length,MCDL)之品質的改變，並且若碳摻雜量超出適當程度時更會導致漏電。因此，由於BMD濃度的提高造成難以獲得DZ層，所以需要像是高溫熱處理這類的額外處理，而這樣不可避免地因生產力下降而增加了製造成本。
再者，根據先前技術，其他控制BMD濃度的方法係調整初始氧濃度的含量。然而，在所需的BMD濃度相關於氧濃度的情況下，則會超過預定的氧濃度。
在其他範例中，若BMD與DZ層受控制且晶圓表面區的閘氧化物整合(gate oxide integrity,GOI)係與完美無瑕的晶圓同時製造，則相關技術的生產力會因為拉晶速率的下降而惡化。
本發明的具體實施例提供單晶矽棒製造方法以及用該方法製造之晶圓。該方法提供優異的裝置產量，透過半導體裝置製程中需要的內層微缺陷(BMD)的程度控制而具備一致之空缺缺陷與剝蝕區(DZ)的分佈。
在一個具體實施例內，製造單晶矽棒的方法包括：在一坩鍋內拉晶並且成長一矽棒；以及冷卻該矽棒，其中在該矽棒拉晶期間，該矽棒的拉晶速率係設置成產生小於80 nm的空缺；當該矽棒冷卻至大約1000℃至大約2000℃之間時，該矽棒的冷卻速度減慢，讓小於80 nm的該空缺成長為超過80 nm的空缺。
在其他具體實施例內，晶圓在該晶圓的徑向方向內具有一致的內層微缺陷(BMD)程度，並且包括有超過大約10μm的剝蝕區(DZ)。
在具體實施例的說明中，可了解在稱一層(或薄膜)、一區域、一圖案或一結構位於基板、每一層(或薄膜)、一區域、一焊墊或圖案「上/之上/上面/上方」時，則其可直接在基板每一層(或薄膜)、該區域、該焊墊或該等圖案上，或也可存在中間層。進一步，可了解在稱一層位於每一層(薄膜)、該區域、該圖案或該結構「下/之下/下方」時，則其可直接在另一層(薄膜)、另一區域、另一焊墊或另一圖案之下，或也可存在一或多個中間層。因此，應根據本說明書的精神來判斷其含意。
為了清晰，圖式內每個元件的尺寸會誇大表示，並且每個該等元件的該尺寸可與每個該等元件的真實尺寸不同。並非圖式內所例示所有元件都必須包括或受限於本說明書，而是可新增或刪除本說明書中基本部件以外的該等元件。
本發明的具體實施例提供單晶矽棒製造方法以及用該方法製造之晶圓。該方法提供優異的裝置產量，透過半導體裝置製程中需要的內層微缺陷(BMD)的程度控制，具備一致之空缺缺陷與剝蝕區(DZ)的分佈。
隨著半導體裝置製程縮小至奈米等級，為了改善GOI特性，將區域特別分成空缺區以及根據單晶矽成長期間之拉晶速率的空隙區，並且在這兩區之間具有基於氧化感應疊層缺陷(oxidation induced stacking fault,OSF)而讓電子沒有過剩或不足情況的無缺陷區。
再者，與本質收集能力有密切關聯的內層微缺陷(BMD)程度係由初始氧濃度來決定，如此通常不可避免地需要其他熱處理製程來獲得低氧濃度的高BMD。
再者，為了符合各種裝置需求的BMD程度，雖然特定區氧濃度內的BMD提高之問題被提出，程度，且具有改善BMD的方法，但相關技術中幾乎沒有抑制BMD的方法。即使具有透過低溫製程來抑制BMD的方法，不可避免地還是需要其他的熱處理。
因此，根據單晶矽棒製造方法以及用此方法製造的晶圓，關於引發問題的點缺陷程度，透過快速拉晶速率與結晶冷卻熱歷程的控制(緩慢冷卻)、透過擴散與濃縮讓空缺缺陷成長為大尺寸的濃度與尺寸(影響GOI的關鍵小尺寸)，如此可提高生產力並且改善GOI特性，同時允許新技術(例如BMD抑制技術)套用至該製程。因此，根據許多裝置所需的BMD程度，不用摻雜像是氮或碳這類第三元素，或是額外的後續熱處理製程，就可控制BMD濃度。如此可製造出在晶圓徑向方向內具有一致點缺陷之晶圓，因此製造成本大幅降低，並且改善半導體裝置產量。
因此根據單晶矽棒製造方法以及用該方法製造的晶圓，單晶矽成長期間的拉晶速率使得氧堆疊層缺陷環存在於矽棒四周，或位於外側並且構成磊晶熱歷程的熱區(允許溫度的間隔為大約1000℃至大約1,200℃，其中係產生空缺並且緩慢冷卻)。若矽棒已經成長並且在藉由矽棒徑向方向上調整冷卻條件以提高熱歷程一致性後被切割成為一晶圓，透過緩慢冷卻效果形成的空缺缺陷透過擴散與凝結來成長，如此在晶圓徑向方向內存在一致性。
影響GOI的空缺缺陷尺寸(Tox，於測量期間配置於矽晶圓上的氧化物層厚度，大約120)大約是10 nm至80 nm等級，這表示根據具體實施例若對應尺寸的空缺濃度高，則會顯著地發生GOI失效的情況。
更進一步，儘管GOI已被測量，Tox仍可能改變並且可基於大約100至大約120之間來改變。這表示若Tox變更，則受影響的空缺尺寸就會改變(例如75或200)。隨著Tox變厚，該空缺尺寸應該更大，並且隨著Tax變薄，則該空缺尺寸會變成小尺寸。
在相關技術當中，已有進行空缺缺陷的去除來避免GOI失效的改良。在另一方面，具體實施例選擇並控制GOI的尺寸大小，如此可用拉晶速率調整空缺濃度，以及，藉著結晶熱歷程的冷卻效果，空缺會隨著所引發的點缺陷來成長。因此，若分佈在10 nm至80 nm等級(超過相關技術的50%)的空缺尺寸被控制在具有80 nm至200 nm晶圓徑向方向內至少超過40%時，GOI特性即可被確認係有被改善的。
再者，根據該等具體實施例之高速成長與結晶熱歷程控制而將緩慢冷卻效果使用於其上的該矽晶圓係表現出與傳統矽晶圓不同的性質，此乃由點缺陷濃度及尺寸的變化所致；並且，其可因徑向方向內的粗空缺缺陷而可形成比相同初始氧濃度還要低的BMD徑向方向；以及，特別是在BMD情況下，於空缺缺陷內會形成氧析出物。如此會讓BMD程度超高，使得在矽晶圓具有高氧濃度(所需氧濃度例如為10-19 ppma，較佳為11-18 ppma，更佳為12-17)的情況下難以獲得DZ層，因此這需要額外處理，像是後續熱處理，因此不可避免地會增加製造成本。
第1圖為根據具體實施例與比較例的晶圓之BMD程度範例圖。第2圖和第3圖為例示根據第一和第二比較例的GOI特性範例圖。第4圖和第5圖為根據第一和第二具體實施例的GOI特性範例。
請參閱第2圖至第5圖，用灰色表示的部份或虛線區域係指因GOI特性不佳而造成處理失敗的區域，並且可以確認的是第一和第二具體實施例(第4圖和第5圖)具有比該等比較例(第2圖和第3圖)還要高的產量。
該第一比較例的矽晶圓係於相關傳統技術之尖端磁性系統內所成長的，其於結晶中央與邊緣不具有緩慢冷卻，或者說其中央與邊緣之間的溫度梯度係為超過30度的狀態結果，其BMD程度以及與矽晶圓(具有大約13 ppma初始氧濃度)有關的GOI(TZDB)係顯示出，在非大量形成BMD的狀況下，相較於初始氧濃度係成比例的程度。由於徑向方向上的不規則性以及小尺寸的空缺缺陷，GOI的產量並不高。
該第二比較例，係根據高速增加且無緩慢冷卻效果下之BMD程度與GOI特性的相關結果，其大約13 ppma的初始氧濃度係控制在低於相同條件下之該第一比較例的初始氧濃度，以及根據無結晶緩慢冷卻效果之高速拉晶速率，在矽晶圓只有點缺陷濃度變高的情況下，BMD的反應類似於該比較例，並且由於產生過小的空缺缺陷，進而影響了GOI獲取率，導致GOI的產量變低。
該等第一和第二具體實施例係為BMD程度控制、獲取具有緩慢冷卻效果的GOI、以及透過結晶熱歷程控制而成長之空缺缺陷程度的結果。
根據具體實施例，係透過點缺線的產生過程獲得具有大約11ppma之矽晶圓，而點缺線的產生過程係在熱歷程的控制下，使用高速增加以及緩慢冷卻效果來產生的。BMD程度則是比該等第一和第二比較例還要低，其係顯示出由於空缺的成長是在緩慢的冷卻效果下，初始氧濃度比率可受到適當控制，透過足夠的緩慢冷卻效果所成長的空缺尺寸不會如透過擴散與凝結成長的空缺尺寸般使GOI失效。
第6圖和第7圖例示根據具體實施例的單晶製造方法的熱歷程曲線與冷卻速度曲線。
為了達到具體實施例的效果，即於結晶熱歷程的控制中提供緩慢的冷卻效果，在結晶的冷卻過程中，特別是COP缺陷的形成過程中，大約1200℃至大約1000℃的結晶熱歷程在冷卻速度上之ΔT至少小於約30℃/公分，該等第一和第二具體實施例亦具有相同的結果。
第8圖和第9圖為利用透過根據具體實施例內之單晶製造方法所控制之結晶熱歷程製造下的點缺陷分佈。
由第8、9圖可確認出依照該等第一和第二具體實施例所製造之矽晶圓的點缺陷分佈與BMD分佈，其空缺濃度在徑向方向內係均勻分佈的。
第8圖和第9圖係顯示相關技術在結晶成長後點缺陷的分佈情形，在利用了導致點缺陷的拉晶速率後，根據無緩慢冷卻的點缺陷之該等第一和第二比較具體實施例，其係同時產生取決於高速拉晶速率的點缺陷以及產生藉由緩慢冷卻效果以擴散與凝結來成長的點缺陷示。
如第8圖和第9圖內所示，可了解到在該等第一和第二比較例內的小尺寸點缺陷移到了右邊，根據此結果，可了解到小尺寸的點缺陷(例如10 nm至80 nm)透過擴散與凝結成長為大尺寸(例如80至200 nm)，並且透過與氧反應來抑制BMD程度。在該GOI結果當中，可了解到藉由對引起失效之小型關鍵尺寸的控制，可改善GOI產量。
第10圖為利用根據具體實施例的單晶製造方法所製造的晶圓之DZ程度範例。
根據具體實施例製造的晶圓在徑向方向內呈現一致的BMD程度，並且也會獲得超出適當程度的DZ，如此可了解到在半導體裝置製程中可獲得用於圖案辨識的IG能力獲取以及充分的DZ獲取。
表1顯示根據比較例以及該等第一和第二具體實施例的製程條件以及結果摘要內容。
更詳細地說，於大約1000℃至1200℃的區間內，在依照具體實施例來成長單晶矽時，冷卻速度及其在結晶中央與邊緣上的差異都顯示在表1內。
在相關技術的案例中(比較例)，其顯示出冷卻速度提高並且中央與邊緣的冷卻速度差異增加。對於點缺陷分佈而言，邊緣快速冷卻速度所導致的點缺陷並不會充分地成長，因而仍舊維持在微小尺寸上。結果，因濃度變低並且由於在晶圓徑向方向內分佈不平均，像是DZ或BMD這類的品質性質就會變得不平均。
在另一方面，根據該等第一和第二具體實施例內所示之透過緩慢冷卻的結晶，整個結晶的冷卻速度緩慢，並且中央與邊緣的冷卻速度差異不大。如此藉由賦予充分時間來擴散與成長所產生的點缺陷，這樣就可在晶圓徑向方向內有一致的分佈，並且獲得適當程度的D2以及控制BMD程度。
接下來，詳述根據具體實施例描述控制中央與邊緣冷卻速度差異的製程方法。
根據具體實施例，利用調整拉晶速度(pulling speed,PS)來產生空缺，該具體實施例可將該PS設置在大約0.7公釐/分鐘至大約0.90公釐/分鐘的範圍內，並且在此案例中，速度更快並且更顯著地產生空缺。
再者，若該PS設置在上述範圍內，小於80 nm的小尺寸空缺相當多，這對GOI會有不利的影響，因此本具體實施例降低預定溫度間隔內的冷卻速度，並且執行緩慢冷卻。
例如：透過散熱器的設計變更，像是NOP內的絕緣體，將單晶成長體的內側(就是矽棒周邊)加熱並且在大約1000℃至1200℃的區間上執行緩慢冷卻，如此即可透過結晶內空缺的擴散、凝結與成長，來控制大尺寸(例如80至200 nm)的空缺。
根據具體實施例，由於氧析出物形成的溫度區間在900℃時被稱為氧化感應疊層缺陷(oxidation-induced stacking fault,OiSF)環，所以在此溫度區間上應該更快速地冷卻，並且這對於OiSF或GOI有不利的影響。因此，若緩慢冷卻以簡單的方式來完成，則會影響1000℃~1200℃的結晶熱歷程以及900℃間隔，並且由於OiST的形成，GOI失效的情況將會發生。
根據具體實施例，散熱器例如整個NOP為100%，則內部絕緣體佔據的百分比大約10%至70%，也就是該絕緣體內空出的空間設置為大約90%至30%的範圍，則結晶的整體冷卻速度逐漸減緩，並且中央與邊緣的冷卻速度差異不大，如此產生的點缺陷就能夠有足夠的時間來進行擴散與成長。因此，在晶圓徑向方向內有一致的分佈，並且獲得適當程度的D2以及控制BMD程度。
更進一步，若絕緣體佔據該散熱器的百分比小於10%，則會在結晶成長內發生像是晶花這類的不正常成長。若佔據超過70%，則結晶內的空缺大多數維持小尺寸。如此，其效果將降低。
第11圖例示利用根據具體實施例的單晶製造方法所製造晶圓的中央與邊緣之近表面微缺陷(NSMD)資料。
根據第11圖，關於利用單晶製造方法的該等第一和第二具體實施例內，相較於比較例，可了解到其中央與邊緣的近表面微缺陷係一致的。
根據單晶矽棒製造方法以及用此方法製造的晶圓，利用提高結晶以及徑向方向內熱歷程的一致性來成長並切割矽棒，然後將該矽棒處理成為晶圓，由緩慢冷卻效果一致性所形成的空缺缺陷，透過擴散與凝結，分佈在晶圓徑向方向內。
更進一步，藉由控制由緩慢冷卻效果所導致的點缺陷，無缺陷的GOI產量可因此而被改善，並且在不增加會形成內層微缺陷(BMD)的熱處理製程下可控制氧析出物。如此，優異的裝置產量將可被預期。
本發明的具體實施例係關於單晶矽棒製造方法以及用該方法製造之晶圓。
根據單晶製造方法以及用此方法製造的晶圓，在提高結晶與徑向方向內熱歷程一致性並且切割矽棒之後，將該矽棒處理成為晶圓。透過擴散與凝結，將透過緩慢冷卻效果形成的空缺缺陷平均分佈在晶圓徑向方向內。
更進一步，根據具體實施例，藉由控制由緩慢冷卻效果所導致的點缺陷，可改善無缺陷GOI的產量，並且在不增加會形成內層微缺陷(BMD)之熱處理製程下可控制氧析出物。其結果為，優異的裝置產量係可被預期的。
本說明書內任意參考本發明的「一個具體實施例」、「一具體實施例」或「範例具體實施例」等意味著，與該具體實施例有關連之所說明的特定功能、結構或特性皆包括在本發明的至少一個具體實施例內。出現在說明書內許多地方的這些片語並不一定全都參照到同一個具體實施例。進一步，特定功能、結構或特性與任何具體實施例一起說明時，所屬技術領域中具通常知識者係了解這些功能、結構或特性可和其他任一個具體實施例連結在一起。
雖然已經參考許多例示具體實施例來說明具體實施例，可瞭解的是，在本揭示原理的精神與範疇之下，所屬技術領域中具通常知識者可進行許多其他修改與具體實施例。尤其是，可對所揭示範疇、圖式以及後述之申請專利範圍內的組件零件及/或該組合排列進行許多變化與修改。除了組件零件及/或排列內的變化與修改以外，所屬技術領域中具通常知識者也可瞭解其替代用法。
第1圖為根據具體實施例與比較例的晶圓之BMD程度圖。
第2圖和第3圖為根據比較例的晶圓之GOI特性圖。
第4圖和第5圖為根據具體實施例的晶圓之GOI特性圖。
第6圖和第7圖為例示在根據具體實施例的單晶製造方法內一熱歷程曲線與一冷卻速度曲線之圖式。
第8圖和第9圖為例示利用根據具體實施例的單晶製造方法所製造的晶圓之點缺陷分佈圖。
第10圖為例示利用根據具體實施例的單晶製造方法所製造的晶圓之DZ程度圖。
第11圖為例示利用根據具體實施例的單晶製造方法所製造晶圓的中央與邊緣之近表面微缺陷(near surface micro defect,NSMD)資料圖。

Claims (6)

  1. 一種製造單晶矽棒之方法，該方法包含：在一坩鍋內拉晶並且成長一矽棒；以及冷卻該矽棒，其中於該矽棒拉晶期間，該矽棒的拉晶速率係設置成產生小於80nm的空缺；當該矽棒冷卻至大約1000℃至大約2000℃之間時，該矽棒的冷卻速度減慢，讓小於80nm的該空缺成長為超過80nm的空缺，其中於該矽棒冷卻期間，該矽棒中央與邊緣間的冷卻速度(℃/公分)差異係小於約3℃/公分。
  2. 如申請專利範圍第1項之方法，其中該矽棒的該拉晶速率設定在約0.7公釐/分鐘至約0.90公釐/分鐘的範圍內。
  3. 如申請專利範圍第1項之方法，其中該矽棒中央與邊緣上每一該冷卻速度(℃/公分)係小於約30℃/公分。
  4. 如申請專利範圍第1項之方法，進一步包含位於該坩鍋與該矽棒之間的一散熱器。
  5. 如申請專利範圍第4項之方法，其中若該散熱器的一整個區域假設為100%，則該散熱器內一絕緣體所佔據的百分比係設定在約10%至約70%的範圍內。
  6. 如申請專利範圍第4項之方法，其中若該散熱器的一整個區域假設為100%，則該散熱器內一絕緣體所佔據的百分比係設定在約10%至約70%的範圍內，並且該矽棒中央與邊緣間的冷卻速度差異係控制在小於約3℃/公分。
TW100104300A 2010-03-16 2011-02-09 製造單晶矽棒之方法以及用該方法製造之晶圓 TWI420005B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023158A KR101275418B1 (ko) 2010-03-16 2010-03-16 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼

Publications (2)

Publication Number Publication Date
TW201144494A TW201144494A (en) 2011-12-16
TWI420005B true TWI420005B (zh) 2013-12-21

Family

ID=44647493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104300A TWI420005B (zh) 2010-03-16 2011-02-09 製造單晶矽棒之方法以及用該方法製造之晶圓

Country Status (5)

Country Link
US (1) US20110229707A1 (zh)
JP (1) JP2013522157A (zh)
KR (1) KR101275418B1 (zh)
TW (1) TWI420005B (zh)
WO (1) WO2011115332A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109537045B (zh) * 2018-12-29 2024-05-10 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1118697B1 (en) * 1997-04-09 2003-04-02 MEMC Electronic Materials, Inc. Low defect density, vacancy dominated silicon

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800482B2 (ja) * 1991-06-28 1998-09-21 信越半導体株式会社 シリコン単結晶の製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP4107700B2 (ja) * 1997-10-01 2008-06-25 シルトロニック・ジャパン株式会社 シリコン単結晶およびその製造方法、評価方法
JPH11199364A (ja) * 1997-12-26 1999-07-27 Sumitomo Metal Ind Ltd 結晶育成方法
WO2000000676A1 (en) * 1998-06-26 2000-01-06 Memc Electronic Materials, Inc. Electrical resistance heater for crystal growing apparatus and its method of use
JP4467096B2 (ja) * 1998-09-14 2010-05-26 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶製造方法および半導体形成用ウェハ
KR100309462B1 (ko) * 1999-02-22 2001-09-26 김영환 반도체 소자의 웨이퍼 및 그 제조방법
US6197111B1 (en) * 1999-02-26 2001-03-06 Memc Electronic Materials, Inc. Heat shield assembly for crystal puller
JP3903655B2 (ja) * 1999-08-11 2007-04-11 株式会社Ｓｕｍｃｏ シリコンウェーハのｉｇ処理法
JP4463950B2 (ja) * 2000-08-11 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
US6858307B2 (en) * 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
JP3909675B2 (ja) * 2001-04-20 2007-04-25 信越半導体株式会社 シリコン単結晶の製造装置及びそれを用いたシリコン単結晶の製造方法
JP4366956B2 (ja) * 2003-02-19 2009-11-18 株式会社Ｓｕｍｃｏ 高品質ウェーハおよびその製造方法
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
KR100544965B1 (ko) * 2003-12-03 2006-01-24 주식회사 실트론 균일한 베이컨시 결함을 갖는 실리콘 단결정의 제조방법및 웨이퍼
JP2005162599A (ja) * 2003-12-03 2005-06-23 Siltron Inc 均一なベイカンシ欠陥を有するシリコン単結晶インゴット、シリコンウエハ、シリコン単結晶インゴットの製造装置、及びシリコン単結晶インゴットの製造方法
JP4345597B2 (ja) * 2004-07-13 2009-10-14 信越半導体株式会社 単結晶製造装置及び単結晶製造方法
JP2007142063A (ja) * 2005-11-17 2007-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP5040848B2 (ja) * 2008-08-04 2012-10-03 株式会社Ｓｕｍｃｏ シリコン単結晶製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1118697B1 (en) * 1997-04-09 2003-04-02 MEMC Electronic Materials, Inc. Low defect density, vacancy dominated silicon

Also Published As

Publication number Publication date
JP2013522157A (ja) 2013-06-13
TW201144494A (en) 2011-12-16
KR20110104177A (ko) 2011-09-22
KR101275418B1 (ko) 2013-06-14
WO2011115332A1 (en) 2011-09-22
US20110229707A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
US7977219B2 (en) Manufacturing method for silicon wafer
KR102676990B1 (ko) 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판
CN108368638B (zh) 由单晶硅制成的半导体晶片及其生产方法
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
JPWO2001027362A1 (ja) エピタキシャルウエーハ用シリコン単結晶ウエーハ、エピタキシャルウエーハ及びこれらの製造方法並びに評価方法
WO2016132661A1 (ja) シリコンウェーハの製造方法
CN108474137A (zh) 具有均匀的径向氧变化的硅晶片
KR19990077706A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
WO2002103091A1 (fr) Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
TW200819561A (en) Process for producing p-doped and epitaxially coated semiconductor wafers from silicon
TWI420005B (zh) 製造單晶矽棒之方法以及用該方法製造之晶圓
JP2007194232A (ja) シリコン単結晶ウエーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
KR101330418B1 (ko) 단결정 잉곳 성장방법 및 이에 의해 제조된 웨이퍼