TWI419461B - 儀表放大器 - Google Patents

Description

儀表放大器

　　本發明係有關於一種儀表放大器，特別係有關於一種可提供CMRR自我校正功能之儀表放大器。

　　習知可自動校正CMRR之儀表放大器70，請參閱第10圖所示，該儀表放大器70係具有一可程式化類比介面71、一電性連接該可程式化類比介面71之類比/數位調變器72、一電性連接該類比/數位調變器72之數位控制平台73以及至少一電性連接該數位控制平台73之數位/類比轉換器74，習知儀表放大器70係可以數位方式進行CMRR之自動校正，惟使用數位方式達成CMRR自動校正將使得晶片之佈線面積大幅增加，連帶導致成本的浪費。

　　本發明之主要目的係在於提供一種儀表放大器，其係包含一前級放大器、一電性連接該前級放大器之後級放大器、一電性連接該前級放大器之電阻自動搜尋與選擇電路、一電性連接該電阻自動搜尋與選擇電路及該後級放大器之峰對峰偵測器以及一電性連接該自動搜尋與選擇電路及峰對峰偵測器之時序控制電路，該前級放大器係具有一第一修正訊號端、一第二修正訊號端及一參考訊號端，該時序控制電路係具有一時脈訊號接收端及一數位訊號接收端，該數位訊號接收端係電性連接該電阻自動搜尋與選擇電路，本發明係藉由該峰對峰偵測器偵測來自該後級放大器之弦波峰對峰值，並使該電阻自動搜尋與選擇電路針對弦波峰對峰值進行取樣與比對，進而校正該前級放大器，使得該儀表放大器可找出最佳之CMRR值。

　　請參閱第1圖，其係本發明之第一較佳實施例，一種儀表放大器100係包含一前級放大器10、一電性連接該前級放大器10之後級放大器20、一電性連接該前級放大器10之電阻自動搜尋與選擇電路30、一電性連接該電阻自動搜尋與選擇電路30及該後級放大器20之峰對峰偵測器40以及一電性連接該自動搜尋與選擇電路30及峰對峰偵測器40之時序控制電路50，該前級放大器10係具有一第一修正訊號端11、一第二修正訊號端12及一參考訊號端13，該時序控制電路50係具有一時脈訊號接收端51及一數位訊號接收端52，該數位訊號接收端52係電性連接該電阻自動搜尋與選擇電路30。

　　請參閱第2圖，該第一修正訊號端11及該第二修正訊號端12係可分別接收一第一修正訊號及一第二修正訊號，該前級放大器10可將該第一修正訊號及該第二修正訊號進行訊號放大，在本實施例中，該前級放大器10係包含一第一反向放大器11及一第二反向放大器12，該第一反向放大器11係包含一第一運算放大器141、一第一電阻142及一第二電阻143，該第一運算放大器141係具有一第一正極端144、一第一負極端145及一第一輸出端146，該第一電阻142及該第二電阻143之ㄧ端係電性連接該第一負極端145，該第二電阻143之另一端係電性連接該第一輸出端146，該第二反向放大器15係包含一第二運算放大器151、一第三電阻152及一可變電阻153，該第二運算放大器151係具有一第二正極端154、一第二負極端155及一第二輸出端156，該可變電阻153、該第一運算放大器141之該第一輸出端146及該第三電阻152之ㄧ端係電性連接該第二負極端155，該第二電阻143之另一端係電性連接該第二輸出端156，在本實施例中，該前級放大器10係另具有一第四電阻16，該第二反向放大器12係藉由該第四電阻16而電性連接該第一反向放大器11，請再參閱第2圖，該可變電阻153係包含一第五電阻153a及複數個彼此串連之第六電阻153b及複數個電晶體開關153c，該第五電阻153a係電性連接該第六電阻153b，各該第六電阻153b係電性連接各該電晶體開關153c，各該電晶體開關153c係可藉由導通與否來控制各該第六電阻153b之電阻值變化，請參閱第3圖，該後級放大器20係可為一第三反向放大器，該後級放大器20係用以將該前級放大器10之共模訊號進行放大，以使後端電路便於作偵測與處理動作。

　　請參閱第4圖，該峰對峰偵測器30係具有兩個時脈控制取樣電路31、兩個電性連接各該時脈控制取樣電路31之電壓減法器32及一電性連接該電壓減法器32之判斷電路33，該峰對峰偵測器30係用以偵測從該後級放大器20所輸出之弦波峰對峰值，以使該電阻自動搜尋與選擇電路40做後續之判斷與處理，在本實施例中，該判斷電路33係具有一第三運算放大器331、一第一反向器332、一第二反向器333、一第三反向器334、一第四反向器335、一第五反向器336、一第一電晶體開關337及一第二電晶體開關338，該第三運算放大器331係具有一第三正極端331a、一第三負極端331b及一第三輸出端331c，該第三正極端331a係電性連接該第一電晶體開關337，該第三負極端331b係電性連接該第二電晶體開關338，該第一反向器332及該第三反向器334係電性連接該第三輸出端331c，該第二反向器333係電性連接該第一反向器332及該第一電晶體開關337，該第四反向器335係電性連接該第三反向器334及該第五反向器336，該第五反向器336係電性連接該第二電晶體開關338，該判斷電路33可確保該峰對峰偵測器30之輸出電壓值為電壓峰值減掉電壓谷值，而非電壓谷值減掉電壓峰值，因此可避免因訊號反相而錯誤判斷的問題發生。

　　請參閱第5圖，該電阻自動搜尋與選擇電路40係包含一取樣與比較單元41、一計數轉態控制電路42、一計數器43及邏輯閘控制單元44，其中該邏輯閘控制單元44係具有一第一正反器44a、一第二正反器44b、一第三正反器44c、一第四正反器44d、一第六反向器44f、一第七反向器44g、一第八反向器44h、一第九反向器44i、一第十反向器44j、一第一非及閘44k、一第二非及閘44l、一第三非及閘44m、一第四非及閘44n及一非或閘44o，各該正反器係各具有一時脈接收端44e，該第六反向器44f係電性連接該第一正反器44a、該第二正反器44b、該第三正反器44c及該第四正反器44d之該時脈接收端44e，該第七反向器44g係電性連接該第六反向器44f，該第一非及閘44k係電性連接該第七反向器44g，該第八反向器44h係電性連接該第一非及閘44k，該第二非及閘44l係電性連接該第一正反器44a及該第二正反器44b，該第三非及閘44m係電性連接該第三正反器44c及該第四正反器44d，該非或閘44o之ㄧ端係電性連接該第二非及閘44l及該第三非及閘44m，該非或閘44o之另一端係電性連接該第八反向器44h及該第九反向器44i，該第四非及閘44n係電性連接該第九反向器44i，該第十反向器44j係電性連接該第四非及閘44n。

　　請參閱第6圖，其係該時序控制電路50之電路架構圖，其係由計數器及邏輯閘組成，該時序控制電路50係藉由外部時脈訊號以產生該峰對峰偵測器30及該電阻自動搜尋與選擇電路40所需之時脈訊號，請參閱第9圖，其係該些時脈訊號之時序關係圖。

　　請再參閱第1圖，該第一修正訊號及該第二修正訊號係可藉由該前級放大器10及該後級放大器20進行訊號放大，其中該前級放大器10之該可變電阻153係用以作為電阻匹配選擇，經由該後級放大器20輸出之弦波峰對峰值係可由該峰對峰偵測器30偵測而得，請再參閱第4圖，該峰對峰偵測器30之輸出為一直流電壓值，該直流電壓值之變化係可使後端之該電阻自動搜尋與選擇電路40作電阻匹配選擇，請再參閱第5圖，該電阻自動搜尋與選擇電路40之輸出端係為一五位元之輸出，該五位元之輸出值變化係可對該前級放大器10之可變電阻153進行電阻值校正，當該電阻自動搜尋與選擇電路40完成電阻匹配動作後，其係可輸出一切換訊號而使得該峰對峰偵測器30與該後級放大器20斷路且停止自我校正，請參閱第7圖，其係該可變電阻153之電阻值與CMRR之關係圖，藉由阻值校正動作，必定可找到一組最佳之CMRR值，請參閱第8A-8B圖，其係該電阻自動搜尋與選擇電路40搜尋最佳CMRR值時之示意圖，請先參閱第8A圖，當校正前之可變電阻值落在最佳解之左半邊時，該五位元之初始值為01111，該可變電阻153之電阻值逐漸增加(計數器往下計數)，每當電阻值微幅增加一次，就會和前一次作比較，若CMRR值比前一次來的大，則輸出1，其係表示可以繼續往右增加，當該可變電阻153之電阻值到達最佳解時，CMRR值為最大值，若電阻值再繼續向右增加，則輸出0，亦即經過了最佳解，因此又回到最佳值，輸出1，最後阻值會再向右增加一次，以確保CMRR為最大值，接著，請參閱第8B圖，當校正前之可變電阻值落在最佳解之右半邊時，該五位元之初始值為01111，該可變電阻153之電阻值同樣地向右增加(計數器往下計數)，由於最佳解落於左邊，因此輸出0，此時該可變電阻153之電阻值係向左減少，因CMRR逐漸增加而輸出1，當電阻值到達最佳解時，CMRR為最大值，若電阻值繼續減少，將輸出0，亦即經過了最佳解，此時電阻值會再右增加一次，以確保CMRR為最大值。

　　本發明係藉由該峰對峰偵測器30偵測來自該後級放大器20之弦波峰對峰值，並使該電阻自動搜尋與選擇電路40針對弦波峰對峰值進行取樣與比對，進而校正該前級放大器10之該可變電阻153之電阻值，使得該儀表放大器100可找出最佳之CMRR值，達成自我校正之功能，此外，本發明係以類比方式達成電阻匹配功能，因此佈線於晶片時，可有效減少晶片的使用面積。

　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

100‧‧‧儀表放大器

10‧‧‧前級放大器

11‧‧‧第一修正訊號端

12‧‧‧第二修正訊號端

13‧‧‧參考訊號端

14‧‧‧第一反向放大器

141‧‧‧第一運算放大器

142‧‧‧第一電組

143‧‧‧第二電阻

144‧‧‧第一正極端

145‧‧‧第一負極端

146‧‧‧第一輸出端

15‧‧‧第二反向放大器

151‧‧‧第二運算放大器

152‧‧‧第三電阻

153‧‧‧可變電阻

153a‧‧‧第五電阻

153b‧‧‧第六電阻

153c‧‧‧電晶體開關

154‧‧‧第二正極端

155‧‧‧第二負極端

156‧‧‧第二輸出端

16‧‧‧第四電阻

20‧‧‧後級放大器

30‧‧‧峰對峰偵測器

31‧‧‧時脈控制取樣電路

32‧‧‧電壓減法器

33‧‧‧判斷電路

331‧‧‧第三運算放大器

331a‧‧‧第三正極端

331b‧‧‧第三負極端

331c‧‧‧第三輸出端

332‧‧‧第一反向器

333‧‧‧第二反向器

334‧‧‧第三反向器

335‧‧‧第四反向器

336‧‧‧第五反向器

337‧‧‧第一電晶體開關

338‧‧‧第二電晶體開關

40‧‧‧電阻自動搜尋與選擇電路

41‧‧‧取樣與比較單元

42‧‧‧計數轉態控制電路

43‧‧‧計數器

44‧‧‧邏輯閘控制單元

44a‧‧‧第一正反器

44b‧‧‧第二正反器

44c‧‧‧第三正反器

44d‧‧‧第四正反器

44e‧‧‧時脈接收端

44f‧‧‧第六反向器

44g‧‧‧第七反向器

44h‧‧‧第八反向器

44i‧‧‧第九反向器

44j‧‧‧第十反向器

44k‧‧‧第一非及閘

44l‧‧‧第二非及閘

44m‧‧‧第三非及閘

44n‧‧‧第四非及閘

44o‧‧‧非或閘

50‧‧‧時序控制電路

51‧‧‧時脈訊號接收端

52‧‧‧數位訊號接收端

70‧‧‧儀表放大器

71‧‧‧可程式化類比介面

72‧‧‧類比/數位調變器

73‧‧‧數位控制平台

74‧‧‧數位/類比轉換器

第1圖：依據本發明之第一較佳實施例，一種儀表放大器之電路圖。
第2圖：依據本發明之另一較佳實施例，該儀表放大器之前級放大器之電路圖。
第3圖：依據本發明之另一較佳實施例，該儀表放大器之後級放大器之電路圖。
第4圖：依據本發明之另一較佳實施例，該儀表放大器之峰對峰偵測器之電路圖。
第5圖：依據本發明之另一較佳實施例，該儀表放大器之電阻自動搜尋與選擇電路之電路圖。
第6圖：依據本發明之另一較佳實施例，該儀表放大器之時序控制電路之電路圖。
第7圖：依據本發明之另一較佳實施例，該儀表放大器之該可變電阻之電阻值與CMRR之關係圖。
第8A-8B圖：依據本發明之另一較佳實施例，該儀表放大器之電阻自動搜尋與選擇電路之CMRR最佳值自動搜尋示意圖。
第9圖：依據本發明之另一較佳實施例，該儀表放大器之時序關係圖。
第10圖：依據本發明之另一較佳實施例，習知儀表放大器之電路圖。

100‧‧‧儀表放大器

10‧‧‧前級放大器

11‧‧‧第一修正訊號端

12‧‧‧第二修正訊號端

13‧‧‧參考訊號端

20‧‧‧後級放大器

30‧‧‧峰對峰偵測器

40‧‧‧電阻自動搜尋與選擇電路

50‧‧‧時序控制電路

51‧‧‧時脈訊號接收端

52‧‧‧數位訊號接收端

Claims (10)

1. 一種儀表放大器，其係包含：
   一前級放大器，其係具有一第一修正訊號端、一第二修正訊號端及一參考訊號端;
   一後級放大器，其係電性連接該前級放大器；
   一電阻自動搜尋與選擇電路，其係電性連接該前級放大器；
   一峰對峰偵測器，其係電性連接該電阻自動搜尋與選擇電路及該後級放大器；以及
   一時序控制電路，其係具有一時脈訊號接收端及一數位訊號接收端，該時序控制電路係電性連接該電阻自動搜尋與選擇電路及峰對峰偵測器，該數位訊號接收端係電性連接該電阻自動搜尋與選擇電路。
2. 如專利申請範圍第1項所述之儀表放大器，其中該前級放大器係包含一第一反向放大器及一電性連接該第一反向放大器之第二反向放大器。
3. 如專利申請範圍第2項所述之儀表放大器，其中該第一反向放大器係包含一第一運算放大器、一第一電阻及一第二電阻，該第一運算放大器係具有一第一正極端、一第一負極端及一第一輸出端，該第一電阻及該第二電阻之一端係電性連接該第一負極端，該第二電阻之另一端係電性連接該第一輸出端。
4. 如專利申請範圍第3項所述之儀表放大器，其中該第二反向放大器係包含一第二運算放大器、一第三電阻及一可變電阻，該第二運算放大器係具有一第二正極端、一第二負極端及一第二輸出端，該可變電阻、該第一運算放大器之該第一輸出端及該第三電阻之ㄧ端係電性連接該第二負極端，該第二電阻之另一端係電性連接該第二輸出端。
5. 如專利申請範圍第4項所述之儀表放大器，其中該可變電阻係包含複數個彼此串聯之電阻及複數個電晶體開關，各該電阻係電性連接各該電晶體開關。
6. 如專利申請範圍第1項所述之儀表放大器，其中該後級放大器係可為一第三反向放大器。
7. 如專利申請範圍第1項所述之儀表放大器，其中該峰對峰偵測器係具有至少一時脈控制取樣電路、至少一電性連接該時脈控制取樣電路之電壓減法器及一電性連接該電壓減法器之判斷電路。
8. 如專利申請範圍第7項所述之儀表放大器，其中該判斷電路係具有一第三運算放大器、一第一反向器、一第二反向器、一第三反向器、一第四反向器、一第五反向器、一第一電晶體開關及一第二電晶體開關，該第三運算放大器係具有一第三正極端、一第三負極端及一第三輸出端，該第三正極端係電性連接該第一電晶體開關，該第三負極端係電性連接該第二電晶體開關，該第一反向器及該第三反向器係電性連接該第三輸出端，該第二反向器係電性連接該第一反向器及該第一電晶體開關，該第四反向器係電性連接該第三反向器及該第五反向器，該第五反向器係電性連接該第二電晶體開關。
9. 如專利申請範圍第1項所述之儀表放大器，其中該電阻自動搜尋與選擇電路係包含一取樣與比較單元、一計數轉態控制電路、一計數器及一邏輯閘控制單元。
10. 如專利申請範圍第9項所述之儀表放大器，其中該邏輯閘控制單元係具有一第一正反器、一第二正反器、一第三正反器、一第四正反器、一第六反向器、一第七反向器、一第八反向器、一第九反向器、一第十反向器、一第一非及閘、一第二非及閘、一第三非及閘、一第四非及閘及一非或閘，各該正反器係各具有一時脈接收端，該第六反向器係電性連接該第一正反器、該第二正反器、該第三正反器及該第四正反器之時脈接收端，該第七反向器係電性連接該第六反向器，該第一非及閘係電性連接該第七反向器，該第八反向器係電性連接該第一非及閘，該第二非及閘係電性連接該第一正反器及該第二正反器，該第三非及閘係電性連接該第三正反器及該第四正反器，該非或閘之一端係電性連接該第二非及閘及該第三非及閘，該非或閘之另一端係電性連接該第八反向器及該第九反向器，該第四非及閘係電性連接該第九反向器，該第十反向器係電性連接該第四非及閘。