[go: up one dir, main page]

TWI419242B - 具有加強物的凸塊結構及其製造方法 - Google Patents

具有加強物的凸塊結構及其製造方法 Download PDF

Info

Publication number
TWI419242B
TWI419242B TW096104048A TW96104048A TWI419242B TW I419242 B TWI419242 B TW I419242B TW 096104048 A TW096104048 A TW 096104048A TW 96104048 A TW96104048 A TW 96104048A TW I419242 B TWI419242 B TW I419242B
Authority
TW
Taiwan
Prior art keywords
layer
reinforcement
bump
bottom metal
bumps
Prior art date
Application number
TW096104048A
Other languages
English (en)
Other versions
TW200834761A (en
Inventor
黃成棠
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW096104048A priority Critical patent/TWI419242B/zh
Priority to US11/836,146 priority patent/US7969003B2/en
Publication of TW200834761A publication Critical patent/TW200834761A/zh
Priority to US13/104,980 priority patent/US8211789B2/en
Application granted granted Critical
Publication of TWI419242B publication Critical patent/TWI419242B/zh

Links

Classifications

    • H10W72/20
    • H10W72/012
    • H10W72/01231
    • H10W72/01251
    • H10W72/01255
    • H10W72/019
    • H10W72/221
    • H10W72/232
    • H10W72/242
    • H10W72/251
    • H10W72/252
    • H10W72/283
    • H10W72/29
    • H10W72/923
    • H10W72/9415
    • H10W72/952
    • H10W72/983

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

具有加強物的凸塊結構及其製造方法
本發明是有關於一種半導體結構及其製造方法,且特別是有關於一種凸塊結構及其製造方法。
覆晶接合技術(flip chip interconnect technology)乃是一種將晶片(die)連接至一線路板的封裝技術,其主要是在晶片之多個接墊上形成多個凸塊(bump)。接著將晶片翻轉(flip),並利用這些凸塊來將晶片的這些接墊連接至線路板上的接合墊(terminal),以使得晶片可經由這些凸塊而電性連接至線路板上。通常,凸塊具有若干種類型,例如焊料凸塊、金凸塊、銅凸塊、導電高分子凸塊、高分子凸塊等。
圖1A為習知的金凸塊的剖面圖,而圖1B為習知的金凸塊的俯視圖。請參考圖1A與圖1B,習知的金凸塊結構適於配置在一晶片110上,而此晶片110上已形成有多個鋁接墊120(圖1A與圖1B僅繪示一個鋁接墊)與一保護層130。其中,保護層130具有多個開口130a,其分別暴露各鋁接墊120的一部份。此外,習知的金凸塊結構包括一球底金屬層140與一金凸塊150,其中球底金屬層140配置開口130a內,並覆蓋部分保護層130。金凸塊150配置於球底金屬層140上。由於此金凸塊150覆蓋於部分保護層130上方的球底金屬層140上,因此金凸塊150具有一環狀凸起部150a,而這就所謂城牆效應(wall effect)。然而,此環狀凸起部150a會影響金凸塊150與其他承載器(未繪示)之間的接合強度。此外,由於球底金屬層140僅配置於金凸塊150的下方,因此當球底金屬層140與金凸塊150之間或是球底金屬層140與保護層130之間產生裂縫時,此種習知的金凸塊結構便容易出現底切效應(under cut effect)。
本發明提供一種具有加強物的凸塊結構的製造方法,以改善城牆效應。
本發明提供一種具有加強物的凸塊結構,以改善底切效應。
本發明提出一種具有加強物的凸塊結構的製造方法,其包括下列步驟。首先,提供一基板,而基板具有多個接墊與一保護層,其中保護層具有多個第一開口,且各第一開口分別暴露出相對應之接墊之一部分。在基板上形成一球底金屬材料層,以覆蓋保護層與保護層所暴露出之接墊。在保護層所暴露出之接墊上方之球底金屬材料層上形成多個凸塊,其中各凸塊的底面積小於相對應之第一開口的底面積,且凸塊的頂面為平面。在各凸塊周圍之球底金屬材料層上形成一加強物,其中各加強物分別與凸塊接觸,且加強物的材質為一聚合物。圖案化球底金屬材料層,以形成多個球底金屬層,其中各球底金屬層的底面積大於相對應之第一開口的底面積。
在本發明之一實施例中,形成凸塊的步驟包括在球底金屬材料層上形成一圖案化光阻層,且圖案化光阻層具有多個第二開口,分別暴露出保護層所暴露出之接墊上方之球底金屬材料層。在第二開口內形成凸塊。移除圖案化光阻層。
在本發明之一實施例中,形成加強物的步驟可以是在球底金屬材料層上形成一聚合物層,其中聚合物層暴露出凸塊,並與凸塊接觸。然後,圖案化聚合物層,以形成加強物。
在本發明之一實施例中,圖案化此聚合物層的步驟可以是曝光製程與顯影製程。
在本發明之一實施例中,形成球底金屬層的步驟可以是以加強物為遮罩,移除部分球底金屬材料層。
本發明提出一種具有加強物的凸塊結構,其適於配置於一基板上。此基板具有一接墊與一保護層,其中保護層具有一開口,其暴露出接墊之一部分。此具有加強物的凸塊結構包括一球底金屬層、一凸塊與一加強物,其中球底金屬層配置於保護層上,並覆蓋保護層所暴露出之接墊。凸塊配置於接墊上方之球底金屬層上,其中凸塊的頂面為平面。此外,凸塊的底面積小於開口的底面積,且球底金屬層的底面積大於開口的底面積。加強物配置於球底金屬層上,並位於凸塊的周圍,而加強物與凸塊接觸,且加強物的材質為一聚合物。
在本發明之一實施例中,加強物可以是環狀。
在本發明之一實施例中,聚合物的材質可以是聚亞醯胺(polyimide,PI)。
在本發明之一實施例中,凸塊的材質可以是金。
在本發明之一實施例中,接墊的材質可以是鋁。
在本發明之一實施例中,基板可以是晶片或晶圓。
基於上述,由於本發明將凸塊形成於保護層的開口內,因此此種凸塊具有平坦的頂面。此外,由於加強物同時接觸球底金屬層與凸塊,因此此種凸塊結構較不易產生底切效應。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
圖2A至圖2D為本發明之一實施例之一種凸塊結構的製造方法的示意圖。請先參考圖2A,本實施例之凸塊結構的製造方法包括下列步驟。首先,提供一基板210,而基板210具有多個接墊220與一保護層230,其中保護層230具有多個第一開口230a,且各第一開口230a分別暴露出相對應之接墊220之一部分。值得注意的是,為了便於說明,本實施例的開口230a與接墊220均僅繪示一個。此外,此基板210可以是晶圓或是其他承載器,而接墊220的材質可以是鋁、銅或是其他金屬。
請繼續參考圖2A,在基板210上方形成一球底金屬材料層310,以覆蓋保護層230與保護層230所暴露出之接墊220。此外,形成球底金屬材料層310的方法可以是濺鍍製程、物理氣相沈積製程或化學氣相沈積製程。然後,在球底金屬材料層310上形成一圖案化光阻層410,且圖案化光阻層410具有多個第二開口410a,其分別暴露出保護層230所暴露出之接墊220上方之球底金屬材料層310。值得注意的是,第二開口410a小於接墊220以及第一開口230a。
請參考圖2A與圖2B,在第二開口410a內形成凸塊320。換言之,在保護層230所暴露出之接墊220上方之球底金屬材料層310上形成多個凸塊320。此外,形成凸塊320可以是電鍍製程。然後,移除圖案化光阻層410。值得注意的是,各凸塊320的底面積小於相對應之第一開口230a的底面積,且凸塊320的頂面320a為平面。
請參考圖2C,在球底金屬材料層310上形成一聚合物層330,其中聚合物層330暴露出凸塊320,並與凸塊320接觸。此外,形成聚合物層330的方法可以是旋轉塗佈製程。
請參考圖2C與圖2D,圖案化此聚合物層330,以形成加強物332。更詳細而言,圖案化此聚合物層330的步驟可以是曝光製程與顯影製程。然後,圖案化此球底金屬材料層310,以形成多個球底金屬層312,其中各球底金屬層312的底面積大於相對應之第一開口230a的底面積。在本實施例中,圖案化此球底金屬材料層310的方法可以是以加強物332為遮罩,移除部分球底金屬材料層310。此時,球底金屬層312與加強物332的輪廓會是相同。然而,圖案化此球底金屬材料層310的方法也可以是另外形成一圖案化光阻層(未繪示),然後以此圖案化光阻層為遮罩,移除部分球底金屬材料層310。至此,大致完成本實施例之具有加強物的凸塊結構的製造流程。此外,在形成加強物332之後,也可以對於基板210進行一切割製程,以形成多個晶片結構(未繪示)。以下將就此具有加強物的凸塊結構的細部結構進行說明。
圖3為本發明之一實施例之一種具有加強物的凸塊結構的俯視圖。請參考圖3與圖2D,此具有加強物的凸塊結構適於配置於一基板210上。此基板210具有一接墊220與一保護層230,其中保護層230具有一第一開口230a,其暴露出接墊220之一部分。此外,基板210可以是晶片或晶圓。此具有加強物的凸塊結構包括一球底金屬層312、一凸塊320與加強物332,其中球底金屬層312配置於保護層230上,並覆蓋保護層230所暴露出之接墊220。凸塊320配置於接墊220上方之球底金屬層312上,其中凸塊320的頂面320a為平面。此外,凸塊320的底面積小於第一開口230a的底面積,且球底金屬層312的底面積大於第一開口230a的底面積(如圖3所示)。另外,凸塊320的材質可以是金。加強物332配置於球底金屬層312上,並位於凸塊320的周圍,而加強物332與凸塊320接觸。更詳細而言,加強物332的材質為一聚合物,而此聚合物的材質可以是聚亞醯胺或是其他適當材質。加強物332可以是環狀。
由於凸塊320形成於保護層230的第一開口230a內,且凸塊302的底面積小於第一開口230a的底面積,因此此種凸塊320具有平坦的頂面320a,以改善習知技術所具有的城牆效應。此外,由於加強物332同時接觸球底金屬層312與凸塊320,因此此種具有加強物332的凸塊結構較不易產生底切效應。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110...晶片
120...鋁接墊
130...保護層
130a...開口
140...球底金屬層
150...金凸塊
150a...環狀凸起部
210...基板
220...接墊
230...保護層
230a...第一開口
310...球底金屬材料層
312...球底金屬層
320...凸塊
320a...頂面
330...聚合物層
332...加強物
410...圖案化光阻層
410a...第二開口
圖1A為習知的金凸塊的剖面圖。
圖1B為習知的金凸塊的俯視圖。
圖2A至圖2D為本發明之一實施例之一種具有加強物的凸塊結構的製造方法的示意圖。
圖3為本發明之一實施例之一種具有加強物的凸塊結構的俯視圖。
210...基板
220...接墊
230...保護層
230a...第一開口
310...球底金屬材料層
312...球底金屬層
320...凸塊
320a...頂面
332...加強物

Claims (11)

  1. 一種具有加強物的凸塊結構的製造方法,包括:提供一基板,該基板具有多個接墊與一保護層,其中該保護層具有多個第一開口,且各該第一開口分別暴露出相對應之該接墊之一部分;在該基板上形成一球底金屬材料層,以覆蓋該保護層與該保護層所暴露出之該些接墊;在該保護層所暴露出之該些接墊上方之該球底金屬材料層上形成多個凸塊,其中各該凸塊的底面積小於相對應之該第一開口的底面積,且該些凸塊的頂面為平面;在各該凸塊周圍之該球底金屬材料層上形成一加強物,其中各該加強物分別與該些凸塊接觸,且該些加強物的材質為一聚合物;以及圖案化該球底金屬材料層,以形成多個球底金屬層,其中各該球底金屬層的底面積大於相對應之該第一開口的底面積,而該球底金屬層的邊緣與該加強物的邊緣切齊。
  2. 如申請專利範圍第1項所述之具有加強物的凸塊結構的製造方法,其中形成該些凸塊的步驟包括:在該球底金屬材料層上形成一圖案化光阻層,且該圖案化光阻層具有多個第二開口,分別暴露出該保護層所暴露出之該些接墊上方之該球底金屬材料層;在該些第二開口內形成該些凸塊;以及移除該圖案化光阻層。
  3. 如申請專利範圍第1項所述之具有加強物的凸塊結 構的製造方法,其中形成該些加強物的步驟包括:在該球底金屬材料層上形成一聚合物層,其中該聚合物層暴露出該些凸塊,並與該些凸塊接觸;以及圖案化該聚合物層,以形成該些加強物。
  4. 如申請專利範圍第3項所述之具有加強物的凸塊結構的製造方法,其中圖案化該聚合物層的步驟包括曝光製程與顯影製程。
  5. 如申請專利範圍第1項所述之具有加強物的凸塊結構的製造方法,其中形成該些球底金屬層的步驟包括以該些加強物為遮罩,移除部分該球底金屬材料層。
  6. 一種具有加強物的凸塊結構,適於配置於一基板上,該基板具有一接墊與一保護層,其中該保護層具有一開口,暴露出該接墊之一部分,該具有加強物的凸塊結構包括:一球底金屬層,配置於該保護層上,並覆蓋該保護層所暴露出之該接墊;一凸塊,配置於該接墊上方之該球底金屬層上,其中該凸塊的頂面為平面,而該凸塊的底面積小於該開口的底面積,且該球底金屬層的底面積大於該開口的底面積;以及一加強物,配置於該球底金屬層上,並位於該凸塊的周圍,而該加強物與該凸塊接觸,且該些加強物的材質為一聚合物,而該球底金屬層的邊緣與該加強物的邊緣切齊。
  7. 如申請專利範圍第6項所述之具有加強物的凸塊結 構,其中該加強物為環狀。
  8. 如申請專利範圍第6項所述之具有加強物的凸塊結構,其中該聚合物的材質包括聚亞醯胺。
  9. 如申請專利範圍第6項所述之具有加強物的凸塊結構,其中該凸塊的材質包括金。
  10. 如申請專利範圍第6項所述之具有加強物的凸塊結構,其中該接墊的材質包括鋁。
  11. 如申請專利範圍第6項所述之具有加強物的凸塊結構,其中該基板包括晶片或晶圓。
TW096104048A 2007-02-05 2007-02-05 具有加強物的凸塊結構及其製造方法 TWI419242B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW096104048A TWI419242B (zh) 2007-02-05 2007-02-05 具有加強物的凸塊結構及其製造方法
US11/836,146 US7969003B2 (en) 2007-02-05 2007-08-09 Bump structure having a reinforcement member
US13/104,980 US8211789B2 (en) 2007-02-05 2011-05-11 Manufacturing method of a bump structure having a reinforcement member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096104048A TWI419242B (zh) 2007-02-05 2007-02-05 具有加強物的凸塊結構及其製造方法

Publications (2)

Publication Number Publication Date
TW200834761A TW200834761A (en) 2008-08-16
TWI419242B true TWI419242B (zh) 2013-12-11

Family

ID=39675455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096104048A TWI419242B (zh) 2007-02-05 2007-02-05 具有加強物的凸塊結構及其製造方法

Country Status (2)

Country Link
US (2) US7969003B2 (zh)
TW (1) TWI419242B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590859C (zh) * 2007-01-16 2010-02-17 百慕达南茂科技股份有限公司 具有环状支撑物的凸块结构及其制造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8922004B2 (en) 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
JP5664392B2 (ja) * 2011-03-23 2015-02-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US9603295B2 (en) * 2011-04-04 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Mounted structure and manufacturing method of mounted structure
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US8610285B2 (en) * 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US9219016B2 (en) * 2011-09-28 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design for 3DIC testing
US8878182B2 (en) 2011-10-12 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad design for 3DIC package yield analysis
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
TWI551199B (zh) * 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
US9899238B2 (en) 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
DE102015100521B4 (de) * 2015-01-14 2020-10-08 Infineon Technologies Ag Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
KR102549580B1 (ko) * 2016-06-14 2023-06-29 (주)와이솔 플립 칩
CN111554581A (zh) * 2020-04-07 2020-08-18 厦门通富微电子有限公司 一种导电柱的形成工艺及封装体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011073A1 (en) * 2001-06-28 2003-01-16 Hiroyuki Shinogi Semiconductor device and the manufacturing method thereof
US20040099959A1 (en) * 2002-11-22 2004-05-27 Hannstar Display Corp. Conductive bump structure
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
KR970053198A (ko) * 1995-12-30 1997-07-29 구자홍 반도체소자의 본딩장치 및 그 제조방법
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
US6448171B1 (en) * 2000-05-05 2002-09-10 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
DE10146353B4 (de) * 2001-09-20 2007-08-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
US6756294B1 (en) * 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
US6854633B1 (en) * 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
TW582105B (en) * 2003-03-05 2004-04-01 Advanced Semiconductor Eng Wafer surface processing
TWI231555B (en) * 2003-06-30 2005-04-21 Advanced Semiconductor Eng Wafer level package and fabrication process thereof
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
TW200603698A (en) * 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US20070018322A1 (en) * 2004-06-23 2007-01-25 Amkor Technology, Inc. Wafer level package and its manufacturing method
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
TWI245345B (en) * 2005-02-17 2005-12-11 Touch Micro System Tech Method of forming a wear-resistant dielectric layer
CN100416875C (zh) 2005-03-30 2008-09-03 南茂科技股份有限公司 使用凸块进行封装的结构及其形成方法
CN100382291C (zh) 2005-05-17 2008-04-16 矽品精密工业股份有限公司 半导体装置及其制法
TWI267155B (en) * 2005-08-23 2006-11-21 Advanced Semiconductor Eng Bumping process and structure thereof
US20070087544A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming improved bump structure
US20070287279A1 (en) * 2006-06-08 2007-12-13 Daubenspeck Timothy H Methods of forming solder connections and structure thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011073A1 (en) * 2001-06-28 2003-01-16 Hiroyuki Shinogi Semiconductor device and the manufacturing method thereof
US20040099959A1 (en) * 2002-11-22 2004-05-27 Hannstar Display Corp. Conductive bump structure
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof

Also Published As

Publication number Publication date
US7969003B2 (en) 2011-06-28
US20080185716A1 (en) 2008-08-07
US20110212615A1 (en) 2011-09-01
TW200834761A (en) 2008-08-16
US8211789B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
TWI419242B (zh) 具有加強物的凸塊結構及其製造方法
US8268717B2 (en) Manufacturing method of bump structure with annular support
US6455408B1 (en) Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area
CN100385642C (zh) 垫重分布层与铜垫重分布层的制造方法
JP2003007755A5 (zh)
US8294266B2 (en) Conductor bump method and apparatus
US6639314B2 (en) Solder bump structure and a method of forming the same
CN100580897C (zh) 平顶凸块结构的制造方法
US20050017375A1 (en) Ball grid array package substrate and method for manufacturing the same
US7651886B2 (en) Semiconductor device and manufacturing process thereof
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
JP2008235573A (ja) 半導体装置及びその製造方法
CN101241866B (zh) 具有加强物的凸块结构的制造方法
US7015130B2 (en) Method for making UBM pads and bumps on wafer
CN102005396B (zh) 凸点制作方法以及凸点结构
CN101221912A (zh) 多层凸块结构及其制造方法
CN111640731B (zh) 一种半导体器件及其制作方法
TWI400783B (zh) 封裝結構及其製作方法
TWI577248B (zh) 線路載板及其製作方法
TWI328266B (en) Manufacturing method of flat-bump structure
JP2004172163A (ja) 半導体装置及びその製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
US20060276023A1 (en) Method for forming bumps
CN101894767A (zh) 凸块底金属层的制造方法
TW200832645A (en) Multi-layer bump structure and manufacturing method therefore

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees