TWI417001B

TWI417001B - 電路裝置

Info

Publication number: TWI417001B
Application number: TW099137690A
Authority: TW
Inventors: 劉兌現; 陳鶴中; 布萊恩艾倫佛羅易
Original assignee: 聯發科技股份有限公司; 萬國商業機器公司
Priority date: 2010-05-12
Filing date: 2010-11-02
Publication date: 2013-11-21
Also published as: JP2012520652A; US20110279190A1; CN102511110A; TW201141321A; WO2011142769A1; US8558637B2

Description

電路裝置

本發明係有關於一種傳送高頻信號之電路裝置，且特別有關於一種具有信號線轉接元件(signal line transition element)與阻抗轉換器(impedance transformer)之電路裝置，其中信號線轉接元件將信號穿過多層電路載板(multilayer circuit carrier)之多個層，而阻抗轉換器電性連接於信號線轉接元件之信號終端。

於無線網路中，裝置之間的連通度與通訊係透過傳送器或接收器中之天線實現以傳播期望信號或自無線網路之其他元件接收期望信號。於無線電通訊系統中，例如毫米波無線電，離散元件通常係以低整合位準(integration level)進行組合。上述系統通常利用昂貴且龐大之波導管(waveguide)以及封裝層(package-level)或板材層(board-level)微代線(microstrip)結構來互連半導體元件及其所需傳送器/接收器天線。隨著半導體技術與封裝工程之逐步發展，無線電通訊系統之尺寸越來越小且越來越要求射頻(Radio Frequency，以下簡稱為RF)前端(front-end)電路與天線之整合。對於特定應用(例如，無線通用串列匯流排(Universal Serial Bus，以下簡稱為USB)應用)，作業距離限制為大約一米，於60 GHz中具有大約7 dBi之單天線將提供所需天線增益。對於一個作業距離僅10米之點對點(point-to-point)應用(例如，無線視頻應用)或另一作業距離超過10米之點對點應用(例如，雷達應用)，取決於實際應用，需要30 dBi之天線增益。然而，高增益天線之波束寬度通常非常窄，因此用戶很難指向天線(point the antenna)。因此，需要輻射場形可轉向陣列(radiation pattern steerable array)(亦被稱為相位陣列)。舉例而言，相位陣列廣泛用於軍用雷達中。然而，由於昂貴之元件以及諸多人力因素，封裝RF晶片(die)與整合天線或天線陣列係極其困難且昂貴的。

因此，在該領域中需要一種創新之無線通訊元件之組合設計。

有鑑於此，特提供以下技術方案：

依本發明實施例，提出一種具有信號線轉接元件(例如，信號貫孔)以及阻抗轉換器之電路裝置，其中信號線轉接元件將高頻信號穿過多層電路載板(例如，具有整合天線或天線陣列之封裝)之多個層，而阻抗轉換器電性連接於信號線轉接元件之信號終端。

依本發明實施例，提出一種電路裝置之範例。上述電路裝置之範例包含多層電路載板、第一信號傳送線、第二信號傳送線、信號線轉接元件、第一阻抗轉換器以及第二阻抗轉換器。多層電路載板具有包含第一層與第二層之多個層。第一信號傳送線位於第一層之表面。第二信號傳送線位於第二層之表面。信號線轉接元件穿過至少第一層與第二層，並具有第一層上之第一信號終端與第二層上之第二信號終端。第一阻抗轉換器位於第一層之表面並電性連接於第一信號傳送線與第一信號終端之間，用於提供第一信號傳送線與信號線轉接元件之間的阻抗匹配。第二阻抗轉換器，位於第二層之表面並電性連接於第二信號傳送線與第二信號終端之間，用於提供第二信號傳送線與信號線轉接元件之間的阻抗匹配。

以上所述的電路裝置能夠於對天線性能影響最小情況下，實現低成本之多層信號線轉接設計。

於閱讀不同圖式中闡述之較佳實施例之後續詳細描述之後，所屬領域中具有通常知識者應了解如何援依本發明之精神做出等效變化與修飾。

於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

本發明之目的在於提供一種多層信號線轉接設計，例如為傳送頻率於毫米波範圍內或超過毫米波範圍之信號而設計之多層垂直轉接設計。舉例而言，本發明實施例之範例提出一種具有信號線轉接元件之電路裝置，信號線轉接元件將信號穿過多層電路載板之多個層(例如，基板層(substrate layer))並具有兩個分別電性連接於兩個阻抗轉換器之信號終端。以此方式，於對天線性能影響最小情況下，可實現具有整合天線及/或半導體晶片之低成本電路裝置(例如，低成本封裝)。此外，本發明提出之電路裝置與印刷電路板(Printed Circuit Board，以下簡稱為PCB)製程或低溫共燒多層陶瓷(Low Temperature Co-fired Ceramics，以下簡稱為LTCC)製程等等一致。本發明提出之電路裝置之更多細節將於下文中給予闡述。

請結合第2圖參考第1圖。第1圖係依本發明實施例之電路裝置之第一範例的剖面示意圖。第2圖係如第1圖所示之電路裝置之俯視示意圖。範例之電路裝置100包含，但不限於，多層電路載板102、第一信號傳送線104、第二信號傳送線106、信號線轉接元件108、第一阻抗轉換器110、以及第二阻抗轉換器112。多層電路載板102包含多個層(包括第一層114與第二層116)。應注意，第1圖中所示之兩個層係僅作為範例給出，包含於多層電路載板102之總層數取決於實際設計考量。第一信號傳送線104具有例如50 Ohms之阻抗，並位於第一層114之表面S1。第二信號傳送線106具有例如50 Ohms之阻抗，並位於第二層116之表面S2。信號線轉接元件108穿過多層電路載板102中之至少第一層114與第二層116，且信號線轉接元件108具有第一層114上之第一信號終端T1以及第二層116上之第二信號終端T2。舉例而言，信號線轉接元件108可藉由沿多層電路載板102之厚度方向(thickness direction)穿過第一層114與第二層116之電導元件(例如，信號貫孔(signal via))來實現。應注意，信號貫孔可藉由任一可用製程形成。舉例而言，若使用PCB製程，無須填入任何金屬材料則可藉由鍍孔(plated hole)實現信號貫孔。然而，若使用LTCC製程，需填入金屬材料(例如，銀、銅或金)來實現信號貫孔。簡單而言，假設實現了提供垂直信號傳送之目的，任一貫孔結構可用於實現期望之信號貫孔。第一阻抗轉換器110位於第一層114之表面S1並電性連接於第一信號傳送線104與信號線轉接元件108之第一信號終端T1之間，第一阻抗轉換器110用於提供第一信號傳送線104與信號線轉接元件108之間的阻抗匹配。第二阻抗轉換器112位於第二層116之表面S2並電性連接於第二信號傳送線106與信號線轉接元件108之第二信號終端T2之間，第二阻抗轉換器112用於提供第二信號傳送線106與信號線轉接元件108之間的阻抗匹配。

由於信號線轉接元件108可能不具有期望阻抗(例如，50 Ohms)，因此利用第一阻抗轉換器110與第二阻抗轉換器112來作為阻抗匹配網路，以形成天線饋入阻抗(通常為50 Ohms)，不需改變非理想信號線轉接元件108。以此方式，藉由減少不期望之信號損耗可提升信號傳送性能。此外，由於第一信號傳送線104與第二信號傳送線106分別位於不同層，第一信號傳送線104與第二信號傳送線106之間的夾角θ係任意的，因此可系統地設計信號線傳送且信號繞線佈局(routing layout)非常靈活以滿足任一應用之需求。

應注意，可選之線區段(line segment)118連接於第一阻抗轉換器110與信號線轉接元件108之間，而另一可選之線區段120連接於第二阻抗轉換器112與信號線轉接元件108之間。每一線區段之線長係可調的以使阻抗轉換器提供之線阻抗為純實數(real)。然而，於可選設計中，線區段118與120各自具有之可變長度係可忽略的。因此，第一阻抗轉換器110可直接連接於信號線轉接元件108之第一信號終端T1，而第二阻抗轉換器112可直接連接於信號線轉接元件108之第二信號終端T2。

第一信號傳送線104、第一阻抗轉換器110、以及可選之線區段118可於第一層114之表面S1上之一金屬層上繞線，而第二信號傳送線106、第二阻抗轉換器112、以及可選之線區段120可於第二層116之表面S2上之另一金屬層上繞線。然而，可利用更多層來替代第一層114以藉由利用電路裝置100實現更多功能。此外，其亦可利用更多層或不同材料來替代第二層116。舉例而言，可添加額外之金屬層以減少形成於表面S2上之輸入/輸出墊片之擁擠度，從而簡化電路裝置100與電路裝置100上之半導體晶片之間的介面設計。

為進一步減少不期望之信號損耗以提升信號傳送性能，可使用電磁屏蔽(electromagnetic shielding)技術。舉例而言，信號線轉接元件108可藉由同軸(coaxial-like)傳送線實現，及/或信號線轉接元件108穿過位於多個層(包含於多層電路載板102內)中之一者上的至少一個參考電壓平面並用於傳遞預定參考電壓(例如，電源供應電壓或接地電壓)。由於信號線轉接元件108係用於傳遞信號，當穿過參考電壓平面時，信號線轉接元件108之任一實體信號傳遞元件(例如，信號貫孔)與參考電壓平面絕緣。舉例而言，參考電壓平面111形成於第一層114與第二層116之間。於一範例中，信號線轉接元件108周圍之區域並無導電平面材料，因此可作為間隔墊片(anti-pad)109。應注意，利用信號線轉接元件108將信號穿過參考電壓平面111係僅作為範例給出，其並非本發明之限制。

同軸傳送線具有一藉由導電屏蔽結構環繞之內導体(inner conductor)。以此方式，當本發明實施例之電路裝置用於高頻應用(例如，毫米波應用)中時，導電屏蔽結構可避免/減少藉由不期望之輻射而引起之信號損耗。類似地，當參考電壓平面(例如，電源平面或接地平面)於高頻作業環境下直流短路(DC-shorted)時，參考電壓平面亦可避免/減少藉由不期望之輻射而引起之信號損耗。簡單而言，當使用同軸傳送線以提供外部屏蔽時，本發明實施例之多層信號線轉接設計具有非常好之性能，且幾乎與層厚度無關。

請結合第4圖參考第3圖。第3圖係依本發明實施例之電路裝置之第二範例的剖面示意圖。第4圖係如第3圖所示之電路裝置之俯視示意圖。電路裝置200具有與第1圖所示之電路裝置100類似之結構，並包含額外元件。於本範例中，多層電路載板202包含第一層114、第二層116、以及位於第一層114上之第三層204。應注意，此處所示之三個層係僅作為範例給出。此外，參考電壓平面206位於第三層204之上並用於傳遞預定參考電壓，而另一參考電壓平面208位於第一層114與第二層116之間並用於傳遞預定參考電壓。僅為範例而並非限制，參考電壓平面206可為天線(並未繪示)之天線接地平面，而參考電壓平面208可為半導體晶片或其他電路(並未繪示)之接地平面。此外，信號線轉接元件214為藉由信號貫孔212實現之同軸傳送線，多個屏蔽貫孔210環繞信號貫孔212。應注意，屏蔽貫孔可藉由任一可用製程形成。舉例而言，若使用PCB製程，無須填入任何金屬材料則可藉由鍍孔實現屏蔽貫孔。然而，若使用LTCC製程，需填入金屬材料(例如，銀、銅或金)來實現屏蔽貫孔。簡單而言，假設實現了屏蔽信號之貫孔之目的，任一貫孔結構可用於實現期望之屏蔽貫孔。如第3圖所示，信號貫孔212沿多層電路載板202之厚度方向穿過至少第一層114與第二層116。換言之，信號貫孔212提供垂直傳送路徑。此外，由第3圖可見，信號貫孔212之兩端分別作為信號線轉接元件214之第一信號終端T1與第二信號終端T2。每一屏蔽貫孔210連接於參考電壓平面206與208之間，用於傳送預定參考電壓。舉例而言，假設參考電壓平面206與208皆為接地平面，則每一屏蔽貫孔210作為接地貫孔。請參考第5圖，第5圖係穿過接地平面502(作為第3圖中之參考電壓平面208)之信號貫孔212的俯視示意圖。如上所述，當穿過參考電壓平面時，信號線轉接元件之任一實體信號傳遞元件(例如，信號貫孔)與參考電壓平面絕緣。因此，由第3圖可見，當穿過接地平面502時，信號貫孔212並未電性連接於接地平面502。

應注意，參考電壓平面(電源平面或接地平面)於高頻作業環境下直流短路。因此，對於高頻應用，參考電壓平面208亦可為電源平面。請參考第6圖，第6圖係穿過電源平面602(作為第3圖中之參考電壓平面208)之信號貫孔212的俯視示意圖。當第3圖中之電路裝置200係用於承載高頻應用之天線(未繪示)時，反射器604可位於電源平面602之內部切削區域(internal cut area)以減少背向輻射(back radiation)。然而，上述僅為範例。於可選設計中，反射器604可自電源平面602之內部區域移除，並位於多層電路載板202之另一層(例如，位於電源平面602與作為天線饋入線的第一信號傳送線104之間)。或者，反射器604可自電源平面602之內部區域移除，且電源平面602自身作為天線之反射器以減少背向輻射。如上所述，當穿過參考電壓平面時，信號線轉接元件之任一實體信號傳遞元件(例如，信號貫孔)與參考電壓平面絕緣。因此，由第6圖可見，當穿過電源平面602時，信號貫孔212並未電性連接於電源平面602。

第一阻抗轉換器110與第二阻抗轉換器112中之至少一者可藉由四分之一波長轉換器(quarter wavelength transformer)實現。以第3圖所示之電路裝置200為例，如第7圖所示，第一阻抗轉換器110與第二阻抗轉換器112分別藉由四分之一波長轉換器710與712實現。第一信號傳送線104與第二信號傳送線106皆具有阻抗Z_S 。舉例而言，阻抗Z_S 為純實數阻抗R_S (例如，50 Ohms)。若信號線轉接元件214之阻抗為複數，線區段118之長度可合理設置以使四分之一波長轉換器710將複數輸入阻抗轉換成純實數阻抗R_L 。然而，若信號線轉接元件214之阻抗為純實數阻抗R_L ，可省去線區段118。四分之一波長轉換器710之阻抗Z₀ 可依據下式簡單決定：

此外，四分之一波長轉換器710之線長等於，其中λ為傳送正弦信號(例如，RF信號)之波長，λ可依據下式簡單決定：

對於正弦信號之傳送，上式(2)中之V代表相位速度(亦即，光速/)，而上式(2)中之f代表待傳送之正弦信號之頻率。舉例而言，對於毫米波應用，RF信號之覆蓋頻率範圍可為57 GHz至66 GHz。因此，四分之一波長轉換器710之線長可依據覆蓋頻率範圍之中間值(亦即，61.5 GHz)決定。

由於所屬領域中具有通常知識者應了解如何決定四分之一波長轉換器712之阻抗z₀ ^’ (阻抗z₀ ^’ 可與阻抗z₀ 相同或不同)與線長，為簡潔起見，此處不另贅述。

應注意，上述阻抗轉換器之實現並未限定於四分之一波長轉換器。舉例而言，於可選設計中，第一阻抗轉換器110與第二阻抗轉換器112中之至少一者可藉由具有多個開路殘段(open-circuited stub)之多株匹配網路(multi-stub matching network)(例如，雙株匹配網路)或具有一個開路殘段之單株匹配網路實現。以第3圖所示之電路裝置200為例，如第8圖所示，第一阻抗轉換器110與第二阻抗轉換器112分別藉由雙株匹配網路810與812實現，雙株匹配網路810與812皆具有兩個開路殘段811_A與811_B/813_A與813_B；如第9圖所示，第一阻抗轉換器110與第二阻抗轉換器112分別藉由單株匹配網路910與912實現，單株匹配網路910與912皆具有一個開路殘段911/913。藉此同樣可實現提供第一信號傳送線104/第二信號傳送線106與信號線轉接元件214之間的所需阻抗匹配之目的。

於另一可選設計中，第一阻抗轉換器110與第二阻抗轉換器112中之至少一者可藉由具有多個短路殘段(short-circuited stub)之多株匹配網路(例如，雙株匹配網路)或具有一個短路殘段之單株匹配網路實現。第10圖係依本發明實施例之電路裝置之第三範例的剖面示意圖。第11圖係如第10圖所示之電路裝置之俯視示意圖。第12圖係依本發明實施例之電路裝置之第四範例的剖面示意圖。第13圖係如第12圖所示之電路裝置之俯視示意圖。第10圖中之範例電路裝置300與第3圖中之範例電路裝置200之主要區別在於第一阻抗轉換器110更經由短路貫孔302_A與302_B電性連接於第一參考電壓平面206(例如，接地平面)，而第二阻抗轉換器112更經由短路貫孔304_A與304_B電性連接於第二參考電壓平面208(例如，接地平面)。類似地，第12圖中之範例電路裝置400與第3圖中之範例電路裝置200之主要區別在於第一阻抗轉換器110更經由短路貫孔402電性連接於第一參考電壓平面206(例如，接地平面)，而第二阻抗轉換器112更經由短路貫孔404電性連接於第二參考電壓平面208(例如，接地平面)。

如第11圖所示，上述第一阻抗轉換器110與第二阻抗轉換器112分別藉由雙株匹配網路1110與1112實現，雙株匹配網路1110與1112皆具有兩個短路殘段1111_A與1111_B/1113_A與1113_B；如第13圖所示，上述第一阻抗轉換器110與第二阻抗轉換器112分別藉由單株匹配網路1310與1312實現，單株匹配網路1310與1312皆具有一個短路殘段1311/1313。藉此同樣可實現提供第一信號傳送線104/第二信號傳送線106與信號線轉接元件214之間的所需阻抗匹配之目的。

請注意，上述範例僅用於說明目的，阻抗轉換器之實施例亦可利用包含於第1圖所示之電路裝置100中之第一阻抗轉換器110與第二阻抗轉換器112中之至少一者，其亦應涵蓋於後附之申請專利範圍內。

本發明提出之電路裝置之上述範例皆具有整合其中之天線及/或半導體晶片。因此，上述第一信號傳送線104可作為天線饋入線，而上述第二信號傳送線106可用於連接具有RF信號處理能力之半導體晶片。舉例而言，其並非限制，由於特別設計之多層信號線轉接設計，本發明之電路裝置範例適用於高頻應用。於下文中，將提供一些電路裝置範例，每一電路裝置皆具有包含其中之整合天線。

第14圖係依本發明實施例之電路裝置之第五範例的剖面示意圖。範例之電路裝置1400包含，但不限於，多層電路載板1406(包括多個層1401-1405)、作為天線饋入線之第一信號傳送線1407、第二信號傳送線1408、信號線轉接元件1411(包括信號貫孔1409以及多個屏蔽貫孔1410)、第一阻抗轉換器1412、第二阻抗轉換器1413、半導體晶片1414(例如，至少具有RF信號處理能力之RF晶片)、貼片天線(patch antenna)1417(包括貼片1415與天線接地平面1416)、以及具有/不具有形成於同一層上之反射器之電源平面1418。於閱讀上述第3圖與第4圖所示之範例設計之後，所屬領域中具有通常知識者應可了解第14圖所示之多層信號線轉接設計之特徵，為簡潔起見，此處不另贅述。

如第14圖所示，第二信號傳送線1408與半導體晶片1414皆位於層1401之表面。半導體晶片1414電性連接於第二信號傳送線1408以傳送或接收多層電路載板1406與半導體晶片1414之間的信號(例如，RF信號)。舉例而言，半導體晶片1414以覆晶壓焊(flip-chip bonding)方式佈置於層1401之上。於本範例中，貼片天線1417為孔徑耦合(aperture-coupled)貼片天線。因此，位於貼片1415與天線饋入線(亦即，第一信號傳送線1407)之間的天線接地平面1416具有孔徑1419以使貼片1415透過孔徑1419耦接於天線饋入線。此外，貼片1415位於(accommodate in)多層電路載板1406之內腔1420(例如，空氣腔(air cavity))中以達到較佳之天線性能。

然而，若天線帶寬需求不重要，則可使用常規孔徑耦合貼片天線。請參考第15圖，第15圖係依本發明實施例之電路裝置之第六範例的剖面示意圖。範例之電路裝置1500具有多層電路載板1505(包括多個層1501-1504)。由第15圖可見，於多層電路載板1505中並未形成用於容納貼片天線1517之貼片1515的內腔。由於不需要內腔，因此可減少產品成本。

於第14圖與第15圖所示之上述範例中，使用孔徑耦合貼片天線。然而，多層電路載板亦可用於承載常規貼片天線，例如邊饋(edge-fed)貼片天線。請參考第16圖，第16圖係依本發明實施例之電路裝置之第七範例的剖面示意圖。範例之電路裝置1600具有多層電路載板1604(包括多個層1601-1603)。第一信號傳送線1407與貼片天線1617之貼片1616皆位於層1603之相同表面。此外，第一信號傳送線1407作為天線饋入線，並直接連接於貼片1616之邊沿。由第16圖可見，貼片天線1617之天線接地平面1615位於貼片1616之下，天線接地平面1615並未形成任何孔徑。

請注意，貼片天線並非整合於本發明之電路裝置中的唯一天線結構。請參考第17圖，第17圖係依本發明實施例之電路裝置之第八範例的剖面示意圖。範例之電路裝置1700具有多層電路載板1704(包括多個層1701-1703)。由第17圖可見，槽孔(slot)天線1717位於層1703之表面上，其中作為輻射元件之槽孔天線1717具有槽孔1715，槽孔1715形成於槽孔天線1717之天線接地平面1716之中。

於第14圖至第17圖所示之上述範例中，半導體晶片位於多層電路載板之外表面(例如，底面)上。然而，於本發明之多層信號線轉接設計中，半導體晶片可位於多層電路載板之開放腔(open cavity)中。第18圖係依本發明實施例之電路裝置之第九範例的剖面示意圖。範例之電路裝置1800具有多層電路載板1807(包括多個層1801-1806)。於本範例中，上述貼片天線1517與多層電路載板1807整合。然而，於可選設計中，使用另一天線結構。於第18圖所示之範例中，電源平面1808位於層1801與1802之間，反射器(或其他電路)1809位於層1803與1804之間，半導體晶片1414位於多層電路載板1807之開放腔1810中，並以覆晶壓焊方式佈置於層1803之上。

本發明提出之具有天線及/或半導體晶片之電路裝置更可佈置於PCB上。舉例而言，可使用表面封裝技術(例如，球狀陣列封裝(Ball Grid Array，以下簡稱為BGA))將本發明提出之電路裝置附於PCB上。以範例之電路裝置1400為例，第19圖係依本發明實施例之PCB 1902上之電路裝置1400的示意圖。若需要解決散熱問題，可使用散熱器1904。然而，實現電路裝置中之散熱器亦為靈活的。請參考第20圖，第20圖係依本發明實施例之電路裝置之第十範例的剖面示意圖。範例之電路裝置2000具有多層電路載板2008(包括多個層2001-2007)。電路裝置2000係基於第14圖所示之電路裝置1400，其更包含整合於多層電路載板2008中之散熱器2011。於本範例中，散熱器2011包含至少一個散熱貫孔2009以及至少一個散熱平面2010(例如，接地平面)。

如上所述，依據本發明實施例，可系統地設計信號繞線。因此，信號繞線設計係非常靈活的，其可滿足任一應用之需求。第21圖係依本發明實施例之四元相位陣列(4-element phased array)(天線陣列)的示意圖，其中四元相位陣列係利用上述信號線轉接元件來耦接半導體晶片以及四個天線。於藉由範例之電路裝置2100實現之四元相位陣列(天線陣列)中，使用四個貼片天線。因此，四個貼片2104_1-2104_4位於多層電路載板(例如，上述多層電路載板中之一者)之上，其中至少具有RF信號處理能力之半導體晶片2102附於多層電路載板上。第一信號傳送線(亦即，天線饋入線)2106_1-2106_4分別耦接於貼片2104_1-2104_4，且分別透過第一阻抗轉換器2105_1-2105_4、信號貫孔2108_1-2108_4(每一信號貫孔穿過多層電路載板之多個層)、第二阻抗轉換器2107_1-2107_4、以及第二信號傳送線2110_1-2110_4電性連接於半導體晶片2102。此外，可使用屏蔽貫孔2109以避免多余之耦合以及減少不期望之信號損耗。於閱讀上述範例之電路裝置描述之後，所屬領域中具有通常知識者應可了解每一貼片與半導體晶片之間的信號繞線設計，為簡潔起見，此處不另贅述。

由第21圖可見，貼片2104_1與半導體晶片2102之間的信號繞線設計以及貼片2104_2與半導體晶片2102之間的信號繞線設計為系統的；此外，貼片2104_3與半導體晶片2102之間的信號繞線設計以及貼片2104_4與半導體晶片2102之間的信號繞線設計亦為系統的。然而，上述範例僅用於說明目的。亦即，貼片2104_1-2104_4之信號繞線設計可相同或不同，其取決於實際設計考量。此外，應注意，本發明提出之多層信號線轉接設計適用於矩形天線陣列、環形天線陣列、三角形天線陣列等等。

以上所述僅為本發明之較佳實施例，舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。

100、200、300、400、1400、1500、1600、1700、1800、2000、2100．．．電路裝置

102、202、1406、1505、1604、1704、1807、2008．．．多層電路載板

104、1407、2106_1-2106_4．．．第一信號傳送線

106、1408、2110_1-2110_4．．．第二信號傳送線

108、214、1411．．．信號線轉接元件

109．．．間隔墊片

110、1412、2105_1-2105_4．．．第一阻抗轉換器

111、206、208．．．參考電壓平面

112、1413、2107_1-2107_4．．．第二阻抗轉換器

114．．．第一層

116．．．第二層

204．．．第三層

118、120．．．線區段

210、1410、2109．．．屏蔽貫孔

212、1409、2108_1_2108_4．．．信號貫孔

302_A、302_B、304_A、304_B、402、404．．．短路貫孔

502、1416、1615、1716．．．接地平面

602、1418、1808．．．電源平面

604、1809．．．反射器

710、712．．．四分之一波長轉換器

810、812、1110、1112．．．雙株匹配網路

811_A、811_B、813_A、813_B、911、913．．．開路殘段

910、912、1310、1312．．．單株匹配網路

1111_A、1111_B、1113_A、1113_B、1311、1313．．．短路殘段

1401_1405、1501_1504、1601_1603、1701_1703、1801_1806、2001_2007．．．層

1414、2102．．．半導體晶片

1417、1517、1617．．．貼片天線

1415、1515、1616、2104_1_2104_4．．．貼片

1419．．．孔徑

1420．．．內腔

1715．．．槽孔

1717．．．槽孔天線

1810．．．開放腔

1902．．．PCB

1904、2011．．．散熱器

2009．．．散熱貫孔

2010．．．散熱平面

第1圖係依本發明實施例之電路裝置之第一範例的剖面示意圖。

第2圖係如第1圖所示之電路裝置之俯視示意圖。

第3圖係依本發明實施例之電路裝置之第二範例的剖面示意圖。

第4圖係如第3圖所示之電路裝置之俯視示意圖。

第5圖係穿過接地平面之信號貫孔的俯視示意圖。

第6圖係穿過電源平面之信號貫孔的俯視示意圖。

第7圖係依本發明實施例之藉由四分之一波長轉換器實現之阻抗轉換器的示意圖。

第8圖係依本發明實施例之藉由雙株匹配網路實現之阻抗轉換器的示意圖，其中每個雙株匹配網路具有兩個開路殘段。

第9圖係依本發明實施例之藉由單株匹配網路實現之阻抗轉換器的示意圖，其中每個單株匹配網路具有一個開路殘段。

第10圖係依本發明實施例之電路裝置之第三範例的剖面示意圖。

第11圖係如第10圖所示之電路裝置之俯視示意圖。

第12圖係依本發明實施例之電路裝置之第四範例的剖面示意圖。

第13圖係如第12圖所示之電路裝置之俯視示意圖。

第14圖係依本發明實施例之電路裝置之第五範例的剖面示意圖。

第15圖係依本發明實施例之電路裝置之第六範例的剖面示意圖。

第16圖係依本發明實施例之電路裝置之第七範例的剖面示意圖。

第17圖係依本發明實施例之電路裝置之第八範例的剖面示意圖。

第18圖係依本發明實施例之電路裝置之第九範例的剖面示意圖。

第19圖係依本發明實施例之PCB上之電路裝置的示意圖。

第20圖係依本發明實施例之電路裝置之第十範例的剖面示意圖。

第21圖係依本發明實施例之四元相位陣列的示意圖，其中四元相位陣列係利用信號線轉接元件來耦接半導體晶片以及四個天線。

100．．．電路裝置

102．．．多層電路載板

104．．．第一信號傳送線

106．．．第二信號傳送線

108．．．信號線轉接元件

109．．．區隔墊片

110．．．第一阻抗轉換器

111．．．參考電壓平面

112．．．第二阻抗轉換器

114．．．第一層

116．．．第二層

118、120．．．線區段

Claims

一種電路裝置，包含：一多層電路載板，包含多個層，該多個層包括一第一層與一第二層；一第一信號傳送線，位於該第一層之一表面；一第二信號傳送線，位於該第二層之一表面；一信號線轉接元件，穿過至少該第一層與該第二層，該信號線轉接元件具有形成於該第一層之該表面的一第一信號終端與形成於該第二層之該表面的一第二信號終端；一第一阻抗轉換器，位於該第一層之該表面並電性連接於該第一信號傳送線與該第一信號終端之間，用於提供該第一信號傳送線與該信號線轉接元件之間的阻抗匹配；以及一第二阻抗轉換器，位於該第二層之該表面並電性連接於該第二信號傳送線與該第二信號終端之間，用於提供該第二信號傳送線與該信號線轉接元件之間的阻抗匹配。
如申請專利範圍第1項所述之電路裝置，其中該第一阻抗轉換器與該第二阻抗轉換器中之至少一者係藉由一四分之一波長轉換器、一多株匹配網路或一單株匹配網路實現。
如申請專利範圍第1項所述之電路裝置，更包含：一線區段，電性連接於該信號線轉接元件與該第一阻抗轉換器以及該第二阻抗轉換器中之一者之間，該線區段使該第一阻抗轉換器以及該第二阻抗轉換器中之一者將該信號線轉接元件之複數輸入阻抗轉換成純實數阻抗。
如申請專利範圍第1項所述之電路裝置，其中該信號線轉接元件包含一信號貫孔，該信號貫孔沿該多層電路載板之一厚度方向穿過至少該第一層與該第二層，該信號貫孔之兩端分別作為該第一信號終端與該第二信號終端。
如申請專利範圍第4項所述之電路裝置，更包含：一參考電壓平面，位於該多個層中之一者之上，該參考電壓平面係用於傳遞一預定參考電壓；其中該信號貫孔更穿過該參考電壓平面。
如申請專利範圍第4項所述之電路裝置，其中該信號線轉接元件更包含：多個屏蔽貫孔，環繞該信號貫孔，每一屏蔽貫孔傳送一預定參考電壓。
如申請專利範圍第1項所述之電路裝置，其中該信號線轉接元件為一同軸傳送線。
如申請專利範圍第1項所述之電路裝置，更包含：一天線，藉由該多層電路載板承載；其中該第一信號傳送線為該天線之一天線饋入線。
如申請專利範圍第8項所述之電路裝置，更包含：一半導體晶片，位於該第二層之該表面，並電性連接於該第二信號終端，其中該半導體晶片具有一射頻信號處理能力。
如申請專利範圍第9項所述之電路裝置，其中該半導體晶片位於該多層電路載板之一開放腔中。
如申請專利範圍第8項所述之電路裝置，其中該天線為一槽孔天線。
如申請專利範圍第8項所述之電路裝置，其中該天線為一孔徑耦合貼片天線，該孔徑耦合貼片天線包含一貼片與一天線接地平面，該天線接地平面位於該貼片與該天線饋入線之間，以及該天線接地平面具有一孔徑。
如申請專利範圍第12項所述之電路裝置，其中該貼片位於該多層電路載板之一內腔中。
如申請專利範圍第8項所述之電路裝置，其中該天線為包含一貼片與一天線接地平面之一貼片天線，該貼片位於該第一層之該表面，該信號線轉接元件更穿過該天線接地平面，以及該第一信號傳送線耦接於該貼片之一邊沿。
如申請專利範圍第1項所述之電路裝置，更包含：一散熱器，整合於該多層電路載板中。